CN101814501A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101814501A
CN101814501A CN201010131740A CN201010131740A CN101814501A CN 101814501 A CN101814501 A CN 101814501A CN 201010131740 A CN201010131740 A CN 201010131740A CN 201010131740 A CN201010131740 A CN 201010131740A CN 101814501 A CN101814501 A CN 101814501A
Authority
CN
China
Prior art keywords
metal line
source area
hole
semiconductor device
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010131740A
Other languages
English (en)
Other versions
CN101814501B (zh
Inventor
山本祐广
小山威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101814501A publication Critical patent/CN101814501A/zh
Application granted granted Critical
Publication of CN101814501B publication Critical patent/CN101814501B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供具有ESD保护用N型MOS晶体管的半导体装置，即使与晶体管连接的布线从与晶体管的沟道宽度方向成垂直的方向引入，也可以在对ESD做保护动作时，使晶体管全体均一地动作。在具有漏极区与源极区各一个夹住栅电极地交互配置的，多个晶体管成一体化的结构的ESD保护用N型MOS晶体管中，与源极区连接的第一金属布线与第二金属布线连接，使第一金属布线和第二金属布线电性连接的具有一定大小的通孔的配置数对应于从外部布线到ESD保护用N型MOS晶体管的布线距离成为1至3的个数比。

Description

半导体装置
技术领域
本发明涉及具有多指型(梳子型)的MOS型晶体管的半导体装置。特别涉及以N型MOS晶体管作为ESD保护元件的半导体装置。
背景技术
在具有MOS型晶体管的半导体装置中，为了防止内部电路被用于外部连接的PAD的静电所破坏，作为ESD保护元件，众所周知将N型MOS晶体管的栅极电位固定于接地(Vss)而设置为截止状态的，所谓截止晶体管。
截止晶体管与其他的构成逻辑电路等的内部电路的MOS型晶体管不同。因为要在瞬间流掉由大量静电引起的电流，往往由数百微米程度的大宽度(W宽度)晶体管形成。
因此，截止晶体管为了减小占有面积，往往采用将多个漏极区、源极区、栅电极组合成梳子型的多指型形态。
然而，由于采用多个晶体管组合而成的构造，难以使ESD保护用N型MOS晶体管全体做一样的动作。例如，距外部连接端子近的部分或布线电阻和布线间的电阻的合计小的部分产生电流集中，在还没有充分发挥原有的ESD保护功能的情况下，一极就会破坏。
作为它的改善对策，还提出这样的方法：对应于与外部连接端子的距离，特别使漏极区上的接触孔和栅电极之间的距离距外部连接端子越远就越小，加快晶体管的动作的方法。(例如，参照专利文献1的第2图)。此外，还提出这样的方案：对应于与基板触点的距离，特别使防止漏极区上的硅化的硅化块的距离距基板触点越远就越长，使晶体管的动作均一的方案(例如，参照专利文献2)。
[专利文献1]日本特开平7-45829号公报
[专利文献2]日本特开2007-116049号公报
发明内容
但是，例如为了使截止晶体管对ESD的保护动作均一而减小W宽度，则不能起到充分的保护功能。此外，上述专利文献1存在的课题为：通过调整漏极区中的触点到栅电极之间的距离而局部地调整晶体管动作速度，但随着漏极区宽度的缩小化而不能确保所需的触点位置；由于近年来含有高熔点金属的布线所致的布线的低电阻化，浪涌的传播速度变得更快，出现只凭触点和栅极电位之间的距离无法调整好的场合，或者，引入晶体管中的布线在晶体管的宽度方向成垂直的方向上引入的场合难以适应等。此外，上述专利文献2存在的课题为：通过调节漏极区中的调整硅化块的长度而局部地调整晶体管的动作速度，但由于制造工艺的偏差，不能确保所需长度；由于近年来含有高熔点金属的布线所致的布线的低电阻化，浪涌的传播速度变得更快，相反，在一部分的硅化区域中会集中浪涌，或者，根据调整硅化块的长度，N型MOS截止晶体管的占有面积增加等。
为了解决上述课题，本发明的半导体装置采用以下构成。
一种ESD保护用N型MOS晶体管，具有这样的结构：多个漏极区和多个源极区交互配置的，在所述漏极区和所述源极区之间配置有栅电极的，多个晶体管成为一体化的结构，其中，漏极区与外部连接端子电性连接，源极区与接地电位供给线电性连接，与源极区连接的第一金属布线与第一金属布线以外的多层的金属布线连接，形成为电性连接第一金属布线与第一金属布线以外的多层金属布线的通孔的数目对应于从外部布线到ESD保护用N型MOS晶体管的布线距离而改变配置数。
此外，第一金属布线以外的多层金属布线从与ESD保护用N型MOS晶体管的沟道宽度方向成垂直的方向布线，第一金属布线与ESD保护用N型MOS晶体管的沟道宽度方向成水平的方向配置，第一金属布线以外的多层金属布线与第一金属布线在源极区上面的区域通过通孔连接。
此外，通孔在源极区上面的区域与ESD保护用N型MOS晶体管的沟道宽度方向成水平的方向上广泛分布。
或者，通孔在源极区的一部分区域上面固定地配置。
此外，形成为电性连接第一金属布线与第一金属布线以外的多层金属布线的通孔的数目对应于从外部布线到ESD保护用N型MOS晶体管的布线距离而改变配置数之比在1～3之间。
如上说明，根据本发明，通过这些方法，使用包含高熔点金属的高速布线多层布线，当引入晶体管的布线从与晶体管的沟道宽度方向成垂直的方向被引入时，也可以使ESD保护用N型MOS晶体管的多指全体做均一地动作。
据此，可以得到拥有充分的ESD保护功能的ESD保护用N型MOS晶体管的半导体装置。
附图说明
图1是表示本发明半导体装置的ESD保护用N型MOS晶体管的第一实施例的模式平面图。
图2是表示本发明半导体装置的ESD保护用N型MOS晶体管的第二实施例的模式平面图。
图3是表示本发明半导体装置的ESD保护用N型MOS晶体管的第三实施例的模式平面图。
图4是表示本发明半导体装置的ESD保护用N型MOS晶体管的第四实施例的模式平面图。
图5是本发明半导体装置的最佳通孔配置个数的相关实验数据示意图。(a)是用于实验的ESD保护用N型MOS晶体管的模式平面图。(b)是ESD试验(HMB模式)中将脉冲施加到破坏为止时，破坏处的发生比例的示意图。
图6是表示本发明半导体装置的ESD保护用N型MOS晶体管的第五实施例的模式平面图。
图7是表示本发明半导体装置的ESD保护用N型MOS晶体管的第六实施例的模式平面图。
具体实施方式
实施例1
图1是表示本发明半导体装置的ESD保护用N型MOS晶体管的第一实施例的模式平面图。
形成有由N型的高浓度杂质区域构成的第一源极区101和第一漏极区301，在第一源极区101和第一漏极区301之间设有未图示的由硅氧化膜等构成的栅极绝缘膜，在其上面形成有由多晶硅等构成的栅电极201。反复配置依次折回的图案，从第一漏极区301隔着栅电极201形成第二源极区102、又隔着栅电极201形成第二漏极区302、再隔着栅电极201形成第三源极区103、又隔着栅电极201形成第三漏极区303、再隔着栅电极201形成第四源极区104。第一实施例中表示了配置4个源极区、3个漏极区、6个栅电极的梳子型的例子。以MOS晶体管而论是组合了6个的形式。
在此，通过羽状的第二金属布线711向第一源极区101、第二源极区102、第三源极区103及第四源极区104提供接地电位，在图中该第二金属布线711与夹住晶体管而配置的上下2个接地电位供给线701连接。接地电位供给线701使用包含高熔点金属的金属材料等原料，由粗且低电阻的布线形成。第二金属布线711也由包含高熔点金属的材料等形成。第二金属布线711朝着与ESD保护用N型MOS晶体管的沟道宽度方向成垂直方向，从接地电位供给线701布线，经由通孔601连接至包含高熔点金属的材料等构成的第一金属布线901。还有，为了简单而在图上进行了省略，但经由接触孔连接至第一源极区101、第二源极区102、第三源极区103及第四源极区104。
在此，通孔601的个数在离接地电位供给线701最远的位置上配置的第二源极区102或者第三源极区103上设置得最多，离接地电位供给线701最近的位置上配置的第一源极区101或者第四源极区104上设置得最少。
通过适当设定通孔数的值，可以在第一源极区101、第二源极区102、第三源极区103及第四源极区104中，使接地电位供给线701上连接的第二金属布线711的布线电阻和由通孔601产生的连接电阻组合而成的电阻的合计大致相等，并能够不偏于接近接地电位供给线701的部分，而使ESD保护用N型MOS晶体管全体均一地动作。
此外，表示了第二金属布线711离接地电位供给线701越远就越粗的例子，但是通过采用这种方式，可以缓冲第二金属布线711的布线电阻的影响。
一方面，外部连接端子801上连接着由包含高熔点金属的材料等构成的第一金属布线811，并连接在第一漏极区301、第二漏极区302及第三漏极区303。而且，虽然省略了图示，但第一金属布线811经由接触孔连接至第一漏极区301、第二漏极区302及第三漏极区303。
图1所示的第一实施例中，表示了将用来供给、固定ESD保护用N型MOS晶体管的源极区电位的布线定为第二金属布线，将与漏极区连接的布线定为第一金属布线的例子，但相反地将用以供给、固定源极区电位的布线定为第一金属布线，将与漏极区连接的布线定为第二金属布线，或用其他组合都可以自由而定。此时重要的是，使用第二金属布线的一侧上配置的通孔的个数，要按照图1中所示的第一实施例说明的主旨，分配配置成使ESD保护用N型MOS晶体管中的多个漏极或者源极区中被引入的布线电阻和布线间的电阻的合计大致相等。
此外，图1中所示的第一实施例中，虽然表示了使用2层金属布线的例子，但使用3层以上的多层布线也没关系。此时有必要注意与2层的例子中说明的事项相同的内容。
实施例2
图2是表示本发明半导体装置的ESD保护用N型MOS晶体管的第二实施例的模式平面图。与图1对应的部分附有相同的编号。与图1中所示的第一实施例的不同点是通孔601的配置。图1所示的第一实施例中，在第一源极区101、第二源极区102、第三源极区103及第四源极区104上配置的通孔601以在与ESD保护用N型MOS晶体管的沟道宽度方向成水平的方向上广泛分布的方式配置。一方面，图2中所示的第二实施例中，通孔601配置成在第一源极区101、第二源极区102、第三源极区103及第四源极区104的一部分区域上集合。
这是注意了第一漏极区301、第二漏极区302及第三漏极区303与第一金属布线811的连接的结果。即，从外部连接端子801布线的金属布线811从第一漏极区301、第二漏极区302及第三漏极区303的一端引至第一漏极区301、第二漏极区302及第三漏极区303，因此，于沟道宽度方向上与外部连接端子801近的一侧和远的一侧上金属布线811的布线电阻值不同，并成为使第一漏极区301、第二漏极区302及第三漏极区303各自离外部连接端子801近的一侧比较容易动作的状态。
鉴于这种情况，与第一漏极区301、第二漏极区302及第三漏极区303成对的第一源极区101、第二源极区102、第三源极区103及第四源极区104中，将通孔601集中设置在离外部连接端子801远的区域，以达到缓冲ESD保护用N型MOS晶体管动作时产生的沟道宽度方向上与外部连接端子801的距离依存性的目的。
在图2所示的第二实施例中示出了将向ESD保护用N型MOS晶体管的源极区供给、固定电位的布线定为第二金属布线，将与漏极区连接的布线定为第一金属布线的例子，但与图1的例子相同地，将供给、固定源极区电位的布线定为第一金属布线，将与漏极区连接的布线作为第二金属布线或用其他组合都可以自由而定。
此时，与图1的例相同的是，按照图1中所示的第一实施例说明的主旨，使用第二金属布线的一侧上配置的通孔的配置个数要分配配置成与ESD保护用N型MOS晶体管上的多个漏极或者源极区中所引入的布线电阻和布线间的电阻的合计大致相等尤为重要，以及也可以适用于3层以上的多层的金属布线。至于其他的说明，以附注与图1相同的符号代替说明。
实施例3
图3是表示本发明半导体装置的ESD保护用N型MOS晶体管的第三实施例的模式平面图。图面上与图1所示的第一实施例很相似，故省略与第一实施例相同点的说明，对不同点进行说明。与第一实施例的不同点在于通孔601的配置，下面对这一点进行说明。
第一实施例中，按照图1所示的第一实施例的说明的主旨，将使用第二金属布线的一侧上配置的通孔的配置个数分配配置成与ESD保护用N型MOS晶体管上的多个漏极或者源极区中所引入的布线电阻和布线间的电阻的合计大致相等。在此，图5示出关于具有一定大小的通孔的配置个数之上限的实验数据。
图5表示提高ESD耐性的最佳通孔配置个数的相关实验数据。图5(a)表示评价样品构造的平面模式图。所有通孔具有统一的大小。为了简化而省略了栅电极和漏极区。图5(b)表示ESD试验(HMB方式)中，将脉冲施加到破坏为止后，根据光子发射指定破坏处时的破坏处的发生比例。此图表的横轴的1，1，2，3，4表示以A点为基准时的通孔的个数比，各自与图5(a)的A点、B点、C点、D点、E点对应。从这实验可以看出，即使像A点和E点那样与接地电位供给线的距离等条件相同，通孔的个数比大到4倍的E点的场合容易起ESD破坏。
此实验结果表示，图3中重要的是，离接地电位供给线701最远的位置上配置的第二源极区102或第三源极区103上的通孔配置个数要设定为离接地电位供给线701最近位置上配置的第一源极区101或第四源极区104上的通孔数的3倍以下。由此，在延长W长度而增加了指数的场合，也可以通过使离接地电位供给线701最远的位置上配置的源极区的通孔配置个数与离接地电位供给线701最近位置上配置的源极区的通孔个数之比达至3倍，使ESD保护用N型MOS晶体管全体均一地动作。
实施例4
图4是表示本发明半导体装置的ESD保护用N型MOS晶体管的第四实施例的模式平面图。组合了第二实施例和第三实施例而成，因而省略说明。但是，在延长W长度而增加指数的场合，也可以通过使离接地电位供给线701最远的位置上配置的源极区的通孔配置个数与离接地电位供给线701最近位置上配置的源极区的通孔个数之比达至3倍，使ESD保护用N型MOS晶体管全体均一地动作。
实施例5
图6是表示本发明半导体装置的ESD保护用N型MOS晶体管的第五实施例的模式平面图。与图1对应的部分附有相同的编号。与图1中所示的第一实施例的不同点是，配置了有一定宽度的长度不同的线状通孔1101。
因而，通过代替通孔601而设置线状通孔，与第一金属布线的连接面积增加，实现低电阻化，可以在保持实施例1的特征的情况下，使ESD浪涌的传播速度更加容易传达和动作。
实施例6
图7是表示本发明半导体装置的ESD保护用N型MOS晶体管的第六实施例的模式平面图。与图2对应的部分附有相同的编号。与图2所示的第二实施例的不同点是，配置了有一定宽度的长度不同的线状通孔1101。
因而，通过代替通孔601而设置线状通孔，与第一金属布线的连接面积增加，实现低电阻化，可以在保持实施例2的特征的情况下，使ESD良涌的传播速度更加容易传达和动作。
符号说明
101    第一源极区
102    第二源极区
103    第三源极区
104    第四源极区
201    栅电极
301    第一漏极区
302    第二漏极区
303    第三漏极区
601    通孔
701    接地电位供给线
711    第二金属布线
801    外部连接端子
811    第一金属布线
901    第一金属布线
1101   线状通孔

Claims (12)

1.一种半导体装置，具有一个漏极区与一个源极区夹住栅电极地交互配置的，多个晶体管成一体化的多指型的ESD保护用N型MOS晶体管，其中，
所述漏极区与外部连接端子电性连接，
所述源极区通过所述源极区上配置并连接的第一金属布线和有一定大小的通孔，经由与所述第一金属布线连接的第二金属布线电性连接至接地电位供给线，
配置成所述通孔的个数对应于与所述接地电位供给线的距离越远就越多。
2.如权利要求1所述的半导体装置，其中，
所述第二金属布线从与所述ESD保护用N型MOS晶体管的沟道宽度方向成垂直的方向布线，所述第一金属布线在与所述ESD保护用N型MOS晶体管的沟道宽度方向成水平的方向配置，所述第二金属布线与所述第一金属布线在所述源极区上方区域通过所述通孔连接。
3.如权利要求1所述的半导体装置，其中，
离接地电位供给线最远的位置上配置的源极区上的通孔配置个数与离接地电位供给线最近的位置上配置的源极区上的通孔配置个数之比不超过3。
4.如权利要求1所述的半导体装置，其中，
所述第一金属布线及所述第二金属布线包含高熔点金属。
5.如权利要求2所述的半导体装置，其中，
所述通孔配置成在所述源极区上配置并连接的第一金属布线中，与所述ESD保护用N型MOS晶体管的沟道宽度方向成水平的方向上广泛分布。
6.如权利要求2所述的半导体装置，其中，
所述通孔固定配置于在所述源极区上配置并连接的第一金属布线的一部分区域之上。
7.如权利要求5所述的半导体装置，其中，
离接地电位供给线最远的位置上配置的源极区上的通孔配置个数与离接地电位供给线最近的位置上配置的源极区上的通孔配置个数之比不超过3。
8.一种半导体装置，具有各漏极区与各源极区逐个夹住栅电极地交互配置的，多个晶体管成一体化的多指型的ESD保护用N型MOS晶体管，其中，
所述各漏极区与外部连接端子电性连接，
所述各源极区通过所述各源极区上配置并连接的第一金属布线和所述第一金属布线上配置的通孔，经由与所述第一金属布线连接的第二金属布线电性连接至接地电位供给线，
在所述各源极区中，使相加所述接地电位供给线上连接的所述第二金属布线的布线电阻与所述通孔的连接电阻的各个电阻值相互大致相等。
9.如权利要求8所述的半导体装置，其中，
所述通孔有一定的大小，通过改变所述第一金属布线上配置的所述通孔的个数，使所述各个电阻值相互大致相等。
10.如权利要求8所述的半导体装置，其中，
所述通孔是有一定宽度的线状通孔，通过改变所述第一金属布线上配置的所述线状通孔的长度，使所述各个电阻值相互大至相等。
11.如权利要求8所述的半导体装置，其中，
所述第二金属布线离所述接地电位供给线越远，与所述ESD保护用N型MOS晶体管的宽度平行的方向上布线宽度就越大。
12.一种半导体装置，具有漏极区与源极区各一个夹住栅电极地交互配置的，多个晶体管成一体化的多指型的ESD保护用N型MOS晶体管，其中，
所述漏极区与外部连接端子电性连接，
所述源极区经由所述源极区上配置并连接的第一金属布线和通过有一定宽度的线状通孔连接到所述第一金属布线的第二金属布线，与接地电位供给线电性连接，
配置成所述线状通孔的长度对应于与所述接地电位供给线的距离越远就越长。
CN201010131740.0A 2009-02-23 2010-02-23 半导体装置 Expired - Fee Related CN101814501B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009039345 2009-02-23
JP2009-039345 2009-02-23
JP2010-016340 2010-01-28
JP2010016340A JP5603089B2 (ja) 2009-02-23 2010-01-28 半導体装置

Publications (2)

Publication Number Publication Date
CN101814501A true CN101814501A (zh) 2010-08-25
CN101814501B CN101814501B (zh) 2014-09-03

Family

ID=42101475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010131740.0A Expired - Fee Related CN101814501B (zh) 2009-02-23 2010-02-23 半导体装置

Country Status (6)

Country Link
US (1) US8373231B2 (zh)
EP (1) EP2221875B1 (zh)
JP (1) JP5603089B2 (zh)
KR (1) KR101629968B1 (zh)
CN (1) CN101814501B (zh)
TW (1) TWI472014B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446961A (zh) * 2011-12-09 2012-05-09 无锡中星微电子有限公司 包含功率器件的半导体装置及其制备方法
WO2014036721A1 (zh) * 2012-09-04 2014-03-13 深圳市华星光电技术有限公司 一种液晶显示面板及其制造方法
CN103904129A (zh) * 2013-12-31 2014-07-02 友达光电股份有限公司 薄膜晶体管结构
CN105009264A (zh) * 2013-03-06 2015-10-28 精工电子有限公司 半导体装置
CN108879634A (zh) * 2018-06-30 2018-11-23 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端
CN109148555A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148558A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148557A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP6013876B2 (ja) 2012-10-30 2016-10-25 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6033054B2 (ja) 2012-11-22 2016-11-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
JP2014154595A (ja) * 2013-02-05 2014-08-25 Seiko Instruments Inc 半導体装置
JP2014229737A (ja) 2013-05-22 2014-12-08 株式会社東芝 半導体装置
EP3340284A4 (en) * 2015-08-21 2019-03-20 Hitachi Automotive Systems, Ltd. SEMICONDUCTOR ELEMENT, INTEGRATED SEMICONDUCTOR AND LOAD CONTROL
JP2021141138A (ja) * 2020-03-03 2021-09-16 キオクシア株式会社 半導体装置
CA3114695A1 (en) * 2020-04-08 2021-10-08 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
CN114664725A (zh) * 2020-12-23 2022-06-24 华润微电子（重庆）有限公司 GaN器件互联结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
US20050029597A1 (en) * 2003-08-08 2005-02-10 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865132B2 (ja) * 1996-07-19 1999-03-08 日本電気株式会社 半導体装置の入出力静電保護回路
US6587320B1 (en) * 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
JP4144225B2 (ja) * 2002-01-29 2008-09-03 株式会社デンソー ダイオードおよびその製造方法
TW578447B (en) * 2003-04-04 2004-03-01 Arima Computer Corp An electrostatic discharge protection structure for a multi-hole structure
JP2004311670A (ja) * 2003-04-07 2004-11-04 Toshiba Lsi System Support Kk 半導体装置
JP2006278677A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 半導体装置
JP5165967B2 (ja) * 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置
CN201213133Y (zh) * 2008-02-20 2009-03-25 和舰科技(苏州)有限公司 一种更均匀导通的电容耦合静电放电防护器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
US20050029597A1 (en) * 2003-08-08 2005-02-10 Conexant Systems, Inc. Ballasting MOSFETs using staggered and segmented diffusion regions
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446961A (zh) * 2011-12-09 2012-05-09 无锡中星微电子有限公司 包含功率器件的半导体装置及其制备方法
CN102446961B (zh) * 2011-12-09 2014-05-28 无锡中星微电子有限公司 包含功率器件的半导体装置及其制备方法
WO2014036721A1 (zh) * 2012-09-04 2014-03-13 深圳市华星光电技术有限公司 一种液晶显示面板及其制造方法
CN105009264A (zh) * 2013-03-06 2015-10-28 精工电子有限公司 半导体装置
CN103904129A (zh) * 2013-12-31 2014-07-02 友达光电股份有限公司 薄膜晶体管结构
CN103904129B (zh) * 2013-12-31 2016-10-05 友达光电股份有限公司 薄膜晶体管结构
CN109148558A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148557A (zh) * 2017-06-27 2019-01-04 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148558B (zh) * 2017-06-27 2021-08-10 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148556B (zh) * 2017-06-27 2022-02-15 深圳尚阳通科技有限公司 超结器件及其制造方法
CN108879634A (zh) * 2018-06-30 2018-11-23 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端

Also Published As

Publication number Publication date
KR20100096027A (ko) 2010-09-01
EP2221875B1 (en) 2012-12-19
JP5603089B2 (ja) 2014-10-08
US8373231B2 (en) 2013-02-12
EP2221875A3 (en) 2011-10-19
US20100213549A1 (en) 2010-08-26
CN101814501B (zh) 2014-09-03
EP2221875A2 (en) 2010-08-25
JP2010219504A (ja) 2010-09-30
TWI472014B (zh) 2015-02-01
TW201103124A (en) 2011-01-16
KR101629968B1 (ko) 2016-06-13

Similar Documents

Publication Publication Date Title
CN101814501A (zh) 半导体装置
JP5529607B2 (ja) 半導体装置
US7893497B2 (en) Semiconductor device
US7750409B2 (en) Semiconductor device
TWI575699B (zh) 半導體裝置
JP6033054B2 (ja) 半導体装置
KR102082109B1 (ko) 반도체 장치
JP2009147001A (ja) 半導体装置
US11456250B2 (en) Semiconductor device
US7847324B2 (en) MOS transistor and semiconductor integrated circuit
TWI575747B (zh) 半導體裝置
CN103094277B (zh) 半导体装置
JPH0518466B2 (zh)
JP2022146579A (ja) 半導体装置
JP2008078579A (ja) 半導体装置およびその製造方法
JP6374115B2 (ja) 複合型半導体装置
JP2023131475A (ja) 半導体装置
JP2020088138A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160323

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140903

Termination date: 20210223