JP2014154595A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014154595A
JP2014154595A JP2013020714A JP2013020714A JP2014154595A JP 2014154595 A JP2014154595 A JP 2014154595A JP 2013020714 A JP2013020714 A JP 2013020714A JP 2013020714 A JP2013020714 A JP 2013020714A JP 2014154595 A JP2014154595 A JP 2014154595A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
substrate contact
mos transistor
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013020714A
Other languages
English (en)
Inventor
Akira Koyama
威 小山
Tomomitsu Risaki
智光 理崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013020714A priority Critical patent/JP2014154595A/ja
Priority to TW103102117A priority patent/TWI575699B/zh
Priority to CN201410037545.XA priority patent/CN103972274A/zh
Priority to US14/166,937 priority patent/US9136263B2/en
Priority to KR20140012124A priority patent/KR20140100424A/ko
Publication of JP2014154595A publication Critical patent/JP2014154595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】櫛形のＮ型ＭＯＳトランジスタをＥＳＤ保護素子として用いた半導体装置において、前記櫛型のＮ型ＭＯＳトランジスタを全体で均一に動作させることのできる半導体装置を提供する。
【解決手段】外周ガードリングに配置された基板電位固定用コンタクトからの距離に応じて、ＥＳＤ保護素子に用いられているＮ型ＭＯＳトランジスタのゲート電極のＬ長を調整することで、ゲート電極を構成しているそれぞれの櫛が一様にスナップバック動作に入り、局所的な電流集中を回避させ、所望のＥＳＤ耐量を得ることを可能とする。
【選択図】図１

Description

本発明は、半導体装置に関する。特にＮ型ＭＯＳトランジスタをＥＳＤ保護素子として使用した半導体装置に関する。
ＭＯＳ型トランジスタを有する半導体装置では、外部接続用(ＶＤＤ)ＰＡＤからの静電気による内部回路の破壊を防止するために、Ｎ型ＭＯＳトランジスタのゲート電位をグランド（Ｖｓｓ）に固定してオフ状態として設置するオフトランジスタをＥＳＤ保護素子として使用することが多い。
オフトランジスタは、短時間・多量の静電気による電流を流しきる必要があるため、通常の内部ＭＯＳトランジスタ構造よりも大きな幅(Ｗ)を有する必要がある。このためオフトランジスタは、複数のドレイン領域、ソース領域、ゲート領域を櫛状に組み合わせたマルチフィンガータイプをとることで総Ｗ面積を大きくした構造をとることが多い。
しかしながら、複数のトランジスタを組み合わせた構造をとることにより、ＥＳＤ保護用のＭＯＳトランジスタ全体で均一な動作をさせることは難しく、最初に寄生バイポーラ動作に入った櫛のみがＥＳＤサージを受けきれずに局所的に破壊に至ってしまう問題がある。オフトランジスタの周りに配置されたガードリングにはオフトランジスタのゲート電位をグランド電位に固定するための基板コンタクトが配置してある。一般にガードリングはＥＳＤ素子の外周を取り囲むように配置されるので、櫛型ＥＳＤ素子の周囲に設置されているグラウンド電位から各単位櫛ＥＳＤ素子、すなわち寄生バイポーラトランジスタのベースまでの距離が異なる。つまり、ベース抵抗が各々の櫛によって差があるため、アバランシェブレークダウン後のソース領域とチャネル領域との間で形成される寄生バイポーラトランジスタがＯＮするトリガーとなる局所的な電圧差が異なる。このため寄生バイポーラトランジスタが動作するタイミングが各単位ＥＳＤ素子で異なるため、最も早く寄生バイポーラトランジスタがＯＮした単位ＥＳＤ素子に電流が集中し、局所破壊を生じる。
この改善策としてドレイン領域のコンタクトとゲート電極との距離を、外部接続素子が遠いほど小さくし、トランジスタの動作を速める工夫することで全櫛が一様にバイポーラ動作の開始であるスナップバック状態に入るようなレイアウト方法も提案されている。（例えば、特許文献１参照）
特開平７−４５８２９号公報
しかしながら上記方法では、ドレイン領域の幅の縮小化に伴って所望のコンタクト位置を確保できないこと、近年の高融点金属を含む配線による配線の低抵抗化で、サージの伝播スピードがさらに速くなり、コンタクトとゲート電極までの距離だけでは調整しきれない場合が生じるという課題を有していた。
上記課題を解決するため、本発明は半導体装置を以下のように構成した。
複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置され、外周ガードリングには前記ゲート電極の電位をグランド電位に固定するための基板コンタクトが配置された複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ドレイン領域は外部接続端子と電気的に接続され、ソース領域はグランド電位供給ラインと電気的に接続されており、ゲート電極の櫛単体Ｌ長を外周に配置されたグランド電位固定用基板コンタクトからの距離が近くなるほど短くし、遠くなるほど長くした。
本発明によれば、グランド電位固定用基板コンタクトから最も遠い内側のゲート電極ほどＬ長を長くすることで、ゲート電極を構成しているそれぞれの櫛が一様にスナップバック動作に入り、局所的な電流集中を回避させ、所望のＥＳＤ耐量を得ることが出来る。
本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的平面図である。 本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的平面図である。 本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第３の実施例を示す模式的平面図である。 本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第４の実施例を示す模式的平面図である。
以下では発明を実施するための形態についていくつかの実施例を挙げ、図面を用いて詳細に説明する。また、以下の説明においては、メタル配線によりグランド電位に接続されているもののみを基板コンタクトと称する。
図１は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第１の実施例を示す模式的平面図である。
Ｎ型の高濃度不純物領域からなる第１のソース領域１０１と第１のドレイン領域３０１が形成されており、第１のソース領域１０１と第１のドレイン領域３０１の間には、シリコン酸化膜などからなるゲート絶縁膜が設けられ、その上面にポリシリコンなどからなるゲート電極２０１が形成されている。第１のドレイン領域３０１からゲート電極２０１を介して第２のソース領域１０２、さらにゲート電極２０１を介して第２のドレイン領域３０２、前記同様の繰り返しパターンで電極２０１を介して第３のソース領域１０３、第３のドレイン領域３０３、第４のソース領域１０４が形成されている。第１の実施例においては、ソース領域を４つ、ドレイン領域を３つ、ゲート電極を６つ配置した形の例を示した。ここで、ドレイン領域３０１、３０２、３０３は第１のメタル配線６０１を介して外部接続端子７０１に接続されている。各々のゲート電極は櫛の歯に相当して、６本集合して櫛型の形状になっており、櫛の歯の間にソース領域とドレイン領域が交互に配置されて、ＭＯＳトランジスタが６つ組み合わさった形のマルチフィンガータイプとなっている。
第１のソース領域１０１、第２のソース領域１０２、および第３のソース領域１０３には、高融点金属を含むメタル材料などで形成されたグランド電位供給ライン４０１に接続された高融点金属を含む材料などで形成された上層のメタル配線によりグランド電位が供給される。ＥＳＤ保護用のＮ型ＭＯＳトランジスタの外周ガードリングには、チャネル幅と水平な方向の基板コンタクト５０１およびチャンネル長と水平な方向の基板コンタクト５０２が一定間隔で配置されている。
ここで、ゲート電極２０１はチャネル幅と平行な方向（図１では左右の方向）に配置された基板コンタクト５０１から近いゲート電極ほどＬ長が短くレイアウトされており、基板コンタクト５０１から最も遠い位置にある内側のゲート電極のＬ長が最も長くなるようにレイアウトがされている。すなわち、図１ではデート電極の６本の櫛の歯のうち最上段と最下段のゲート電極のＬ長が最も短く、中央の２本のゲート電極のＬ長が最も長くなるように設定されている。これは、チャネルが形成される基板領域の電位が近隣の基板のコンタクトにより接地電位にしっかりと固定されているほど、バイポーラ動作が起こりにくいからである。ゲート電極２０１の各櫛の歯のＬ長を上記のように設定することにより、基板コンタクトまでの距離が異なることで生じる基板の電位の差によって発生する、各ゲート電極２０１の下のチャネルで起こるバイポーラ動作の開始タイミングの差を解消し、等しくすることで、ＥＳＤ保護用のＮ型ＭＯＳトランジスタ全体で均一に動作させることが可能となる。図１に示した実施例では、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅と水平な方向の基板コンタクト５０１からゲート電極２０１間の距離差によるバイポーラ動作の開始タイミングの違いを解消するために、ゲート電極２０１のＬ長を調整した。櫛の歯の１本に当たる単位ゲート電極は幅が一定であり、基本的に長方形の形状を有している。
図２は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第２の実施例を示す模式的平面図である。図１と対応する部分には同じ番号が付してある。図１に示した第１の実施例と異なる点は、単位ゲート電極２０１のＬ長が一定ではないことである。図２における基板コンタクトは、図では左右方向となるチャネル幅方向と平行な方向の基板コンタクト５０１だけではなく、図では上下方向となるチャネル長方向と平行な方向の基板コンタクト５０２も設けられているため、これを考慮して基板コンタクト５０２との距離が近い各ゲート電極２０１の先端および根元付近のＬ長を中心付近のＬ長よりも短くした。
このような構成とすることで、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル幅方向と水平な方向の基板コンタクト５０１からのゲート電極２０１間の距離差及び、チャネル長方向と水平な方向の基板コンタクト５０２からのゲート電極２０１間の距離差から生じるバイポーラ動作開始タイミングの違いを解消することができる。
図３は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第３の実施例を示す模式的平面図である。図１と対応する部分には同じ番号が付してある。図１に示した第１の実施例と異なる点は、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル長方向と水平な方向に配置された基板コンタクトを有さないことでチャネル長方向と平行な方向の基板ポテンシャルの差の影響を無くし、外周ガードリングにはチャネル幅方向と平行な方向の基板コンタクト５０１だけを配置した構成とした点である。この場合のゲート電極２０１は、実施例１同様、チャネル幅と水平な方向の基板コンタクト５０１から近いゲート電極ほどＬ長が短くレイアウトし、基板コンタクト５０１から最も遠い位置にある内側のゲート電極のＬ長が最も長くなるようにレイアウトしている。従って、単位ゲート電極２０１は長方形の形状を有している。
図４は、本発明による半導体装置の、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの第４の実施例を示す模式的平面図である。図１と対応する部分には同じ番号が付してある。
本実施例では、外周ガードリングにチャネル長と平行な方向の基板コンタクト５０２のみを配置しており、これを考慮したゲート電極形状となっている。すなわち、基板コンタクト５０２との距離が近い各ゲート電極２０１の先端および根元付近のＬ長を中心付近のＬ長よりも短くし、６本のゲート電極２０１は同じ形状とした。
図１に示した第１の実施例と異なる点は、単位ゲート電極２０１のＬ長が一定ではないことである。図２に示した第２の実施例と異なる点は、各単位ゲート電極２０１間のＬ長が等しいことである。
このような構成とすることで、チャネル長方向と水平な方向の基板コンタクト５０２からのゲート電極２０１間の距離差から生じるバイポーラ動作開始タイミングの違いを解消することができる。
１０１ 第１のソース領域
１０２ 第２のソース領域
１０３ 第３のソース領域
１０４ 第４のソース領域
２０１ ゲート電極
３０１ 第１のドレイン領域
３０２ 第２のドレイン領域
３０３ 第３のドレイン領域
４０１ グランド(ＶＳＳ)電位供給ライン
５０１ チャネル幅と水平な方向の基板コンタクト
５０２ チャネル長と水平な方向の基板コンタクト
６０１ 第１のメタル配線
７０１ 外部接続端子

Claims (6)

  1. 交互に配置された複数のドレイン領域と複数のソース領域と、
    前記複数のドレイン領域と複数のソース領域の間に配置されたゲート電極と、
    前記複数のドレイン領域と複数のソース領域、および前記ゲート電極の周囲に配置された、グランド電位に固定するためのメタル配線が接続された基板コンタクトと、
    を有する複数のトランジスタが一体となった構造を有するＮ型ＭＯＳトランジスタをＥＳＤ保護用素子として用いた半導体装置であって、
    前記ゲート電極のチャネル方向の長さであるＬ長が、前記基板コンタクトの近くに配置されたゲート電極においては、前記基板コンタクトから離れた位置に配置されたゲート電極におけるよりも短いことを特徴とする半導体装置。
  2. 前記ゲート電極のチャネル幅方向と平行な方向の基板コンタクトからの距離が近いほど前記ゲート電極のＬ長を短くしたことを特徴とする請求項１記載の半導体装置。
  3. 前記基板コンタクトが前記ゲート電極のチャネル幅方向と平行な二辺にのみ配置されていることを特徴とする請求項２記載の半導体装置。
  4. 前記ゲート電極のチャネル長方向と平行な方向の基板コンタクトからの距離が近いほど前記ゲート電極のＬ長を短くしたことを特徴とする請求項１記載の半導体装置。
  5. 前記基板コンタクトが前記ゲート電極のＬ長方向と平行な二辺にのみ配置されていることを特徴とする請求項４記載の半導体装置。
  6. 複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置された、複数のトランジスタが一体となった構造を有するＮ型ＭＯＳトランジスタをＥＳＤ保護素子として用いた半導体装置おいて、前記Ｎ型ＭＯＳトランジスタの周囲に配置された、グランド電位に固定するためのメタル配線が接続された基板コンタクトからの距離が近いほど前記ゲート電極のＬ長を短くしたことを特徴とする半導体装置。
JP2013020714A 2013-02-05 2013-02-05 半導体装置 Pending JP2014154595A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013020714A JP2014154595A (ja) 2013-02-05 2013-02-05 半導体装置
TW103102117A TWI575699B (zh) 2013-02-05 2014-01-21 半導體裝置
CN201410037545.XA CN103972274A (zh) 2013-02-05 2014-01-26 半导体装置
US14/166,937 US9136263B2 (en) 2013-02-05 2014-01-29 Semiconductor device
KR20140012124A KR20140100424A (ko) 2013-02-05 2014-02-03 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013020714A JP2014154595A (ja) 2013-02-05 2013-02-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2014154595A true JP2014154595A (ja) 2014-08-25

Family

ID=51241577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013020714A Pending JP2014154595A (ja) 2013-02-05 2013-02-05 半導体装置

Country Status (5)

Country Link
US (1) US9136263B2 (ja)
JP (1) JP2014154595A (ja)
KR (1) KR20140100424A (ja)
CN (1) CN103972274A (ja)
TW (1) TWI575699B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483348B2 (en) 2017-05-25 2019-11-19 Socionext, Inc. Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620424B2 (en) 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
US20220013415A1 (en) * 2013-11-12 2022-01-13 Skyworks Solutions, Inc. Radio-frequency switching devices having improved voltage handling capability
CN106200160A (zh) * 2016-07-08 2016-12-07 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
CN108321117A (zh) * 2017-12-15 2018-07-24 西安科技大学 基于mos管的tsv转接板及其制备方法
CN110071103B (zh) * 2019-03-25 2021-06-08 北京时代民芯科技有限公司 一种冷备份电路的esd保护结构及制备方法
CN110060997B (zh) * 2019-04-15 2020-04-17 长江存储科技有限责任公司 一种静电放电保护结构及其制作方法
US11581215B2 (en) * 2020-07-14 2023-02-14 Newport Fab, Llc Body-source-tied semiconductor-on-insulator (SOI) transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149059A1 (en) * 2001-02-02 2002-10-17 Ming-Dou Ker ESD protection design with turn-on restraining method and structures
US20030202307A1 (en) * 2002-04-26 2003-10-30 Kei-Kang Hung Semiconductor device with ESD protection
US20050285657A1 (en) * 2004-06-25 2005-12-29 Jeffrey Watt Gate triggered ESD clamp
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
JP2009277877A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp 半導体装置
JP2009277963A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69415987T2 (de) * 1994-11-08 1999-06-24 St Microelectronics Srl Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
JP2012023212A (ja) * 2010-07-14 2012-02-02 Sumitomo Electric Ind Ltd 半導体装置
US8754469B2 (en) * 2010-10-26 2014-06-17 Texas Instruments Incorporated Hybrid active-field gap extended drain MOS transistor
CN102263104B (zh) * 2011-06-16 2013-04-17 北京大学 Mos结构的esd保护器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020149059A1 (en) * 2001-02-02 2002-10-17 Ming-Dou Ker ESD protection design with turn-on restraining method and structures
US20030202307A1 (en) * 2002-04-26 2003-10-30 Kei-Kang Hung Semiconductor device with ESD protection
US20050285657A1 (en) * 2004-06-25 2005-12-29 Jeffrey Watt Gate triggered ESD clamp
JP2007116049A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置
JP2009277877A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp 半導体装置
JP2009277963A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483348B2 (en) 2017-05-25 2019-11-19 Socionext, Inc. Semiconductor device
US10971581B2 (en) 2017-05-25 2021-04-06 Socionext Inc. Semiconductor device

Also Published As

Publication number Publication date
TWI575699B (zh) 2017-03-21
TW201448160A (zh) 2014-12-16
KR20140100424A (ko) 2014-08-14
US9136263B2 (en) 2015-09-15
CN103972274A (zh) 2014-08-06
US20140217510A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
JP2014154595A (ja) 半導体装置
KR101761922B1 (ko) 반도체 장치
JP5165967B2 (ja) 半導体装置
US11189611B2 (en) Electrostatic discharge protection semiconductor device
JP5546191B2 (ja) 半導体装置
US9627383B2 (en) Semiconductor device
JP5361419B2 (ja) 半導体装置
JP2006080528A (ja) 高電圧素子の静電気保護装置
JP2013153019A (ja) 半導体装置
JP2009032968A (ja) 半導体装置及びその製造方法
JP6033054B2 (ja) 半導体装置
KR20150125944A (ko) 반도체 장치
TWI575747B (zh) 半導體裝置
JP2011192842A (ja) 半導体装置
KR100780239B1 (ko) 정전기 방전 보호소자
EP2590219A1 (en) Semiconductor device
TWI575698B (zh) 半導體裝置
JP2013153018A (ja) 半導体装置
JP2011119485A (ja) 半導体集積装置
JP5567405B2 (ja) 櫛形の静電気保護用のｍｏｓ型半導体装置
KR100780238B1 (ko) 정전기 방전 보호소자
TWI512933B (zh) 靜電放電防護元件
JP2008227197A (ja) 半導体装置
JP2011142189A (ja) 半導体装置
KR20210020612A (ko) 정전기 방전 보호 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425