CN108321117A - 基于mos管的tsv转接板及其制备方法 - Google Patents
基于mos管的tsv转接板及其制备方法 Download PDFInfo
- Publication number
- CN108321117A CN108321117A CN201711351031.1A CN201711351031A CN108321117A CN 108321117 A CN108321117 A CN 108321117A CN 201711351031 A CN201711351031 A CN 201711351031A CN 108321117 A CN108321117 A CN 108321117A
- Authority
- CN
- China
- Prior art keywords
- tsv
- photoetching
- copper
- areas
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000010949 copper Substances 0.000 claims abstract description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052802 copper Inorganic materials 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims description 52
- 238000005516 engineering process Methods 0.000 claims description 39
- 239000003292 glue Substances 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000011946 reduction process Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 11
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 41
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种基于MOS管的TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底上制备栅极区、源区和漏区形成MOS管器件区；利用刻蚀工艺，在所述MOS管器件区两侧依次制备隔离沟槽和TSV；对所述隔离沟槽进行填充形成隔离区；在所述TSV进行填充形成TSV区；在所述Si衬底上表面制备所述TSV区的第一端面与所述MOS管器件区的铜互连线；在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。本发明提供的TSV转接板通过在TSV转接板上加工MOS管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种基于MOS管的TSV转接板及其制备方法。
背景技术
如今的半导体工业界普遍认为，三维(Three-Dimension，3D)集成技术，是可以使芯片继续沿着摩尔定律的蓝图向前发展的重要技术之一，这一技术可以缩短互连长度，从而提高电路速度、降低功耗，并增加系统存储带宽。其中，基于硅通孔(Through-SiliconVia，简称TSV)技术的三维集成是重要组成部分，TSV技术可实现芯片与芯片间距离最短、间距最小的互连。
作为芯片成功及量产的重要指标，3D-IC(三维集成电路)堆叠后的整体静电放电(Electro-Static Discharge，简称ESD)性能是一个不容忽视的方面，超大规模的3D-IC芯片在ESD设计上面临着巨大的挑战，ESD会影响整个3D-IC芯片的电学性能，甚至无法正常工作。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。常规ESD设计重在解决单个芯片内静电放电问题。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高基于TSV工艺的3D集成电路的系统级封装抗静电能力，本发明提供了一种基于MOS管的TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种基于MOS管的TSV转接板的制备方法，包括：
S101、选取Si衬底；
S102、在Si衬底上制备栅极区、源区和漏区形成MOS管器件区；
S103、利用刻蚀工艺，在MOS管器件区两侧依次制备隔离沟槽和TSV；
S104、对隔离沟槽进行填充形成隔离区；
S105、在TSV进行填充形成TSV区；
S106、在Si衬底上表面制备TSV区的第一端面与MOS管器件区的铜互连线；
S107、在TSV区的第二端面制备铜凸点以完成TSV转接板的制备。
在本发明的一个实施例中，S102包括：
S1021、在Si衬底光刻P阱区图形，采用带胶离子注入工艺形成P阱；
S1022、利用热氧化工艺在Si衬底上表面形成栅氧化层；
S1023、采用带胶离子注入工艺进行阈值电压调整；
S1024、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在Si衬底上表面淀积多晶硅，光刻栅电极图形，利用干法刻蚀工艺刻蚀多晶硅形成多晶硅栅；
S1025、光刻栅电极图形，利用带胶离子注入工艺对多晶硅栅进行掺杂形成栅极区。
S1026、利用CVD工艺，在Si衬底上表面淀积第一SiO2材料，利用干法刻蚀工艺形成第一氧化层；
S1027、光刻源区和漏区图形，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成源区和漏区；
S1028、光刻P阱接触区图形，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成MOS管的P阱接触区。
在本发明的一个实施例中，S103包括：
S1031、利用光刻工艺在Si衬底的表面形成TSV和隔离沟槽的刻蚀图形；
S1032、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽；TSV和隔离沟槽的深度小于Si衬底的厚度，隔离沟槽和TSV依次设置于SCR管两侧。
在本发明的一个实施例中，S104包括：
S1041、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成第二氧化层；
S1042、利用湿法刻蚀工艺，刻蚀第二氧化层以完成TSV和隔离沟槽内壁的平整化；
S1043、利用光刻工艺形成隔离沟槽的填充图形；
S1044、利用CVD工艺，在隔离沟槽内填充第二SiO2材料形成隔离区。
在本发明的一个实施例中，S105包括：
S1051、利用光刻工艺形成TSV的填充图形；
S1052、利用物理气相淀积方法制作粘附层和种子层；
S1053、通过电化学工艺对TSV进行填充铜材料以形成TSV区。
在本发明的一个实施例中，S106包括：
S1061、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在Si衬底上表面淀积SiO2层；
S1062、利用光刻工艺，在栅极区、源区、漏区和P阱接触区形成接触孔图形；
S1063、利用CVD工艺，在栅极区、源区、漏区和P阱接触区淀积钨形成第一钨插塞；
S1064、利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺对衬底表面进行平坦化；
S1065、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成铜互连线；
S1066、利用CMP工艺对衬底表面进行平坦化。
在本发明的一个实施例中，S107之前还包括：
X1、利用辅助圆片作为Si衬底上表面的支撑件；
X2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
在本发明的一个实施例中，S107包括：
S1071、淀积绝缘层，在TSV区的第二端面光刻铜凸点的图形，利用电化学工艺淀积铜，通过化学机械研磨工艺去除多余的铜，在TSV区的第二端面形成铜凸点；
S1072、拆除辅助圆片。
在本发明的一个实施例中，Si衬底的掺杂类型为P型，掺杂浓度为1×1014～1×1015cm-3，厚度为150～250μm；隔离区和TSV区厚度为80～120μm。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件MOS管，增强了层叠封装芯片的抗静电能力；
2、本发明通过在TSV转接板上加工MOS管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的TSV转接板的MOS管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；
4、本发明提供的基于MOS管的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于MOS管的TSV转接板的制备方法流程示意图；
图2a-图2i为本发明实施例提供的另一种基于MOS管的TSV转接板的制备方法流程图；
图3为本发明实施例提供的一种基于MOS管的TSV转接板结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于MOS管的TSV转接板的制备方法流程示意图，包括：
S101、选取Si衬底；
S102、在Si衬底上制备栅极区、源区和漏区形成MOS管器件区；
S103、利用刻蚀工艺，在MOS管器件区两侧依次制备隔离沟槽和TSV；
S104、对隔离沟槽进行填充形成隔离区；
S105、在TSV进行填充形成TSV区；
S106、在Si衬底上表面制备TSV区的第一端面与MOS管器件区的铜互连线；
S107、在TSV区的第二端面制备铜凸点以完成TSV转接板的制备。
优选地，S102可以包括：
S1021、在Si衬底光刻P阱区图形，采用带胶离子注入工艺形成P阱；
S1022、利用热氧化工艺在Si衬底上表面形成栅氧化层；
S1023、采用带胶离子注入工艺进行阈值电压调整；
S1024、利用CVD工艺，在Si衬底上表面淀积多晶硅，光刻栅电极图形，利用干法刻蚀工艺刻蚀多晶硅形成多晶硅栅；
S1025、光刻栅电极图形，利用带胶离子注入工艺对多晶硅栅进行掺杂形成栅极区。
S1026、利用CVD工艺，在Si衬底上表面淀积第一SiO2材料，利用干法刻蚀工艺形成第一氧化层；
S1027、光刻源区和漏区图形，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成源区和漏区；
S1028、光刻P阱接触区图形，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成MOS管的P阱接触区。
优选地，S103可以包括：
S1031、利用光刻工艺在Si衬底的表面形成TSV和隔离沟槽的刻蚀图形；
S1032、利用DRIE工艺，刻蚀Si衬底形成TSV和隔离沟槽；TSV和隔离沟槽的深度小于Si衬底的厚度，隔离沟槽和TSV依次设置于SCR管两侧。
优选地，S104可以包括：
S1041、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成第二氧化层；
S1042、利用湿法刻蚀工艺，刻蚀第二氧化层以完成TSV和隔离沟槽内壁的平整化；
S1043、利用光刻工艺形成隔离沟槽的填充图形；
S1044、利用CVD工艺，在隔离沟槽内填充第二SiO2材料形成隔离区。
优选地，S105可以包括：
S1051、利用光刻工艺形成TSV的填充图形；
S1052、利用物理气相淀积方法制作粘附层和种子层；
S1053、通过电化学工艺对TSV进行填充铜材料以形成TSV区。
优选地，S106可以包括：
S1061、利用PECVD工艺，在Si衬底上表面淀积SiO2层；
S1062、利用光刻工艺，在栅极区、源区、漏区和P阱接触区形成接触孔图形；
S1063、利用CVD工艺，在栅极区、源区、漏区和P阱接触区淀积钨形成第一钨插塞；
S1064、利用CMP工艺对衬底表面进行平坦化；
S1065、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成铜互连线；
S1066、利用CMP工艺对衬底表面进行平坦化。
具体地，S107之前还包括：
X1、利用辅助圆片作为Si衬底上表面的支撑件；
X2、利用机械磨削减薄工艺对Si衬底下表面进行减薄，再利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。
进一步地，S107可以包括：
S1071、淀积绝缘层，在TSV区的第二端面光刻铜凸点的图形，利用电化学工艺淀积铜，通过化学机械研磨工艺去除多余的铜，在TSV区的第二端面形成铜凸点；
S1072、拆除辅助圆片。
优选地，Si衬底的掺杂类型为P型，掺杂浓度为1×1014～1×1015cm-3，厚度为150～250μm；隔离区和TSV区厚度为80～120μm。
本实施例提供的TSV转接板，通过在TSV转接板上加工ESD防护器件MOS管，增强了层叠封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板的MOS管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
本实施例在上述实施例的基础上，对本发明的基于MOS管的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图2a-图2i，图2a-图2i为本发明实施例提供的另一种基于MOS管的TSV转接板的制备方法流程图，
S201、如图2a所示，选取Si衬底201；
优选地，Si衬底的掺杂类型为P型，掺杂浓度为1×1014～1×1015cm-3，厚度为150～250μm。
S202、如图2b所示；在Si衬底上表面制备MOS管的栅极区202，具体可以包括如下步骤：
S2021、在1050℃～1100℃的温度下，利用热氧化工艺，在Si衬底表面形成二氧化硅缓冲层；
S2022、在700℃～800℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，在Si衬底表面淀积氮化硅层；
S2023、光刻P阱区，采用带胶离子注入工艺进行硼注入，去除光刻胶，形成MOS管的P阱区。硅掺杂浓度优选1×1016cm-3；
S2024、将衬底在950℃温度下，退火2.5h，进行P阱的推进。
S2025、利用CMP工艺，去除氮化硅层和二氧化硅缓冲层；
S2026、在1050℃～1100℃的温度下，利用热氧化工艺，在Si衬底表面形成栅氧化层；
S2027、采用带胶离子注入工艺进行硼注入，去除光刻胶，对MOS管进行阈值电压调整；
S2028、在600℃～620℃的温度下，利用CVD工艺，在Si衬底表面淀积多晶硅材料；
S2029、利用光刻工艺，通过涂胶、光刻、显影等工艺完成栅电极刻蚀图形；
S20210、利用干法刻蚀工艺刻蚀多晶硅形成栅电极；
S20211、光刻栅电极区图像，采用带胶离子注入工艺进行磷注入，去除光刻胶，形成MOS管的栅极区，多晶硅掺杂浓度优选5×1019cm-3；
S20212、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S203、如图2c所示；利用离子注入工艺制备MOS管的源区203、漏区204和P阱接触区205，具体可以包括如下步骤：
S2031、采用CVD工艺，在750℃温度下，在Si衬底上淀积二氧化硅层；
S2032、利用光刻工艺，通过涂胶、光刻、显影等工艺完成氧化层侧墙刻蚀图形；
S2033、利用干法刻蚀工艺刻蚀二氧化硅形成氧化层侧墙；
S2034、光刻源区和漏区图像，采用带胶离子注入工艺进行磷注入，去除光刻胶，形成MOS管的源区和漏区，MOS管的源区和漏区的掺杂浓度优选5×1019cm-3；
S2035、光刻P阱接触区，采用带胶离子注入工艺进行硼注入，去除光刻胶，形成MOS管的P阱接触区，P阱接触区掺杂浓度优选1×1020cm-3；
S2036、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S204、如图2d所示，利用刻蚀工艺在Si衬底上制备TSV206及隔离沟槽207，可以包括如下步骤：
S2041、采用CVD工艺，在750℃温度下，利用热氧化工艺在Si衬底上表面淀积一层厚度为800nm～1000nm的SiO2层；
S2042、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S2043、利用DRIE工艺刻蚀Si衬底，形成深度为80～120μm的TSV及隔离沟槽；
S2044、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
S205、如图2e所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2051、利用PECVD工艺，在1050℃～1100℃的温度下，在TSV及隔离沟槽的内壁形成厚度为200nm～300nm的氧化层；
S2052、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域；
S2053、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2054、在690℃～710℃的温度下，利用LPCVD工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代；
S2055、利用CMP工艺，对衬底表面进行平坦化。
S206、如图2f所示；利用电镀铜工艺，淀积铜材料对TSV进行填充形成TSV区，具体可以包括如下步骤：
S2061、利用物理气相淀积方法在TSV制作粘附层和种子层，粘附层的材料为钛或钽，种子层的材料为铜；
S2062、通过电化学淀积的方法在TSV内填充铜材料；
S2063、利用CMP工艺，去除衬底表面多余的金属层。
S207、如图2g所示；利用电镀工艺在Si衬底上表面形成铜互连线208，具体可以包括如下步骤：
S2071、利用PECVD工艺，在Si衬底上表面淀积SiO2层；
S2072、利用光刻工艺，在栅极区、源区、漏区和P阱接触区形成接触孔图形；
S2073、利用CVD工艺，在栅极区、源区、漏区和P阱接触区淀积Ti膜、TiN膜和钨以形成钨插塞；
S2074、利用CMP工艺对衬底表面进行平坦化；
S2075、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成铜互连线；
S2076、利用CMP工艺对衬底表面进行平坦化。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
S208、如图2h所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2081、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2082、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2083、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S209、如图2i所示；在Si衬底下表面利用电镀铜的方法形成铜凸点209，具体可以包括如下步骤：
S2091、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2092、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的用于系统级封装的防静电装置的制备方法，采用MOS管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
实施例三
请参照图3，图3为本发明实施例提供的一种基于MOS管的TSV转接板结构示意图；本实施例在上述实施例的基础上对TSV转接板的结构进行详细描述，其中该TSV转接板利用上述如图2a-图2i所示的制备工艺制成。具体地，TSV转接板包括：
Si衬底301；
器件区302，设置于Si衬底301内；
第一TSV区303和第二TSV区304，设置于Si衬底301内且位于器件区302两侧且，上下贯通Si衬底301；
第一铜互连线305和第二铜互连线306，设置于Si衬底301上，用于连接第一TSV区303、第二TSV区304的第一端面和器件区302；
铜凸点307，设置于第一TSV区303和第二TSV区304的第二端面上。
具体地，器件区302包括MOS器件和隔离区；其中，隔离区设置于MOS器件两侧且上下贯通Si衬底301。
优选地，MOS器件包括：P阱区、栅极区、源区、漏区和P阱接触区；其中，栅极区设置于P阱区上，源区和漏区设置于P阱区内且位于栅极区两侧，P阱接触区设置于P阱区内。
具体地，第一铜互连线305用于连接第一TSV区303的第一端面和源区，第二铜互连线用于连接第二TSV区304的第一端面、P阱接触区、漏区以及栅极区。
优选地，第一TSV区303、第二TSV区304和隔离区的深度为80μm～120μm。
具体地，还包括设置于Si衬底301表面和下表面的SiO2绝缘层。
本实施例的有益效果与上述一致，此处不再赘述。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于MOS管的TSV转接板的制备方法，其特征在于，包括：
S101、选取Si衬底；
S102、在所述Si衬底上制备栅极区、源区和漏区形成MOS管器件区；
S103、利用刻蚀工艺，在所述MOS管器件区两侧依次制备隔离沟槽和TSV；
S104、对所述隔离沟槽进行填充形成隔离区；
S105、在所述TSV进行填充形成TSV区；
S106、在所述Si衬底上表面制备所述TSV区的第一端面与所述MOS管器件区的铜互连线；
S107、在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。
2.根据权利要求1所述的制备方法，其特征在于，S102包括：
S1021、在所述Si衬底光刻P阱区图形，采用带胶离子注入工艺形成P阱；
S1022、利用热氧化工艺在所述Si衬底上表面形成栅氧化层；
S1023、采用带胶离子注入工艺进行阈值电压调整；
S1024、利用CVD工艺，在所述Si衬底上表面淀积多晶硅，光刻栅电极图形，利用干法刻蚀工艺刻蚀多晶硅形成多晶硅栅；
S1025、光刻栅电极图形，利用带胶离子注入工艺对所述多晶硅栅进行掺杂形成所述栅极区。
S1026、利用CVD工艺，在所述Si衬底上表面淀积第一SiO2材料，利用干法刻蚀工艺形成第一氧化层；
S1027、光刻源区和漏区图形，采用带胶离子注入工艺进行N+离子注入，去除光刻胶，形成所述源区和所述漏区；
S1028、光刻P阱接触区图形，采用带胶离子注入工艺进行P+离子注入，去除光刻胶，形成MOS管的P阱接触区。
3.根据权利要求2所述的制备方法，其特征在于，S103包括：
S1031、利用光刻工艺在所述Si衬底的表面形成所述TSV和所述隔离沟槽的刻蚀图形；
S1032、利用DRIE工艺，刻蚀所述Si衬底形成所述TSV和所述隔离沟槽；所述TSV和所述隔离沟槽的深度小于所述Si衬底的厚度，所述隔离沟槽和所述TSV依次设置于所述SCR管两侧。
4.根据权利要求3所述的制备方法，其特征在于，S104包括：
S1041、热氧化所述TSV和所述隔离沟槽以在所述TSV和所述隔离沟槽的内壁形成第二氧化层；
S1042、利用湿法刻蚀工艺，刻蚀所述第二氧化层以完成所述TSV和所述隔离沟槽内壁的平整化；
S1043、利用光刻工艺形成所述隔离沟槽的填充图形；
S1044、利用CVD工艺，在所述隔离沟槽内填充第二SiO2材料形成所述隔离区。
5.根据权利要求4所述的制备方法，其特征在于，S105包括：
S1051、利用光刻工艺形成所述TSV的填充图形；
S1052、利用物理气相淀积方法制作粘附层和种子层；
S1053、通过电化学工艺对所述TSV进行填充铜材料以形成所述TSV区。
6.根据权利要求5所述的制备方法，其特征在于，S106包括：
S1061、利用PECVD工艺，在所述Si衬底上表面淀积SiO2层；
S1062、利用光刻工艺，在所述栅极区、所述源区、所述漏区和所述P阱接触区形成接触孔图形；
S1063、利用CVD工艺，在所述栅极区、所述源区、所述漏区和所述P阱接触区淀积钨形成第一钨插塞；
S1064、利用CMP工艺对衬底表面进行平坦化；
S1065、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成铜互连线；
S1066、利用CMP工艺对衬底表面进行平坦化。
7.根据权利要求6所述的制备方法，其特征在于，S107之前还包括：
X1、利用辅助圆片作为所述Si衬底上表面的支撑件；
X2、利用机械磨削减薄工艺对所述Si衬底下表面进行减薄，再利用CMP工艺，对所述Si衬底的下表面进行平整化处理，直到露出所述TSV区的第二端面。
8.根据权利要求7所述的制备方法，其特征在于，S107包括：
S1071、淀积绝缘层，在所述TSV区的第二端面光刻所述铜凸点的图形，利用电化学工艺淀积铜，通过化学机械研磨工艺去除多余的铜，在所述TSV区的第二端面形成所述铜凸点；
S1072、拆除所述辅助圆片。
9.根据权利要求1所述的制备方法，其特征在于，所述Si衬底的掺杂类型为P型，掺杂浓度为1×1014～1×1015cm-3，厚度为150～250μm；所述隔离区和所述TSV区厚度为80～120μm。
10.一种基于MOS管的TSV转接板，其特征在于，所述TSV转接板由权利要求1～9任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351031.1A CN108321117A (zh) | 2017-12-15 | 2017-12-15 | 基于mos管的tsv转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351031.1A CN108321117A (zh) | 2017-12-15 | 2017-12-15 | 基于mos管的tsv转接板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108321117A true CN108321117A (zh) | 2018-07-24 |
Family
ID=62892289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711351031.1A Pending CN108321117A (zh) | 2017-12-15 | 2017-12-15 | 基于mos管的tsv转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321117A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106013A (zh) * | 2019-10-31 | 2020-05-05 | 广东芯华微电子技术有限公司 | Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101924356A (zh) * | 2010-05-13 | 2010-12-22 | 彩优微电子(昆山)有限公司 | 一种改进的esd防护装置及相应的方法、集成电路 |
| CN102263104A (zh) * | 2011-06-16 | 2011-11-30 | 北京大学 | Mos结构的esd保护器件 |
| CN102315249A (zh) * | 2011-10-15 | 2012-01-11 | 中国电子科技集团公司第五十八研究所 | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 |
| CN102362349A (zh) * | 2009-03-26 | 2012-02-22 | 国际商业机器公司 | 具有晶片通孔结构的esd网络电路以及制造方法 |
| CN102446912A (zh) * | 2010-10-13 | 2012-05-09 | 上海华虹Nec电子有限公司 | 金属氧化物半导体晶体管esd保护结构及其制备方法 |
| CN202275827U (zh) * | 2011-10-15 | 2012-06-13 | 中国电子科技集团公司第五十八研究所 | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 |
| US20130119502A1 (en) * | 2011-11-16 | 2013-05-16 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (tsv) |
| CN103280458A (zh) * | 2013-05-17 | 2013-09-04 | 电子科技大学 | 一种集成电路芯片esd防护用mos器件 |
| CN103972274A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 半导体装置 |
| CN105264660A (zh) * | 2013-05-21 | 2016-01-20 | 吉林克斯公司 | 用于经堆栈晶粒组件的中介物上的电荷损害保护 |
| CN107170739A (zh) * | 2017-07-12 | 2017-09-15 | 深圳市航顺芯片技术研发有限公司 | 一种硅栅mos集成电路esd保护电路结构 |
-
2017
- 2017-12-15 CN CN201711351031.1A patent/CN108321117A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN102362349A (zh) * | 2009-03-26 | 2012-02-22 | 国际商业机器公司 | 具有晶片通孔结构的esd网络电路以及制造方法 |
| CN101924356A (zh) * | 2010-05-13 | 2010-12-22 | 彩优微电子(昆山)有限公司 | 一种改进的esd防护装置及相应的方法、集成电路 |
| CN102446912A (zh) * | 2010-10-13 | 2012-05-09 | 上海华虹Nec电子有限公司 | 金属氧化物半导体晶体管esd保护结构及其制备方法 |
| CN102263104A (zh) * | 2011-06-16 | 2011-11-30 | 北京大学 | Mos结构的esd保护器件 |
| CN102315249A (zh) * | 2011-10-15 | 2012-01-11 | 中国电子科技集团公司第五十八研究所 | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 |
| CN202275827U (zh) * | 2011-10-15 | 2012-06-13 | 中国电子科技集团公司第五十八研究所 | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 |
| US20130119502A1 (en) * | 2011-11-16 | 2013-05-16 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (tsv) |
| CN103972274A (zh) * | 2013-02-05 | 2014-08-06 | 精工电子有限公司 | 半导体装置 |
| CN103280458A (zh) * | 2013-05-17 | 2013-09-04 | 电子科技大学 | 一种集成电路芯片esd防护用mos器件 |
| CN105264660A (zh) * | 2013-05-21 | 2016-01-20 | 吉林克斯公司 | 用于经堆栈晶粒组件的中介物上的电荷损害保护 |
| CN107170739A (zh) * | 2017-07-12 | 2017-09-15 | 深圳市航顺芯片技术研发有限公司 | 一种硅栅mos集成电路esd保护电路结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106013A (zh) * | 2019-10-31 | 2020-05-05 | 广东芯华微电子技术有限公司 | Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960B (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN208385399U (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN108054134B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108321117A (zh) | 基于mos管的tsv转接板及其制备方法 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 | |
| CN108054155A (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208256663U (zh) | 用于系统级封装的tsv转接板 | |
| CN107946240A (zh) | Tsv转接板及其制备方法 | |
| CN108010853A (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN108122889A (zh) | 基于横向二极管的tsv转接板 | |
| CN108063114B (zh) | 基于横向二极管的tsv转接板及其制备方法 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 | |
| CN208385403U (zh) | 用于系统级封装的防静电装置 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN208256667U (zh) | 用于系统级封装的防静电转接板 | |
| CN108063115B (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108054154B (zh) | 用于系统级封装的tsv转接板 | |
| CN208208751U (zh) | 用于系统级封装的硅通孔转接板 | |
| CN107946300B (zh) | 用于系统级封装的硅通孔转接板 | |
| CN207753005U (zh) | 用于系统级封装的tsv转接板 | |
| CN207753013U (zh) | 用于系统级封装的防静电装置 | |
| CN208570599U (zh) | 基于横向二极管的tsv转接板 | |
| CN108091624A (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108054156B (zh) | 用于系统级封装的防静电装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180724 |