CN208570599U - 基于横向二极管的tsv转接板 - Google Patents

基于横向二极管的tsv转接板 Download PDF

Info

Publication number
CN208570599U
CN208570599U CN201721776415.3U CN201721776415U CN208570599U CN 208570599 U CN208570599 U CN 208570599U CN 201721776415 U CN201721776415 U CN 201721776415U CN 208570599 U CN208570599 U CN 208570599U
Authority
CN
China
Prior art keywords
tsv
substrate
area
diode
pinboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201721776415.3U
Other languages
English (en)
Inventor
张捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Cresun Innovation Technology Co Ltd
Original Assignee
Xian Cresun Innovation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Cresun Innovation Technology Co Ltd filed Critical Xian Cresun Innovation Technology Co Ltd
Priority to CN201721776415.3U priority Critical patent/CN208570599U/zh
Application granted granted Critical
Publication of CN208570599U publication Critical patent/CN208570599U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本实用新型涉及一种基于横向二极管的TSV转接板，包括：Si衬底(101)；至少两个TSV区(102)，设置于所述Si衬底(101)内；至少三个隔离区(103)，设置于所述Si衬底(101)内并位于每两个所述TSV区(102)之间；横向二极管(104)，设置于所述Si衬底(101)内并位于相邻两个所述隔离区(103)之间；互连线(105)，对所述TSV区(102)的第一端面和所述横向二极管(104)进行串行连接。本实用新型提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

Description

基于横向二极管的TSV转接板
技术领域
本实用新型属半导体集成电路技术领域，特别涉及一种基于横向二极管的TSV转接板。
背景技术
半导体集成电路的目标之一是以较低的成本制造小型化、多功能的、大容量和/或高可靠性的半导体产品。半导体封装技术在实现这样的目标中发挥着重要的作用。随着半导体装置的集成度和存储容量增大，已经开发了用于堆叠单个芯片的三维(3D)封装。例如，已经采用了形成有穿透基底的通孔并在通孔中形成电极的硅通孔(Through-Silicon Via，简称TSV)接触技术作为可代替现有的引线键合技术的一类3D封装结构。
TSV技术是3D集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现这种3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的芯片，成为了目前电子封装技术中最引人注目的一种技术。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
实用新型内容
为了提高基于TSV工艺的系统级封装的抗静电能力，本实用新型提供了一种基于横向二极管的TSV转接板；本实用新型要解决的技术问题通过以下技术方案实现：
本实用新型的实施例提供了一种基于横向二极管的TSV转接板，包括：
Si衬底101；
TSV区102，设置于Si衬底101内；
隔离区103，设置于Si衬底101内并位于TSV区102之间；
横向二极管104，设置于Si衬底101内且位于隔离区103形成的封闭区域内；
互连线105，对TSV区102的第一端面和横向二极管104进行串行连接。
其中，TSV区102内的材料为多晶硅，隔离区103内的材料为SiO2或未掺杂多晶硅。
在本实用新型的一个实施例中，TSV区102和隔离区103均上下贯通Si衬底101。
在本实用新型的一个实施例中，TSV区102的第一端面和横向二极管104与铜互连线105之间设置有钨插塞。
在本实用新型的一个实施例中，TSV区102的第二端面上设置有钨插塞和铜凸点106。
在本实用新型的一个实施例中，TSV转接板还包括设置于Si衬底101的上表面和下表面的绝缘层。
在本实用新型的一个实施例中，TSV区102和隔离区103的深度为40～80μm。
与现有技术相比，本实用新型具有以下有益效果：
1、本实用新型提供的TSV转接板通过在TSV转接板上设置ESD防护器件二极管，增强了层叠封装芯片的抗静电能力；
2、本实用新型通过在TSV转接板上设置二极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本实用新型提供的TSV转接板的二极管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
附图说明
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种基于横向二极管的TSV转接板结构示意图；
图2为本实用新型实施例提供的一种基于横向二极管的TSV转接板的制备方法流程图；
图3a-图3i为本实用新型实施例提供的另一种基于横向二极管的TSV转接板的制备方法流程图。
具体实施方式
下面结合具体实施例对本实用新型做进一步详细的描述，但本实用新型的实施方式不限于此。
实施例一
请参见图1，图1为本实用新型实施例提供的一种基于横向二极管的TSV转接板结构示意图，包括：
Si衬底101；
TSV区102，设置于Si衬底101内；
隔离区103，设置于Si衬底101内并位于TSV区102之间；
横向二极管104，设置于Si衬底101内且位于隔离区103形成的封闭区域内；
互连线105，对TSV区102的第一端面和横向二极管104进行串行连接。
优选地，TSV区102内的材料为多晶硅，多晶硅的掺杂浓度为2×1021cm-3，掺杂杂质为磷。
优选地，TSV区102和隔离区103均上下贯通Si衬底101。
优选地，隔离区103内的材料为SiO2或未掺杂多晶硅。
优选地，TSV区102的第一端面和横向二极管104与铜互连线105之间设置有钨插塞。
优选地，TSV区102的第二端面上设置有钨插塞和铜凸点106。
优选地，TSV转接板还包括设置于Si衬底101的上表面和下表面的绝缘层。
进一步地，隔离区103用于和Si衬底上表面和下表面的SiO2绝缘层形成封闭的隔离区域以隔离横向二极管104。
优选地，TSV区102和隔离区103的深度为40～80μm。
本实施例提供的TSV转接板，通过在TSV转接板上加工静电放电(Electro-StaticDischarge，简称ESD)防护器件——二极管，增强了系统级封装的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板的二极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
请参照图2，图2为本实用新型实施例提供的一种基于横向二极管的TSV转接板的制备方法流程图，本实施例在上述实施例的基础上，对本实用新型的基于横向二极管的TSV转接板的制备方法进行详细描述如下。具体地，包括如下步骤：
S201、选取Si衬底；
S202、利用刻蚀工艺在Si衬底上制备多个TSV和多个隔离沟槽；
S203、利用刻蚀工艺在Si衬底上制备多个器件沟槽；
S204、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在Si衬底上淀积SiO2或未掺杂多晶硅对隔离沟槽进行填充形成隔离区；
S205、利用CVD工艺，在Si衬底上淀积多晶硅材料对TSV进行填充形成TSV区；
S206、利用CVD工艺，在Si衬底上淀积多晶硅材料对器件沟槽进行填充，并制备横向结构的二极管；
S207、利用电镀工艺在Si衬底上表面制备铜互连线；
S208、利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对Si衬底进行减薄，直到漏出TSV；
S209、在Si衬底下表面利用电镀的方法形成铜凸点以完成TSV转接板的制备。
其中，选取Si衬底的原因在于，Si的热力学性能与芯片相同，利用Si材料作为转接板可以最大程度上减小由于热膨胀系数的差异和残余应力引起的芯片的弯曲和芯片应力。Si衬底的晶向可以是(100)、(110)或者(111)，另外，衬底的掺杂类型可以为N型，也可以为P型。
优选地，S202可以包括如下步骤：
S2021、利用光刻工艺刻蚀TSV及隔离沟槽图形；
S2022、利用深度反应离子刻蚀法(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽。
其中，TSV的数量为一个或多个，TSV的深度小于Si衬底的厚度；隔离沟槽的数量为多个，隔离沟槽的深度小于Si衬底厚度；
优选地，TSV的深度等于隔离沟槽的深度。
优选地，S103可以包括：
S2031、利用光刻工艺，在Si衬底形成器件沟槽的刻蚀图形；
S2032、利用干法刻蚀工艺，刻蚀Si衬底形成器件沟槽；
其中，器件沟槽位于隔离沟槽之间，器件沟槽的深度小于TSV和隔离沟槽的深度。
进一步地，S204可以包括如下步骤：
S2041、热氧化TSV和隔离沟槽使盲孔的内壁形成氧化层；
S2042、利用湿法刻蚀工艺刻蚀TSV和隔离沟槽内壁的氧化层以完成盲孔内壁的平整化。
其中，通过盲孔内壁的平整化可以防止盲孔侧壁的突起形成电场集中区域。
S2043、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2044、利用CVD工艺，淀积SiO2对隔离沟槽进行填充形成隔离区。
其中，隔离区贯穿整个转接板，可有效的将器件与衬底进行隔离，减小了有源区与衬底间的寄生电容。
优选地，S205可以包括如下步骤：
S2051、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV填充图形
S2052、利用CVD工艺，淀积多晶硅材料对TSV进行填充，同时通入掺杂气体进行原位掺杂，实现掺杂元素的原位激活，形成高掺杂的多晶硅TSV区。
其中，通过在TSV区进行高掺杂的多晶硅填充，可以形成杂质分布均匀、且高掺杂浓度的导电材料，有利于减小TSV的电阻。
优选地，S206可以包括如下步骤：
S2061、利用光刻工艺形成器件沟槽的填充图形；
S2062、利用CVD工艺，在器件沟槽填充多晶硅材料；
S2063、光刻P+有源区，采用带胶离子注入工艺进行P+注入，去除光刻胶，形成横向二极管的阳极；
S2064、光刻N+有源区，采用带胶离子注入工艺进行N+注入，去除光刻胶，形成横向二极管的阴极；
S2065、进行高温退火，激活杂质。
优选地，S207可以包括如下步骤：
S2071、利用溅射或CVD工艺，在Si衬底上表面形成衬垫层和阻挡层，并利用CVD工艺在TSV区的第一端以及二极管的阳极和阴极形成钨插塞；
S2072、淀积绝缘层，光刻铜互连图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，形成TSV区的第一端与二极管串接的铜互连线。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
优选地，S208可以包括如下步骤：
S2081、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片支撑Si衬底上表面；
S2082、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV深度的厚度；
S2083、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区的第二端。
优选地，S209可以包括如下步骤：
S2091、利用溅射或CVD工艺在Si衬底下表面形成衬垫层和阻挡层，利用CVD工艺在TSV区的第二端形成钨插塞；
S2092、淀积绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，在TSV区的第二端形成铜凸点。
S2093、利用加热机械的工艺拆除临时键合的辅助圆片。
本实施例提供的TSV转接板的制备方法，与典型的CMOS工艺相兼容，有利于产业化；采用横向结构的二极管器件，寄生电容小，对射频集成电路影响小。
实施例三
本实施例在上述实施例的基础上，对本实用新型的基于横向二极管的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图3a-图3i，图3a-图3i为本实用新型实施例提供的另一种基于横向二极管的TSV转接板的制备方法流程图，
S301、选取Si衬底301，如图3a所示；
优选地，Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
S302、如图3b所示；利用刻蚀工艺在Si衬底上制备两个TSV302及三个隔离沟槽303，可以包括如下步骤：
S3021、在1050℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面生长一层800nm～1000nm的SiO2层；
S3022、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S3023、利用DRIE工艺刻蚀Si衬底，形成40～80μm深的TSV及隔离沟槽。
S3024、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
S303、如图3c所示；利用刻蚀工艺在Si衬底上制备两个器件沟槽304，具体可以包括如下步骤：
S3031、利用CVD工艺在Si衬底上淀积氮化硅层；
S3032、利用光刻工艺，通过涂胶、光刻、显影等工艺完成器件沟槽刻蚀图形；
S3033、利用干法刻蚀工艺，刻蚀氮化硅层及Si衬底形成器件沟槽；器件沟槽的深度为15～25μm；
S3034、利用CMP工艺，去除Si衬底上的氮化硅层，对衬底表面进行平坦化。
S304、如图3d所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽303进行填充形成隔离区，具体可以包括如下步骤：
S3041、在1050℃～1100℃的温度下，热氧化TSV、隔离沟槽和器件沟槽的内壁形成厚度为200nm～300nm的氧化层；
S3042、利用湿法刻蚀工艺，刻蚀TSV、隔离沟槽和器件沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV、隔离沟槽和器件沟槽侧壁的突起形成电场集中区域。
S3043、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S3044、在690℃～710℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代。
S3045、利用CMP工艺，对衬底表面进行平坦化。
S305、如图3e所示；利用CVD工艺，在Si衬底上淀积多晶硅材料对TSV302进行填充，同时通入掺杂气体对多晶硅进行原位掺杂形成TSV区，具体可以包括如下步骤：
S3051、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV填充图形；
S3052、在600℃～620℃的温度下，利用CVD工艺淀积多晶硅材料对TSV进行填充，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成高掺杂的多晶硅填充。这样在对TSV填充时可以形成杂质分布均匀、且高掺杂浓度的导电材料填充，利于减小TSV的电阻。多晶硅掺杂浓度优选2×1021cm-3，掺杂杂质优选磷；
S3054、利用CMP工艺对衬底表面进行平坦化。
S306、如图3f所示；利用CVD工艺，在Si衬底上淀积多晶硅材料对器件沟槽304进行填充，并利用离子注入工艺形成二极管的阳极305和阴极306，形成横向结构的二极管，具体可以包括如下步骤：
S3061、利用光刻工艺，在两个相邻的隔离区之间，通过涂胶、光刻、显影等工艺形成器件沟槽的填充图形。
S3062、利用LPCVD工艺，在600℃～950℃的温度下，选择性外延生长多晶硅，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成N-掺杂的多晶硅填充。掺杂浓度为5×1014cm-3，掺杂杂质优选磷。
S3063、利用CMP工艺，对衬底表面进行平坦化。
S3064、光刻P+有源区，利用带胶离子注入工艺进行P+注入，去除光刻胶，形成二极管的阳极。掺杂浓度为5×1018cm-3，掺杂杂质为硼。
S3065、光刻N+有源区，利用带胶离子注入工艺进行N+注入，去除光刻胶，形成二极管的阴极。掺杂浓度优选5×1018cm-3，掺杂杂质优选磷。
S3066、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S307、如图3g所示；利用电镀工艺在Si衬底上表面形成铜互连线307，具体可以包括如下步骤：
S3071、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在衬底表面淀积SiO2层；
S3072、在TSV区的第一端以及二极管的阳极和阴极，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S3073、利用CVD工艺，在TSV区的第一端以及二极管的阳极和阴极淀积Ti膜、TiN膜和钨以形成钨插塞；
S3074、利用CMP工艺对衬底表面进行平坦化。
S3075、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与二极管串接铜互连线；
S3076、利用CMP工艺对衬底表面进行平坦化。
S3077、利用PECVD工艺，在衬底表面淀积SiO2层；
S308、如图3h所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S3081、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S3082、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S3083、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S309、如图3i所示；在Si衬底下表面利用电镀的方法形成铜凸点308，具体可以包括如下步骤：
S3091、利用PECVD工艺，在衬底下表面淀积SiO2层；
S3092、在TSV区的第二端，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S3093、利用CVD工艺，在TSV区的第二端面淀积Ti膜、TiN膜和钨以形成钨插塞；
S3094、利用CMP工艺对衬底表面进行平坦化；
S3095、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S3096、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的TSV转接板的制备方法，采用二极管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本实用新型在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。例如，本实用新型中提及的多个隔离区仅仅是依据本实用新型提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本实用新型所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围围。

Claims (6)

1.一种基于横向二极管的TSV转接板，其特征在于，包括：
Si衬底(101)；
TSV区(102)，设置于所述Si衬底(101)内，所述TSV区(102)内的填充材料为多晶硅；
隔离区(103)，设置于所述Si衬底(101)内并位于所述TSV区(102)之间；
横向二极管(104)，设置于所述Si衬底(101)内且位于所述隔离区(103)形成的封闭区域内；
互连线(105)，对所述TSV区(102)的第一端面和所述横向二极管(104)进行串行连接。
2.根据权利要求1所述的TSV转接板，其特征在于，所述TSV区(102)和所述隔离区(103)均上下贯通所述Si衬底(101)。
3.根据权利要求1所述的TSV转接板，其特征在于，所述TSV区(102)的第一端面和所述横向二极管(104)与互连线(105)之间设置有钨插塞。
4.根据权利要求1所述的TSV转接板，其特征在于，所述TSV区(102)的第二端面上设置有钨插塞和铜凸点(106)。
5.根据权利要求1所述的TSV转接板，其特征在于，所述TSV转接板还包括设置于所述Si衬底(101)的上表面和下表面的绝缘层。
6.根据权利要求1所述的TSV转接板，其特征在于，所述TSV区(102)和所述隔离区(103)的深度为40～80μm。
CN201721776415.3U 2017-12-15 2017-12-15 基于横向二极管的tsv转接板 Expired - Fee Related CN208570599U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721776415.3U CN208570599U (zh) 2017-12-15 2017-12-15 基于横向二极管的tsv转接板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721776415.3U CN208570599U (zh) 2017-12-15 2017-12-15 基于横向二极管的tsv转接板

Publications (1)

Publication Number Publication Date
CN208570599U true CN208570599U (zh) 2019-03-01

Family

ID=65446109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721776415.3U Expired - Fee Related CN208570599U (zh) 2017-12-15 2017-12-15 基于横向二极管的tsv转接板

Country Status (1)

Country Link
CN (1) CN208570599U (zh)

Similar Documents

Publication Publication Date Title
CN108109960A (zh) 用于系统级封装的硅通孔转接板及其制备方法
CN108122889A (zh) 基于横向二极管的tsv转接板
CN108109957A (zh) 系统级封装抗静电转接板
CN208256669U (zh) 用于系统级封装的tsv转接板
CN208570599U (zh) 基于横向二极管的tsv转接板
CN108063114B (zh) 基于横向二极管的tsv转接板及其制备方法
CN208256668U (zh) 用于系统级封装的防静电装置
CN208256663U (zh) 用于系统级封装的tsv转接板
CN208385399U (zh) 用于三维集成电路封装的硅通孔转接板
CN108010853A (zh) 基于硅通孔的转接板及其制备方法
CN207753012U (zh) 用于系统级封装的防静电转接板
CN207753005U (zh) 用于系统级封装的tsv转接板
CN208385403U (zh) 用于系统级封装的防静电装置
CN107946240A (zh) Tsv转接板及其制备方法
CN108122818A (zh) 用于系统级封装的防静电装置及其制备方法
CN208256667U (zh) 用于系统级封装的防静电转接板
CN208422908U (zh) 基于bjt的系统级封装抗静电转接板
CN108054155A (zh) 用于三维集成电路封装的硅通孔转接板
CN208208751U (zh) 用于系统级封装的硅通孔转接板
CN108321154A (zh) 基于scr管的tsv转接板及其制备方法
CN108091624A (zh) 用于系统级封装的硅通孔转接板
CN108109996A (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108109953A (zh) 用于系统级封装的tsv转接板
CN108054157A (zh) 用于系统级封装的tsv转接板
CN108054134A (zh) 用于系统级封装的tsv转接板及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190301

Termination date: 20201215

CF01 Termination of patent right due to non-payment of annual fee