CN108091624A - 用于系统级封装的硅通孔转接板 - Google Patents
用于系统级封装的硅通孔转接板 Download PDFInfo
- Publication number
- CN108091624A CN108091624A CN201711352510.5A CN201711352510A CN108091624A CN 108091624 A CN108091624 A CN 108091624A CN 201711352510 A CN201711352510 A CN 201711352510A CN 108091624 A CN108091624 A CN 108091624A
- Authority
- CN
- China
- Prior art keywords
- triode
- tsv areas
- tsv
- face
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 47
- 239000010703 silicon Substances 0.000 title claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 65
- 230000000694 effects Effects 0.000 abstract description 12
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 description 33
- 230000008569 process Effects 0.000 description 31
- 239000010410 layer Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 13
- 239000003292 glue Substances 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 238000011065 in-situ storage Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 238000004026 adhesive bonding Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种用于系统级封装的硅通孔转接板，包括：第一TSV区(102)和第二TSV区(103)，位于Si衬底(101)内且上下贯通Si衬底(101)；第一隔离区(104)和第二隔离区(105)，位于第一TSV区(102)和第二TSV区(103)之间；三极管器件区(106)，位于第一隔离区(104)和第二隔离区(105)之间；互连线(107)，用于对第一TSV区(102)的第一端面、第二TSV区(103)的第一端面和三极管进行串行连接；金属凸点(108)，位于第一TSV区(102)的第二端面和第二TSV区(103)的第二端面之上。本发明提供的硅通孔转接板通过在硅通孔转接板上设置三极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的硅通孔转接板。
背景技术
三维(Three-Dimension，3D)集成计算是目前被认为超越摩尔定律可持续实现小型化、高密度、多功能化的首选方案，而硅通孔(Through-Silicon Via，简称TSV)技术是三维集成的关键，可实现芯片与芯片间距离最短、间距最小的互连。
作为芯片成功及量产的重要指标，3D-IC(三维集成电路)堆叠后的整体静电放电(Electro-Static Discharge，简称ESD)性能是一个不容忽视的方面，超大规模的3D-IC芯片在ESD设计上面临着巨大的挑战，ESD会影响整个3D-IC芯片的电学性能，甚至无法正常工作。常规ESD设计重在解决单个芯片内静电放电问题。当不同芯片堆叠在一起，抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高3D集成电路的系统级封装抗静电能力，本发明提供了一种用于系统级封装的硅通孔转接板；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种用于系统级封装的硅通孔转接板，包括：
Si衬底101；
第一TSV区102和第二TSV区103，位于Si衬底101内且上下贯通Si衬底101；
第一隔离区104和第二隔离区105，位于第一TSV区102和第二TSV区103之间；
三极管器件区106，位于第一隔离区104和第二隔离区105之间；
第一互连线1071和第二互连线1072，设置于第一TSV区102的第一端面、第二TSV区103的第一端面和三极管器件区106的上，用于连接第一TSV区102的第一端面、第二TSV区103的第一端面和三极管器件区106；
金属凸点108，设置于第一TSV区102的第二端面和第二TSV区103的第二端面之上。
在本发明的一个实施例中，三极管器件区106包括：器件沟槽1061、三极管的埋层1062、三极管的集电极接触区1063、三极管的基区接触区1064和三极管的发射区1065；其中，三极管的埋层1062位于器件沟槽1061下端；三极管的集电极接触区1063、三极管的基区接触区1064和三极管的发射区1065位于器件沟槽1061内。
在本发明的一个实施例中，第一TSV区102的第一端面与三极管的基区接触区1064和三极管的发射区1065通过第一互连线1071连接；第二TSV区103的第一端面与三极管的集电极接触区1063通过第二互连线1072连接。
在本发明的一个实施例中，第一TSV区102的第一端面、三极管的基区接触区1064和三极管的发射区1065与第一互连线1071之间设置有钨插塞；第二TSV区103的第一端面和三极管的集电极接触区1063与第二互连线1072之间均设置有钨插塞。
在本发明的一个实施例中，第一互连线1071和第二互连线1072的材料为铜。
在本发明的一个实施例中，第一TSV区102的第二端面和第二TSV区103的第二端面上依次设置有钨插塞和金属凸点108。
在本发明的一个实施例中，硅通孔转接板还包括设置于Si衬底101表面的SiO2绝缘层。
在本发明的一个实施例中，Si衬底101的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为80～120μm。
在本发明的一个实施例中，第一TSV区102和第二TSV区103内填充的材料为多晶硅，多晶硅的掺杂浓度为2×1021cm-3，掺杂材料为磷。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的硅通孔转接板通过在硅通孔转接板上设置ESD防护器件三极管，增强了层叠封装芯片的抗静电能力；
2、本发明通过在硅通孔转接板上设置三极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的硅通孔转接板的三极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于系统级封装的硅通孔转接板结构示意图；
图2为本发明实施例提供的一种用于系统级封装的硅通孔转接板的制备方法流程示意图；
图3a-图3j为本发明实施例提供的另一种硅通孔转接板的制备方法流程图；
图4为本发明实施例提供的另一种硅通孔转接板结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种用于系统级封装的硅通孔转接板结构示意图，包括：
Si衬底101；
第一TSV区102和第二TSV区103，位于Si衬底101内且上下贯通Si衬底101；
第一隔离区104和第二隔离区105，位于第一TSV区102和第二TSV区103之间；
三极管器件区106，位于第一隔离区104和第二隔离区105之间；
第一互连线1071和第二互连线1072，设置于第一TSV区102的第一端面、第二TSV区103的第一端面和三极管器件区106上，用于连接第一TSV区102的第一端面、第二TSV区103的第一端面和三极管器件区106；
金属凸点108，设置于第一TSV区102的第二端面和第二TSV区103的第二端面之上。
具体地，三极管器件区106包括：器件沟槽1061、三极管的埋层1062、三极管的集电极接触区1063、三极管的基区接触区1064和三极管的发射区1065；其中，三极管的埋层1062位于器件沟槽1061下端；三极管的集电极接触区1063、三极管的基区接触区1064和三极管的发射区1065位于器件沟槽1061内。
优选地，第一TSV区102的第一端面与三极管的基区接触区1064和三极管的发射区1065通过第一互连线1071连接；第二TSV区103的第一端面与三极管的集电极接触区1063通过第二互连线1072连接。
进一步地，第一TSV区102的第一端面、三极管的基区接触区1064和三极管的发射区1065与第一互连线1071之间设置有钨插塞；第二TSV区103的第一端面和三极管的集电极接触区1063与第二互连线1072之间均设置有钨插塞。
优选地，第一互连线1071和第二互连线1072的材料为铜。
具体地，第一TSV区102的第二端面和第二TSV区103的第二端面上依次设置有钨插塞和金属凸点108。
进一步地，硅通孔转接板还包括设置于Si衬底101上表面和下表面的SiO2绝缘层。
具体地，第一隔离区104和第二隔离区105用于和Si衬底101上下表面的绝缘层408形成封闭的隔离区域以隔离三极管。
优选地，Si衬底101的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为80～120μm。
优选地，第一TSV区102、第二TSV区103、第一隔离区104以及第二隔离区105的深度为80～120μm。
优选地，第一TSV区102和第二TSV区103内填充的材料为多晶硅，多晶硅的掺杂浓度为2×1021cm-3，掺杂材料为磷
本实施例提供的硅通孔转接板，通过在硅通孔转接板上设置ESD防护器件——三极管，增强了层叠封装芯片的抗静电能力；解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供硅通孔转接板的三极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
请参见图2，图2为本发明实施例提供的一种用于系统级封装的硅通孔转接板的制备方法流程示意图，包括：
S101、选取衬底材料；
S102、刻蚀衬底材料形成多个TSV和多个隔离沟槽；
S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；
S104、在隔离区之间的衬底材料内制备器件沟槽和三极管的埋层；
S105、在器件沟槽内制备三极管的集电极接触区、基区接触区和发射区；
S106、在衬底材料上表面制备TSV区的第一端面与三极管的互连线；
S107、在TSV区的第二端面制备金属凸点以完成硅通孔转接板的制备。
优选地，衬底材料为Si材料，晶向为(100)、(110)或(111)，掺杂浓度为1014～1017cm-3，厚度为150～250μm；隔离区和TSV区厚度为80～120μm。
优选地，S102可以包括：
S1021、利用光刻工艺在衬底材料的上表面形成TSV和隔离沟槽的刻蚀图形；
S1022、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀衬底材料形成TSV和隔离沟槽；
其中，隔离沟槽位于两个TSV之间。
优选地，S103可以包括：
S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；
S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；
S1033、利用光刻工艺形成隔离沟槽的填充图形；
S1034、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在隔离沟槽内填充SiO2形成隔离区；
S1035、利用光刻工艺形成TSV的填充图形；
S1036、利用CVD工艺，在TSV内填充多晶硅，并通入掺杂气体进行原位掺杂形成TSV区。
优选地，S104可以包括：
S1041、利用光刻工艺形成器件沟槽刻蚀图形；
S1042、利用干法刻蚀工艺，刻蚀衬底材料形成器件沟槽；
S1043、光刻埋层区，采用带胶离子注入工艺进行N+注入，去除光刻胶，形成埋层；
优选地，S105可以包括：
S1051、利用光刻工艺形成器件沟槽填充图形；
S1052、利用CVD工艺，淀积硅材料对器件沟槽填充，并通入掺杂气体进行原位掺杂，原位激活掺杂元素形成三极管的集电区；
S1053、光刻集电极接触区，采用带胶离子注入工艺进行N+注入，去除光刻胶，形成集电极接触区；
S1054、光刻基区，采用带胶离子注入工艺进行P+注入，去除光刻胶，形成三极管基区；
S1055、光刻基区接触区，采用带胶离子注入工艺进行P+注入，去除光刻胶，形成基区接触区；
S1056、光刻发射区，采用带胶离子注入工艺进行N+注入，去除光刻胶，形成发射区。
优选地，S106可以包括：
S1061、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在衬底材料表面淀积SiO2层；
S1062、在TSV区的第一端以及三极管的集电极接触区、基区接触区和发射区光刻接触孔图形；
S1063、利用CVD工艺，淀积衬垫层和阻挡层，在TSV区的第一端以及三极管的集电极接触区、基区接触区和发射区淀积钨形成钨插塞；
S1064、利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对衬底表面进行平坦化；
S1065、淀积绝缘层，光刻铜互连图形，利用电化学工艺淀积铜，以形成TSV区的第一端与三极管串接的铜互连线；
S1066、利用CMP工艺对衬底表面进行平坦化。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
具体地，S107之前还包括：
X1、利用辅助圆片作为衬底材料上表面的支撑件，对衬底材料下表面进行减薄；
X2、利用CMP工艺，对衬底材料的下表面进行平整化处理，直到露出TSV区的第二端面。
优选地，S107可以包括：
S1071、利用溅射工艺，在衬底材料的下表面形成衬垫层和阻挡层，利用CVD工艺在TSV区的第二端面形成钨插塞；
S1072、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1073、拆除辅助圆片。
实施例三
本实施例在上述实施例的基础上，对本发明的硅通孔转接板的制备方法中具体参数举例描述如下。具体地，请参照图3a-图3j，图3a-图3j为本发明实施例提供的另一种硅通孔转接板的制备方法流程图，
S201、如图3a所示，选取Si衬底201；
优选地，Si衬底的掺杂浓度为1014～1017cm-3，厚度为150～250μm。
S202、如图3b所示，利用刻蚀工艺在Si衬底上制备四个TSV202及四个隔离沟槽203，可以包括如下步骤：
S2021、在1050℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面生长一层800nm～1000nm的SiO2层；
S2022、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S2023、利用DRIE工艺刻蚀Si衬底，形成深度为80～120μm的TSV及隔离沟槽；
S2024、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
S203、如图3c所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2031、在1050℃～1100℃的温度下，热氧化TSV及隔离沟槽的内壁形成厚度为200nm～300nm的氧化层；
S2032、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域；
S2033、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2034、在690℃～710℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代；
S2035、利用CMP工艺，对衬底表面进行平坦化。
S204、如图3d所示；利用CVD工艺，在Si衬底上淀积多晶硅材料对TSV进行填充，同时通入掺杂气体对多晶硅进行原位掺杂形成TSV区，具体可以包括如下步骤：
S2041、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV填充图形；
S2042、在600℃～620℃的温度下，利用CVD工艺淀积多晶硅材料对TSV进行填充，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成高掺杂的多晶硅填充。这样在对TSV填充时可以形成杂质分布均匀、且高掺杂浓度的导电材料填充，利于减小TSV的电阻。多晶硅掺杂浓度优选2×1021cm-3，掺杂杂质优选磷；
S2043、利用CMP工艺对衬底表面进行平坦化。
S205、如图3e所示；利用刻蚀工艺在Si衬底上形成器件沟槽204，再利用离子注入工艺形成三极管的N+埋层205，具体可以包括如下步骤：
S2051、利用CVD工艺，在Si衬底上淀积氮化硅层；
S2052、利用光刻工艺，通过涂胶、光刻、显影等工艺完成器件沟槽刻蚀图形；
S2053、利用干法刻蚀工艺刻蚀氮化硅层及Si衬底形成器件沟槽；器件沟槽的深度为15～25μm；
S2054、利用CMP工艺，去除Si衬底上的氮化硅对衬底表面进行平坦化；
S2055、在器件沟槽底部光刻N+埋层，采用带胶离子注入的方式进行N+注入，去除光刻胶，形成三极管的N+埋层；硅掺杂浓度优选5×1018cm-3，掺杂杂质优选磷。
S206、如图3f所示；制备三极管的集电极接触区206，具体可以包括如下步骤：
S2061、利用光刻工艺，通过涂胶、光刻、显影等工艺完成器件沟槽填充图形；
S2062、利用LPCVD工艺，在600℃～950℃的温度下，利用选择性硅外延生长方法选择性外延生长硅材料，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成三极管的集电区。硅掺杂浓度优选5×1017cm-3，掺杂杂质优选磷；
S2063、利用CMP工艺，对衬底表面进行平坦化；
S2064、光刻集电极接触区，采用带胶离子注入的方式进行N+注入，去除光刻胶，形成三极管的集电极接触区206；硅掺杂浓度优选1×1019cm-3，掺杂杂质优选磷；
S2065、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S207、如图3g所示；制备三极管的基区207和发射区208，具体可以包括如下步骤：
S2071、光刻基区，采用带胶离子注入的方式进行N+注入，去除光刻胶，形成三极管的基区。硅掺杂浓度优选5×1018cm-3，掺杂杂质优选硼；
S2072、光刻基区接触区，采用带胶离子注入的方式进行P+注入，去除光刻胶，形成三极管的基区接触区。硅掺杂浓度优选1×1021cm-3，掺杂杂质优选硼；
S2073、光刻N+发射区，采用带胶离子注入的方式进行N+注入，去除光刻胶，形成三极管的N+发射区。硅掺杂浓度优选1×1021cm-3，掺杂杂质优选磷；
S2074、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S208、如图3h所示；利用电镀工艺在Si衬底上表面形成铜互连线209，具体可以包括如下步骤：
S2081、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在衬底表面淀积SiO2层；
S2082、在TSV区的第一端以及三极管的集电极接触区、基区接触区和发射区，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2083、利用CVD工艺，在TSV区的第一端以及三极管的集电极接触区、基区接触区和发射区淀积Ti膜、TiN膜和钨以形成钨插塞；
S2084、利用CMP工艺对衬底表面进行平坦化；
S2085、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与三极管串接铜互连线；
S2086、利用CMP工艺对衬底表面进行平坦化。
S209、如图3i所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2091、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2092、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2093、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S210、如图3j所示；在Si衬底下表面利用电镀的方法形成铜凸点210，具体可以包括如下步骤：
S2101、利用PECVD工艺，在衬底下表面淀积SiO2层；
S2102、在TSV区的第二端，利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2103、利用CVD工艺，在TSV区的第二端淀积Ti膜、TiN膜和钨以形成钨插塞；
S2104、利用CMP工艺对衬底表面进行平坦化；
S2105、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2106、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的硅通孔转接板的制备方法，采用三极管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
实施例四
请参照图4，图4为本发明实施例提供的另一种硅通孔转接板结构示意图；本实施例在上述实施例的基础上对硅通孔转接板的结构进行详细描述，其中该硅通孔转接板利用上述如图3a-图3j所示的制备工艺制成。具体地，硅通孔转接板包括：
Si衬底301、TSV区302、隔离区303、器件沟槽304、三极管的埋层305、三极管的集电极接触区306、三极管的基区接触区307、三极管的发射区308、互连线309和铜凸点310；其中，
器件沟槽304、三极管的埋层305、三极管的集电极接触区306、三极管的基区接触区307和三极管的发射区308形成三极管器件区；隔离区303位于器件区的两侧；TSV区302位于器件区和器件区两侧的隔离区303形成区域的两侧；互连线309连接TSV区302的第一端面和三极管的集电极接触区306、三极管的基区接触区307和三极管的发射区308；铜凸点310位于TSV区302的第二端面上。
具体地，还包括三极管集电区，在器件沟槽304中淀积硅材料形成三极管集电区，三极管的集电极接触区306位于三极管集电区内。
具体地，还包括三极管基区311，三极管基区311位于三极管的集电区内，三极管的基区接触区307位于三极管基区311内。
具体地，互连线309与TSV区302的第一端面、三极管的集电极接触区306、三极管的基区接触区307和三极管的发射区308之间设置有钨插塞；铜凸点310与TSV区302的第二端面之间设置有钨插塞。
进一步地，Si衬底301上下表面均设置有阻挡层和绝缘层。
优选地，互连线309为铜互连线。
本实施例提供的硅通孔转接板，结构简单，具有较大的驱动电流，能够较好的耗散电流利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；在硅通孔转接板的三极管周围设置上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种用于系统级封装的硅通孔转接板，其特征在于，包括：
Si衬底(101)；
第一TSV区(102)和第二TSV区(103)，位于所述Si衬底(101)内且上下贯通所述Si衬底(101)；
第一隔离区(104)和第二隔离区(105)，位于所述第一TSV区(102)和所述第二TSV区(103)之间；
三极管器件区(106)，位于所述第一隔离区(104)和所述第二隔离区(105)之间；
第一互连线(1071)和第二互连线(1072)，设置于所述第一TSV区(102)的第一端面、所述第二TSV区(103)的第一端面和所述三极管器件区(106)上，用于连接所述第一TSV区(102)的第一端面、所述第二TSV区(103)的第一端面和所述三极管器件区(106)；
金属凸点(108)，设置于所述第一TSV区(102)的第二端面和所述第二TSV区(103)的第二端面之上。
2.根据权利要求1所述的硅通孔转接板，其特征在于，所述三极管器件区(106)包括：器件沟槽(1061)、三极管的埋层(1062)、三极管的集电极接触区(1063)、三极管的基区接触区(1064)和三极管的发射区(1065)；其中，所述三极管的埋层(1062)位于所述器件沟槽(1061)下端；所述三极管的集电极接触区(1063)、所述三极管的基区接触区(1064)和所述三极管的发射区(1065)位于所述器件沟槽(1061)内。
3.根据权利要求2所述的硅通孔转接板，其特征在于，所述第一TSV区(102)的第一端面与所述三极管的基区接触区(1064)和所述三极管的发射区(1065)通过所述第一互连线(1071)连接；所述第二TSV区(103)的第一端面与所述三极管的集电极接触区(1063)通过所述第二互连线(1072)连接。
4.根据权利要求3所述的硅通孔转接板，其特征在于，所述第一TSV区(102)的第一端面、所述三极管的基区接触区(1064)和所述三极管的发射区(1065)与所述第一互连线(1071)之间设置有钨插塞；所述第二TSV区(103)的第一端面和所述三极管的集电极接触区(1063)与所述第二互连线(1072)之间均设置有钨插塞。
5.根据权利要求4所述的硅通孔转接板，其特征在于，所述第一互连线(1071)和所述第二互连线(1072)的材料为铜。
6.根据权利要求1所述的硅通孔转接板，其特征在于，所述第一TSV区(102)的第二端面和所述第二TSV区(103)的第二端面上依次设置有钨插塞和金属凸点(108)。
7.根据权利要求1所述的硅通孔转接板，其特征在于，所述硅通孔转接板还包括设置于所述Si衬底(101)表面的SiO2绝缘层。
8.根据权利要求1所述的硅通孔转接板，其特征在于，所述Si衬底(101)的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为80～120μm。
9.根据权利要求1所述的硅通孔转接板，其特征在于，所述第一TSV区(102)和所述第二TSV区(103)内填充的材料为多晶硅，所述多晶硅的掺杂浓度为2×1021cm-3，掺杂材料为磷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352510.5A CN108091624B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的硅通孔转接板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352510.5A CN108091624B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的硅通孔转接板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108091624A true CN108091624A (zh) | 2018-05-29 |
| CN108091624B CN108091624B (zh) | 2020-12-22 |
Family
ID=62176040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711352510.5A Active CN108091624B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的硅通孔转接板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108091624B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023285951A1 (en) * | 2021-07-13 | 2023-01-19 | Zinite Corporation | Active via |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2017
- 2017-12-15 CN CN201711352510.5A patent/CN108091624B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023285951A1 (en) * | 2021-07-13 | 2023-01-19 | Zinite Corporation | Active via |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108091624B (zh) | 2020-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960A (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN108091624A (zh) | 用于系统级封装的硅通孔转接板 | |
| CN208256663U (zh) | 用于系统级封装的tsv转接板 | |
| CN208507665U (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108122889A (zh) | 基于横向二极管的tsv转接板 | |
| CN208385403U (zh) | 用于系统级封装的防静电装置 | |
| CN208385399U (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN108010853A (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN207753013U (zh) | 用于系统级封装的防静电装置 | |
| CN208256667U (zh) | 用于系统级封装的防静电转接板 | |
| CN107946240A (zh) | Tsv转接板及其制备方法 | |
| CN108054134A (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108054155A (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 | |
| CN208570599U (zh) | 基于横向二极管的tsv转接板 | |
| CN108063114B (zh) | 基于横向二极管的tsv转接板及其制备方法 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 | |
| CN207753012U (zh) | 用于系统级封装的防静电转接板 | |
| CN207753005U (zh) | 用于系统级封装的tsv转接板 | |
| CN108321117A (zh) | 基于mos管的tsv转接板及其制备方法 | |
| CN108054154A (zh) | 用于系统级封装的tsv转接板 | |
| CN107946241A (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108074923A (zh) | 用于系统级封装的防静电装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201201 Address after: 314000 Floor 15 of Block B of Zhejiang Tsinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province Applicant after: INSTITUTE OF FLEXIBLE ELECTRONICS TECHNOLOGY OF THU, ZHEJIANG Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an Cresun Innovation Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |