CN107946241A - 用于系统级封装的tsv转接板及其制备方法 - Google Patents
用于系统级封装的tsv转接板及其制备方法 Download PDFInfo
- Publication number
- CN107946241A CN107946241A CN201711351142.2A CN201711351142A CN107946241A CN 107946241 A CN107946241 A CN 107946241A CN 201711351142 A CN201711351142 A CN 201711351142A CN 107946241 A CN107946241 A CN 107946241A
- Authority
- CN
- China
- Prior art keywords
- tsv
- substrates
- control pole
- preparation
- contact zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000001259 photo etching Methods 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 33
- 239000010410 layer Substances 0.000 claims description 29
- 238000005516 engineering process Methods 0.000 claims description 27
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 229910052681 coesite Inorganic materials 0.000 claims description 14
- 229910052906 cristobalite Inorganic materials 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052682 stishovite Inorganic materials 0.000 claims description 14
- 229910052905 tridymite Inorganic materials 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- 238000012545 processing Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种用于系统级封装的TSV转接板及其制备方法，该方法包括：选取Si衬底；刻蚀所述Si衬底分别形成TSV孔和隔离沟槽；填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；在所述Si衬底第一侧制备SCR管的P+控制极接触区和阴极；在所述Si衬底第二侧制备SCR管的N+控制极接触区和阳极；制备金属互连线和金属凸点。本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的TSV转接板及其制备方法。
背景技术
基于硅通孔(Through-Silicon Via，简称TSV)的三维封装(3D-TSV)具有高速互连、高密度集成、小型化等特点，同时表现出同质和异质功能整合等优点，成为近年来半导体技术最热门的研究方向之一。尽管3D-TSV封装技术具有诸多优势，但目前仍存在一些不利因素制约3D-TSV集成封装技术的发展。
其中，三维堆叠时抗静电能力是影响3D-TSV集成封装技术的发展的一个重要因素；由于不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，静电放电(Electro-Static Discharge,简称ESD)指短的持续时间内的大电流放电现象。ESD会降低或毁坏集成电路中的分立器件如晶体管、二极管、电感器、电容和电阻器。电压和电流尖峰都可以击穿在单个半导体器件中的多个部分中的电介质或掺杂区，由此使得整个器件或甚至整个芯片完全或部分不能工作，在过去数十年中，集成电路(IC)已以难以置信的速率缩小，且将可能继续缩小。随着晶体管在大小上缩小，在晶体管周围的支持组件通常也缩小。IC尺寸的缩小减少晶体管的ESD容限，由此增加集成电路对ESD应力的敏感度。。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高基于TSV工艺的3D集成电路的抗静电能力，本发明提供了一种用于系统级封装的TSV转接板及其制备方法；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种用于系统级封装的TSV转接板的制备方法，包括：
S101、选取Si衬底；
S102、刻蚀Si衬底分别形成TSV孔和隔离沟槽；
S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；
S104、在Si衬底第一侧制备SCR管的P+控制极接触区和阴极；
S105、在Si衬底第二侧制备SCR管的N+控制极接触区和阳极；
S106、制备金属互连线和金属凸点。
在本发明的一个实施例中，S102包括：
S1021、利用光刻工艺，在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；
S1022、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽；TSV和隔离沟槽的深度小于Si衬底的厚度。
在本发明的一个实施例中，S103包括：
S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；
S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；
S1033、利用光刻工艺形成隔离沟槽的填充图形；
S1034、利用化学气相淀积(Chemical Vapor Deposition，简称CVD)工艺，在隔离沟槽内填充SiO2形成隔离区；
S1035、利用光刻工艺形成TSV的填充图形；
S1036、利用CVD工艺，在TSV内填充多晶硅材料，并通入掺杂气体进行原位掺杂形成TSV区。
在本发明的一个实施例中，S104包括：
S1041、在Si衬底第一侧光刻P+控制极图形，采用离子注入工艺进行P+注入，去除光刻胶，在隔离区之间形成晶闸管又叫可控硅(Silicon Controlled Rectifier,SCR)的P+控制极；
S1042、光刻P+控制极接触区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P+控制极接触区；
S1043、光刻阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的阴极。
在本发明的一个实施例中，S105包括：
S1051、在Si衬底第二侧淀积保护层；
S1052、光刻器件沟槽刻蚀图形，刻蚀Si衬底形成器件沟槽；
S1053、光刻N+控制极接触区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N+控制极接触区；
S1054、光刻阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的阳极。
在本发明的一个实施例中，S106之前还包括：
x1、对Si衬底第二侧进行减薄；
x2、利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区和SCR管的N+控制极和阳极。
在本发明的一个实施例中，S106包括：
S1061、利用CVD工艺，在TSV区的第一端面、TSV区的第二端面、P+控制极接触区、阴极、N+控制极接触区和阳极表面制备钨插塞；
S1062、淀积第一绝缘层，光刻金属互连线图形，利用电化学工艺制备金属互连线，金属互连线用于串行连接TSV区和SCR管。
S1063、淀积第二绝缘层，光刻金属凸点图形，利用电化学工艺淀积制备金属凸点。
在本发明的一个实施例中，金属互连线和金属凸点的材料为铜材料。
在本发明的一个实施例中，TSV区和隔离区的深度为300μm～400μm。
与现有技术相比，本发明具有以下有益效果：
1、本发明提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力；
2、本发明通过在TSV转接板上加工SCR管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的TSV转接板的SCR管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；
4、本发明提供的用于系统级封装的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于系统级封装的TSV转接板的制备方法流程示意图；
图2a-图2h为本发明实施例提供的另一种TSV转接板的制备方法流程图；
图3为本发明实施例提供的一种TSV转接板结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种用于系统级封装的TSV转接板的制备方法流程示意图，包括：
S101、选取Si衬底；
S102、刻蚀Si衬底分别形成TSV孔和隔离沟槽；
S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；
S104、在Si衬底第一侧制备SCR管的P+控制极接触区和阴极；
S105、在Si衬底第二侧制备SCR管的N+控制极接触区和阳极；
S106、制备金属互连线和金属凸点。
优选地，S102可以包括：
S1021、利用光刻工艺，在Si衬底第一侧形成TSV和隔离沟槽的刻蚀图形；
S1022、利用DRIE工艺，刻蚀Si衬底形成TSV和隔离沟槽；TSV和隔离沟槽的深度小于Si衬底的厚度。
优选地，S103可以包括：
S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；
S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；
S1033、利用光刻工艺形成隔离沟槽的填充图形；
S1034、利用CVD工艺，在隔离沟槽内填充SiO2形成隔离区；
S1035、利用光刻工艺形成TSV的填充图形；
S1036、利用CVD工艺，在TSV内填充多晶硅材料，并通入掺杂气体进行原位掺杂形成TSV区。
优选地，S104可以包括：
S1041、在Si衬底第一侧光刻P+控制极图形，采用离子注入工艺进行P+注入，去除光刻胶，在隔离区之间形成SCR管的P+控制极；
S1042、光刻P+控制极接触区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P+控制极接触区；
S1043、光刻阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的阴极。
优选地，S105可以包括：
S1051、在Si衬底第二侧淀积保护层；
S1052、光刻器件沟槽刻蚀图形，刻蚀Si衬底形成器件沟槽；
S1053、光刻N+控制极接触区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N+控制极接触区；
S1054、光刻阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的阳极。
具体地，S106之前还包括：
x1、对Si衬底第二侧进行减薄；
x2、利用CMP工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区和SCR管的N+控制极和阳极。
进一步地，S106包括：
S1061、利用CVD工艺，在TSV区的第一端面、TSV区的第二端面、P+控制极接触区、阴极、N+控制极接触区和阳极表面制备钨插塞；
S1062、淀积第一绝缘层，光刻金属互连线图形，利用电化学工艺制备金属互连线，金属互连线用于串行连接TSV区和SCR管。
S1063、淀积第二绝缘层，光刻金属凸点图形，利用电化学工艺淀积制备金属凸点。
优选地，金属互连线和金属凸点的材料为铜材料。
优选地，，TSV区和隔离区的深度为300μm～400μm。
本实施例提供的TSV转接板的制备方法，通过在TSV转接板上加工SCR管，增强了层叠封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板的SCR管周围设置有上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
本实施例在上述实施例的基础上，对本发明的TSV转接板的制备方法中具体参数举例描述如下。具体地，请参照图2a-图2h，图2a-图2h为本发明实施例提供的另一种TSV转接板的制备方法流程图，
S201、如图2a所示，选取Si衬底201；
优选地，Si衬底的掺杂类型为N型，掺杂浓度为1×1017cm-3，厚度为450μm～550μm；Si衬底的晶向可以是(100)、(110)或(111)。
S202、如图2b所示，利用刻蚀工艺在Si衬底上制备隔离沟槽202和TSV203，可以包括如下步骤：
S2021、在1050℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面生长一层800nm～1000nm的SiO2层；
S2022、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S2023、利用DRIE工艺刻蚀Si衬底，形成深度为300μm～400μm的TSV及隔离沟槽；
S2024、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
优选地，每两个隔离沟槽位于两个TSV之间。
S203、如图2c所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2031、在1050℃～1100℃的温度下，热氧化TSV及隔离沟槽的内壁形成厚度为200nm～300nm的氧化层；
S2032、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域；
S2033、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2034、在690℃～710℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代；
S2035、利用CMP工艺，对衬底表面进行平坦化。
S204、如图2d所示；利用CVD工艺，在Si衬底上淀积多晶硅材料对TSV进行填充，同时通入掺杂气体对多晶硅进行原位掺杂形成TSV区，具体可以包括如下步骤：
S2041、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV填充图形；
S2042、在600℃～620℃的温度下，利用CVD工艺淀积多晶硅材料对TSV进行填充，同时通入掺杂气体进行原位掺杂，并实现掺杂元素的原位激活，形成高掺杂的多晶硅填充。这样在对TSV填充时可以形成杂质分布均匀、且高掺杂浓度的导电材料填充，利于减小TSV的电阻。多晶硅掺杂浓度优选2×1021cm-3，掺杂杂质优选磷；
S2043、利用CMP工艺对衬底表面进行平坦化。
S205、如图2e所示；在Si衬底第一侧(即上表面)制备SCR管的P+控制极接触区204和阴极205，具体可以包括如下步骤：
S2051、在Si衬底第一侧光刻P+控制极图形，采用离子注入工艺进行P+注入，去除光刻胶，在隔离区之间形成SCR管的P+控制极；掺杂浓度优选1.0×1018cm-3，掺杂杂质优选硼；
S2052、光刻P+控制极接触区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P+控制极接触区；掺杂浓度优选1.0×1021cm-3，掺杂杂质优选硼；
S2053、光刻阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的阴极；掺杂浓度优选1.0×1020cm-3，掺杂杂质优选磷；
S2054、将衬底在950℃～1100℃温度下，退火15～120s，进行杂质激活。
S206、如图2f所示；在Si衬底第二侧(即下表面)制备SCR管的N+控制极接触区206和阳极207，具体可以包括如下步骤：
S2061、利用CVD工艺，在750℃温度下，在Si衬底第二侧淀积厚度为800nm～1000nm的SiO2层；利用PECVD工艺，在450℃温度下，在SiO2层表面淀积氮化硅Si3N4层；
S2062、光刻器件沟槽刻蚀图形，刻蚀Si衬底形成深度为120μm～170μm的器件沟槽；
S2064、光刻N+控制极接触区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N+控制极接触区；掺杂浓度优选1×1021cm-3，掺杂杂质优选磷；
S2065、光刻阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的阳极；掺杂浓度优选1.0×1019cm-3，掺杂杂质优选硼；
S2066、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S207、如图2g所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区和SCR管的N+控制极和阳极，具体可以包括如下步骤：
S2071、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2072、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2073、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区和SCR管的N+控制极和阳极；
S2074、利用加热机械的方法拆除临时键合的辅助圆片。
S208、如图2h所示；制备铜互连线208和铜凸点209，具体可以包括如下步骤：
S2081、利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺，在Si衬底表面淀积SiO2绝缘层；
S2082、利用光刻工艺，通过涂胶、光刻、显影等工艺完成接触孔图形；
S2083、利用CVD工艺，淀积Ti膜形成衬垫层，淀积TiN膜形成阻挡层，淀积钨形成钨插塞；
S2084、利用CMP工艺，对Si衬底表面进行平坦化。
S2085、淀积SiO2绝缘层，光刻铜互连图形，利用电化学工艺淀积铜，通过化学机械研磨的方法去除多余的铜，形成铜互连线；
S2086、淀积SiO2绝缘层，光刻铜凸点图形，利用电化学工艺淀积铜，通过化学机械研磨的方法去除多余的铜，刻蚀SiO2绝缘层形成铜凸点。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
本实施例提供的用于系统级封装的防静电装置的制备方法，采用SCR管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围。
实施例三
请参照图3，图3为本发明实施例提供的一种TSV转接板结构示意图；本实施例在上述实施例的基础上对TSV转接板的结构进行详细描述，其中该TSV转接板利用上述如图2a-图2h所示的制备工艺制成。具体地，TSV转接板包括：
Si衬底301；
器件区，设置于Si衬底301内，包括纵向结构的SCR管302和隔离区303，隔离区303设置于SCR管302两侧且上下贯通Si衬底301；
第一TSV区304和第二TSV区305，设置于Si衬底301内且位于器件区两侧且上下贯通Si衬底301；
互连线，设置于Si衬底301上用于串行连接第一TSV区304的第一端面、SCR管302和第二TSV区305的第二端面；
金属凸点306；设置于第一TSV区304的第二端面和第二TSV区305的第二端面上。
具体地，互连线包括第一互连线和第二互连线。
进一步地，SCR管302包括：P+控制极接触区、阴极、N+控制极接触区和阳极；其中，P+控制极接触区和阴极通过第一互连线连接第一TSV区304的第一端面，N+控制极接触区和阳极通过第二互连线连接第二TSV区305的第二端面。
具体地，TSV转接板还包括设置于Si衬底301上表面和下表面的绝缘层。
本实施例提供的防静电装置，结构简单，利用SCR管的维持电压低，能够承受很高的ESD电流，天然具有高的ESD鲁棒性特点，在转接板中设置SCR管，极大的提高了系统级封装时集成电路的抗静电能力。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种用于系统级封装的TSV转接板的制备方法，其特征在于，包括：
S101、选取Si衬底；
S102、刻蚀所述Si衬底分别形成TSV孔和隔离沟槽；
S103、填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；
S104、在所述Si衬底第一侧制备SCR管的P+控制极接触区和阴极；
S105、在所述Si衬底第二侧制备SCR管的N+控制极接触区和阳极；
S106、制备金属互连线和金属凸点。
2.根据权利要求1所述的制备方法，其特征在于，S102包括：
S1021、利用光刻工艺，在所述Si衬底的上表面形成所述TSV和所述隔离沟槽的刻蚀图形；
S1022、利用DRIE工艺，刻蚀所述Si衬底形成所述TSV和所述隔离沟槽；所述TSV和所述隔离沟槽的深度小于所述Si衬底的厚度。
3.根据权利要求1所述的制备方法，其特征在于，S103包括：
S1031、热氧化所述TSV和所述隔离沟槽以在所述TSV和所述隔离沟槽的内壁形成氧化层；
S1032、利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述TSV和所述隔离沟槽内壁的平整化；
S1033、利用光刻工艺形成所述隔离沟槽的填充图形；
S1034、利用CVD工艺，在所述隔离沟槽内填充SiO2形成所述隔离区；
S1035、利用光刻工艺形成所述TSV的填充图形；
S1036、利用CVD工艺，在所述TSV内填充多晶硅材料，并通入掺杂气体进行原位掺杂形成所述TSV区。
4.根据权利要求1所述的制备方法，其特征在于，S104包括：
S1041、在所述Si衬底第一侧光刻P+控制极图形，采用离子注入工艺进行P+注入，去除光刻胶，在所述隔离区之间形成所述SCR管的P+控制极；
S1042、光刻P+控制极接触区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P+控制极接触区；
S1043、光刻阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成所述SCR管的阴极。
5.根据权利要求1所述的制备方法，其特征在于，S105包括：
S1051、在所述Si衬底第二侧淀积保护层；
S1052、光刻器件沟槽刻蚀图形，刻蚀所述Si衬底形成所述器件沟槽；
S1053、光刻N+控制极接触区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N+控制极接触区；
S1054、光刻阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成所述SCR管的阳极。
6.根据权利要求1所述的制备方法，其特征在于，S106之前还包括：
x1、对所述Si衬底第二侧进行减薄；
x2、利用CMP工艺，对所述Si衬底的下表面进行平整化处理，直到露出所述TSV区和所述SCR管的N+控制极和阳极。
7.根据权利要求6所述的制备方法，其特征在于，S106包括：
S1061、利用CVD工艺，在所述TSV区的第一端面、所述TSV区的第二端面、所述P+控制极接触区、所述阴极、所述N+控制极接触区和所述阳极表面制备钨插塞；
S1062、淀积第一绝缘层，光刻金属互连线图形，利用电化学工艺制备所述金属互连线，所述金属互连线用于串行连接所述TSV区和所述SCR管。
S1063、淀积第二绝缘层，光刻金属凸点图形，利用电化学工艺淀积制备所述金属凸点。
8.根据权利要求1所述的制备方法，其特征在于，所述金属互连线和金属凸点的材料为铜材料。
9.根据权利要求1所述的制备方法，其特征在于，所述TSV区和所述隔离区的深度为300μm～400μm。
10.一种用于系统级封装的TSV转接板，其特征在于，所述TSV转接板由权利要求1～9任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351142.2A CN107946241B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的tsv转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711351142.2A CN107946241B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的tsv转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107946241A true CN107946241A (zh) | 2018-04-20 |
| CN107946241B CN107946241B (zh) | 2021-01-12 |
Family
ID=61944364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711351142.2A Active CN107946241B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的tsv转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107946241B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US20110068387A1 (en) * | 2009-09-23 | 2011-03-24 | Denso Corporation | Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same |
| US20120329277A1 (en) * | 2009-03-05 | 2012-12-27 | International Business Machines Corporation | Two-sided semiconductor structure |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| US20140015052A1 (en) * | 2012-07-13 | 2014-01-16 | Stmicroelectronics Sa | ON-SOI integrated circuit comprising a thyristor (SCR) for protection against electrostatic discharges |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN106170853A (zh) * | 2014-02-28 | 2016-11-30 | 勒丰德里有限公司 | 制造半导体器件的方法和半导体产品 |
| CN206022362U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 沟槽引出的集成型低压双向瞬时电压抑制器 |
| CN106876369A (zh) * | 2017-03-01 | 2017-06-20 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
-
2017
- 2017-12-15 CN CN201711351142.2A patent/CN107946241B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| US20120329277A1 (en) * | 2009-03-05 | 2012-12-27 | International Business Machines Corporation | Two-sided semiconductor structure |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US20110068387A1 (en) * | 2009-09-23 | 2011-03-24 | Denso Corporation | Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| US20140015052A1 (en) * | 2012-07-13 | 2014-01-16 | Stmicroelectronics Sa | ON-SOI integrated circuit comprising a thyristor (SCR) for protection against electrostatic discharges |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN106170853A (zh) * | 2014-02-28 | 2016-11-30 | 勒丰德里有限公司 | 制造半导体器件的方法和半导体产品 |
| CN206022362U (zh) * | 2016-08-27 | 2017-03-15 | 上海长园维安微电子有限公司 | 沟槽引出的集成型低压双向瞬时电压抑制器 |
| CN106876369A (zh) * | 2017-03-01 | 2017-06-20 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107946241B (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960B (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN108010853A (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN208256663U (zh) | 用于系统级封装的tsv转接板 | |
| CN108122889A (zh) | 基于横向二极管的tsv转接板 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN207753013U (zh) | 用于系统级封装的防静电装置 | |
| CN108054134A (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN208385399U (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208385403U (zh) | 用于系统级封装的防静电装置 | |
| CN107946241A (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN107946240A (zh) | Tsv转接板及其制备方法 | |
| CN108091624A (zh) | 用于系统级封装的硅通孔转接板 | |
| CN208256667U (zh) | 用于系统级封装的防静电转接板 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 | |
| CN108054156A (zh) | 用于系统级封装的防静电装置 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 | |
| CN207753005U (zh) | 用于系统级封装的tsv转接板 | |
| CN207753012U (zh) | 用于系统级封装的防静电转接板 | |
| CN108054155A (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208507665U (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108109988B (zh) | 用于系统级封装的防静电装置 | |
| CN208570599U (zh) | 基于横向二极管的tsv转接板 | |
| CN108321117A (zh) | 基于mos管的tsv转接板及其制备方法 | |
| CN108063113A (zh) | 用于系统级封装的防静电装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201201 Address after: 314000 Floor 15 of Block B of Zhejiang Tsinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province Applicant after: INSTITUTE OF FLEXIBLE ELECTRONICS TECHNOLOGY OF THU, ZHEJIANG Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an Cresun Innovation Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |