CN106876369A - 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 - Google Patents
用于薄外延工艺静电放电保护的可控硅整流器及制备方法 Download PDFInfo
- Publication number
- CN106876369A CN106876369A CN201710116193.0A CN201710116193A CN106876369A CN 106876369 A CN106876369 A CN 106876369A CN 201710116193 A CN201710116193 A CN 201710116193A CN 106876369 A CN106876369 A CN 106876369A
- Authority
- CN
- China
- Prior art keywords
- well
- well region
- scr
- photoetching
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000000407 epitaxy Methods 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 26
- 239000010703 silicon Substances 0.000 title claims abstract description 26
- 230000004224 protection Effects 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 238000001259 photo etching Methods 0.000 claims description 35
- -1 Phosphonium ion Chemical class 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000013049 sediment Substances 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种用于薄外延工艺ESD保护的SCR器件及其制备方法，属于超大规模集成电路静电放电保护技术领域。该SCR器件包含一个P+硅衬底和一个P‑外延层，P‑外延层中形成相邻接的N阱区域、P阱区域和深N阱层，两个阱区域中分别有N+、P+重掺杂区和STI浅槽隔离区；深N阱层位于N阱区域和P阱区域的下方，与N阱、P阱区域相接触，有效阻止了P型硅衬底中重掺杂离子向P阱中扩散，解决P阱体电阻减小的问题；同时由于深N阱与P阱的反向击穿电压远小于N阱与P阱的反向击穿电压，因此可以有效降低SCR器件的触发电压，实现薄外延工艺中电路抗ESD性能的提升。
Description
技术领域
本发明属于超大规模集成电路静电放电（英文：Electro-Static discharge，简称：ESD）保护技术领域，涉及一种可应用于薄外延工艺中ESD保护的可控硅整流器（英文：Silicon Controlled Rectifier，简称：SCR）及其制备方法。
背景技术
随着半导体工艺的不断发展，推动了超大规模集成电路(英文：Very Large ScaleIntegrated circuit，简称：VLSI)的性能也在过去的几十年里提高了5个量级。目前的集成电路芯片己具备集成数以亿计的晶体管能力，但同时工艺尺寸的缩小也面临着很多障碍，最主要的就是可靠性问题、工艺波动问题以及功耗问题。而在可靠性问题方面静电放电/静电过应力(英文：Electrostatic Discharge/Electrical OverStress，简称：ESD/EOS)则是导致集成电路(英文：Integrated Circuit，简称：IC)失效的主要原因。统计表明有近30%~50%的芯片失效是ESD/EOS导致的。
随着电路集成规模的增加，电路抗单粒子闩锁（英文：Single Event Latchup，简称：SEL）问题变得更为严峻。在高掺杂浓度P+的P型硅单晶上外延一定厚度的P-低掺杂浓度的外延层，可以降低寄生NPN晶体管的横向电阻，从而抑制互补金属氧化物半导体（英文：complementary metal oxide semiconductor，简称：CMOS）集成电路中的寄生晶闸管效应，提高抗单粒子闩锁性能。
采用薄外延材料，可以有效提高电路的抗单粒子闩锁性能，但同时会造成衬底电阻的降低，使得栅极接地NMOS管(英文：gate-grounded NMOS，简称：GGNMOS)各个叉指触发不均匀，导致常规的ESD保护结构GGNMOS器件的ESD保护能力下降，因此薄外延材料上制备的芯片无法满足ESD指标要求。
可控硅整流器被认为是面积效率最高的ESD防护器件，具有极高的鲁棒性。典型的基础横向SCR是由一个寄生的PNP晶体管和一个寄生的NPN晶体管构成，N型阱中的N+注入和P+注入构成阳极，P型衬底中的N+注入和P+注入构成阴极；阳极的P+、Nwell和Pwell分别形成PNP晶体管的发射极、基极和集电极；Nwell、Pwell和阴极的N+分别形成NPN晶体管的集电极、基极和发射极。
当ESD事件来临时，N阱与P阱反偏，SCR处于高阻状态，N阱和P阱反偏PN结承受大部分电压，N阱与P阱间流通的电流极小约为此PN结的反向饱和电流，SCR处于关闭状态。若ESD持续放电，N阱与P阱间的电压继续增大，当反向电压大于PN结的雪崩击穿电压时，产生大量电子空穴对，电流增大使得P阱与N+的压降大于0.7V，NPN晶体管导通，电流通过N阱使得PNP晶体管发射结正向偏压大于0.7V，因此PNP晶体管也开始导通。NPN晶体管与PNP晶体管存在的正反馈机制保持着两个晶体管的导通状态，此时不需要那么大阳极-阴极电压来保持SCR的开启状态，所以电压开始下降，进入负阻区。
由此可知，SCR的开启电压与N阱、P阱的反向击穿电压有关，因此SCR的开启电压一般较大，甚至高于器件的栅氧击穿电压，因此会导致SCR在保护电路已被ESD打坏的情况下仍未开启。
发明内容
为了降低SCR的触发电压，本发明在典型的基础横向SCR器件制备过程中引入深N阱（英文：Deep NWell）结构。
本发明的目的在于实现一种用于薄外延工艺ESD保护的SCR及其制备方法。
本发明的SCR包括P型硅衬底、P-外延层、深N阱层、N阱区域、P阱区域、N+重掺杂区域、P+重掺杂区域、浅槽隔离（英文：shallow trench isolation，简称：STI）区域，其中深N阱层位于N阱区域和P阱区域的下方，且与N阱区域和P阱区域相接触。
可选的，P-外延层的厚度为大于第一厚度阈值且小于第二厚度阈值，其中第一厚度阈值小于4.0μm，第二厚度阈值大于3.0μm。
可选的，深N阱层的厚度大于第三厚度阈值且小于第四厚度阈值，其中第三厚度阈值小于1.5μm，第四厚度阈值大于1.0μm。
可选的，深N阱层的掺杂浓度大于N阱区域的掺杂浓度。
可选的，N+重掺杂区域的掺杂浓度大于N阱区域的掺杂浓度。
可选的，P+重掺杂区域的掺杂浓度大于P阱区域的掺杂浓度。
本发明的SCR有效阻止了P型硅衬底中重掺杂离子向P阱区域中扩散，解决P阱体电阻减小的问题；同时由于深N阱与P阱的反向击穿电压远小于N阱与P阱的反向击穿电压，因此可以有效降低SCR器件的触发电压，实现薄外延工艺中电路抗ESD性能的提升。
本发明的SCR的制备方法包括：
（1）通过高能量离子注入机向P型外延材料片的P-外延层注入磷离子，退火形成深N阱层，其中，P型外延材料片包括位于底层的P型硅衬底和位于P型硅衬底上一层的P-外延层；
（2）在P-外延层上进行一次氧化，形成薄氧化缓冲层，在薄氧化缓冲层4上淀积氮化硅，形成硬掩模层；
（3）在形成的硬掩模层的表面涂覆光刻胶，进行有源区光刻，刻蚀氮化硅、氧化硅和P-外延层的硅衬底，完成STI，形成有源区；
（4）去除剩余的光刻胶，通过高密度等离子体（英文：High Density Plasm，简称：HDP）淀积填充STI形成的槽，利用化学机械抛光（英文：Chemical Mechanical Polishing，简称：CMP）平坦化去除氮化硅形成的硬掩模层和薄氧化缓冲层，形成STI区域；
（5）再继续在步骤（4）得到的结构的表面涂覆光刻胶，进行P阱区光刻，对光刻后形成的P阱区注入硼离子，形成P阱区域；
（6）去除步骤（5）得到的结构上的剩余的光刻胶，在去除剩余的光刻胶的结构表面重新涂覆光刻胶，进行N阱区光刻，对光刻后形成的N阱区注入磷离子，形成N阱区域；
（7）去除步骤（6）得到的结构上的剩余的光刻胶，在去除剩余的光刻胶的结构表面重新涂覆光刻胶，进行P+重掺杂区光刻，对光刻后形成的P+重掺杂区注入硼离子，形成P+重掺杂区域；
（8）去除步骤（7）得到的结构上的剩余光刻胶，在去除剩余光刻胶的表面重新涂覆光刻胶，进行N+区光刻，对光刻后形成的N+重掺杂区注入磷离子，形成N+重掺杂区域；
（9）去除步骤（8）得到的结构上的剩余光刻胶，在去除剩余光刻胶的表面重新涂覆光刻胶，进行P+重掺杂区光刻以及N+重掺杂区光刻，淀积金属，利用化学机械抛光平坦化，去除表面金属，去除剩余光刻胶，完成金属电极区的制备。
本发明可以达到的有益效果至少包括：本发明的用于薄外延工艺ESD保护的SCR器件制备方法可以与薄外延工艺兼容，在基于P-/P+外延衬底材料上制备SCR器件，用于电路的ESD保护结构，通过引入深N阱层次降低SCR器件的触发电压，提升薄外延工艺电路抗ESD性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1为本发明提出的用于薄外延工艺ESD保护的SCR器件的示意图；
图2至图10为本发明的用于薄外延工艺ESD保护的SCR器件的制备方法的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
如图1所示，本发明的SCR包括P型硅衬底1、P-外延层2、深N阱层3、N阱区域4、P阱区域5、N+重掺杂区域6、P+重掺杂区域7、STI区域8，其中深N阱层3位于N阱区域4和P阱区域5的下方，且与N阱、P阱区域相接触。
一般的，P型硅衬底1位于最底层，P-外延层2位于P型硅衬底1的上一层，深N阱层3位于P-外延层2中，N阱区域4和P阱区域5位于同一层，且N阱区域4和P阱区域5形成的层位于深N阱层3的上一层，且N阱区域4和P阱区域5也均位于P-外延层2中。N+重掺杂区域6和P+重掺杂区域7间隔地位于N阱区域4和P阱区域5形成的层的上一层，且相邻的N+重掺杂区域6和P+重掺杂区域7之间为STI区域8。
可选的，N+重掺杂区域6和P+重掺杂区域7的厚度相同。每个STI区域8的厚度大于N+重掺杂区域6或P+重掺杂区域7的厚度，且每个STI区域8的底部容置于N阱区域4或P阱区域5内。可选的，N+重掺杂区域6和P+重掺杂区域7的顶层齐平，每个STI区域8的顶层与N+重掺杂区域6或P+重掺杂区域7的顶层齐平。
可选的，P-外延层2的厚度为大于第一厚度阈值且小于第二厚度阈值，其中第一厚度阈值小于4.0μm，第二厚度阈值大于3.0μm。
可选的，深N阱层3的厚度大于第三厚度阈值且小于第四厚度阈值，其中第三厚度阈值小于1.5μm，第四厚度阈值大于1.0μm。
可选的，深N阱层3的掺杂浓度大于N阱区域4的掺杂浓度。
可选的，N+重掺杂区域6的掺杂浓度大于N阱区域4的掺杂浓度。
可选的，P+重掺杂区域7的掺杂浓度大于P阱区域5的掺杂浓度。
综上所述，本发明实施例提供的用于薄外延工艺ESD保护的SCR，通过在原有的SCR中的P-外延层和N阱区域及P阱区域形成的层结构之间设置了深N阱层结构，使得P型硅衬底中重掺杂离子向P阱区域中扩散，解决P阱体电阻减小的问题；同时由于深N阱与P阱的反向击穿电压远小于N阱与P阱的反向击穿电压，因此可以有效降低SCR器件的触发电压，实现薄外延工艺中电路抗ESD性能的提升。
另外，本发明提供的SCR可以有效降低SCR的触发电压，替代GGNMOS器件作为ESD保护结构，避免了薄外延工艺中GGNMOS器件触发不均匀的问题，同时与现有薄外延工艺相兼容，以最小成本提升电路的抗ESD性能。
下面分步说明本发明的用于薄外延工艺ESD保护的SCR的制备方法，可以包括以下步骤。
（1）通过高能量离子注入机向P型外延材料片的P-外延层2内注入磷离子，退火形成深N阱层3，其中，P型外延材料片包括位于底层的P型硅衬底1和位于P型硅衬底1上一层的P-外延层2，如图2所示；
由上述步骤可知，深N阱层3位于P-外延层2中。
（2）在P-外延层2上进行一次氧化，形成薄氧化缓冲层9，再在薄氧化缓冲层9上淀积氮化硅，形成硬掩模层10，如图3所示；
（3）在形成的硬掩模层10的表面涂覆光刻胶11，进行有源区光刻，刻蚀氮化硅、氧化硅和硅衬底，完成STI，形成有源区，如图4所示；
（4）去除剩余的光刻胶，通过高密度等离子体淀积填充STI形成的槽，利用化学机械抛光平坦化去除氮化硅的硬掩模层10和薄氧化缓冲层9，形成STI区域（又称STI层）8，如图5所示；
（5）再继续在步骤（4）得到的结构的表面涂覆光刻胶11，进行P阱区光刻，对光刻后的P阱区注入硼离子，形成P阱区域5，如图6所示；
由上述步骤可知，P阱区域5位于P-外延层2中。
（6）去除步骤（5）得到的结构上的剩余光刻胶11，在去除剩余光刻胶11的表面重新涂覆光刻胶11，进行N阱区光刻，对光刻后形成的N阱区注入磷离子，形成N阱区域4，如图7所示；
由上述步骤可知，N阱区域4位于P-外延层2中。
（7）去除步骤（6）得到的结构上的剩余光刻胶11，在去除剩余光刻胶11的表面重新涂覆光刻胶11，进行P+重掺杂区光刻，对光刻后形成的P+重掺杂区注入硼离子，形成P+重掺杂区域7，如图8所示；
（8）去除步骤（7）得到的结构上的剩余光刻胶11，在去除剩余光刻胶11的表面重新涂覆光刻胶11，进行N+重掺杂区光刻，对光刻后形成的N+重掺杂区注入磷离子，形成N+重掺杂区域6，如图9所示；
（9）去除步骤（8）得到的结构上的剩余光刻胶11，在去除剩余光刻胶11的表面重新涂覆光刻胶11，进行P+重掺杂区光刻以及N+重掺杂区光刻，淀积金属，利用化学机械抛光平坦化，去除表面金属，去除剩余光刻胶，完成金属电极区12的制备，如图10所示。
本申请可以不限定上述步骤（5）和步骤（6）的先后执行顺序，比如上述实施例中可以先执行步骤（5），再执行步骤（6）。在实际实现时，还可以先执行步骤（6），再执行步骤（5）。
类似的，在实际实现时，可以不限定上述步骤（7）和步骤（8）的先后执行顺序，比如可以先执行步骤（7），再执行步骤（8），还可以先执行步骤（8），再执行步骤（7），甚至可以同时执行步骤（7）和步骤（8）。
综上所述，本发明实施例提供的用于薄外延工艺ESD保护的SCR的制备方法，通过在原有的SCR制备工序中增加了在向P型外延材料片的P-外延层2内注入磷离子，退火形成深N阱层的步骤，使得P型硅衬底中重掺杂离子向P阱区域中扩散，解决P阱体电阻减小的问题；同时由于深N阱与P阱的反向击穿电压远小于N阱与P阱的反向击穿电压，因此可以有效降低SCR器件的触发电压，实现薄外延工艺中电路抗ESD性能的提升。
另外，本发明实施例提供的用于薄外延工艺ESD保护的SCR器件制备方法可以与薄外延工艺兼容，在基于P-/P+外延衬底材料上制备SCR器件，用于电路的ESD保护结构，通过引入深N阱层次降低SCR器件的触发电压，提升薄外延工艺电路抗ESD性能。
本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (7)
1.一种用于薄外延工艺静电放电ESD保护的可控硅整流器SCR，所述SCR包括P型硅衬底、P-外延层、深N阱层、N阱区域、P阱区域、N+重掺杂区域、P+重掺杂区域、浅槽隔离STI区域，其特征在于，所述深N阱层位于所述N阱区域和所述P阱区域的下方，且与所述N阱区域和P阱区域相接。
2.如权利要求1所述的用于薄外延工艺ESD保护的SCR，其特征在于，所述P-外延层的厚度为大于第一厚度阈值且小于第二厚度阈值，所述第一厚度阈值小于4.0μm，所述第二厚度阈值大于3.0μm。
3.如权利要求1所述的用于薄外延工艺ESD保护的SCR，其特征在于，所述深N阱层的厚度大于第三厚度阈值且小于第四厚度阈值，所述第三厚度阈值小于1.5μm，所述第四厚度阈值大于1.0μm。
4.如权利要求1所述的用于薄外延工艺ESD保护的SCR，其特征在于，所述深N阱层的掺杂浓度大于所述N阱区域的掺杂浓度。
5.如权利要求1所述的用于薄外延工艺ESD保护的SCR，其特征在于，所述N+重掺杂区域的掺杂浓度大于所述N阱区域的掺杂浓度。
6.如权利要求1所述的用于薄外延工艺ESD保护的SCR，其特征在于，所述P+重掺杂区域的掺杂浓度大于所述P阱区域的掺杂浓度。
7.一种如权利要求1所述的用于薄外延工艺ESD保护的SCR的制备方法，其特征在于，所述制备方法包括：
通过高能量离子注入机向P型外延材料片的P-外延层注入磷离子，退火形成深N阱层，其中，所述P型外延材料片包括位于底层的P型硅衬底和位于所述P型硅衬底上一层的所述P-外延层；
在所述P-外延层上进行一次氧化，形成薄氧化缓冲层，在所述薄氧化缓冲层上淀积氮化硅，形成硬掩模层；
在形成的所述硬掩模层的表面涂覆光刻胶，进行有源区光刻，刻蚀所述氮化硅、所述氧化硅和所述P-外延层的硅衬底，完成STI，形成有源区；
去除剩余的光刻胶，通过高密度等离子体淀积填充STI形成的槽，利用化学机械抛光平坦化去除所述硬掩模层和所述薄氧化缓冲层，形成STI区域；
在得到的结构表面涂覆光刻胶，进行P阱区光刻，对光刻后形成的P阱区注入硼离子，形成P阱区域；
去除剩余的光刻胶，表面重新涂覆光刻胶，进行N阱区光刻，对光刻后形成的N阱区注入磷离子，形成N阱区域；
去除剩余的光刻胶，表面重新涂覆光刻胶，进行P+区光刻，对光刻后形成的P+重掺杂区注入硼离子，形成P+重掺杂区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行N+区光刻，对光刻后形成的N+重掺杂区注入磷离子，形成N+重掺杂区域；
去除剩余光刻胶，表面重新涂覆光刻胶，进行P+重掺杂区光刻以及N+重掺杂区光刻，淀积金属，利用化学机械抛光平坦化，去除表面金属，去除剩余光刻胶，完成金属电极区的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710116193.0A CN106876369A (zh) | 2017-03-01 | 2017-03-01 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710116193.0A CN106876369A (zh) | 2017-03-01 | 2017-03-01 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876369A true CN106876369A (zh) | 2017-06-20 |
Family
ID=59168792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710116193.0A Pending CN106876369A (zh) | 2017-03-01 | 2017-03-01 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876369A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158738A (zh) * | 2015-05-15 | 2016-11-23 | 美国亚德诺半导体公司 | 用于增强沟槽隔离集成电路中的带宽的装置和方法 |
| CN107946241A (zh) * | 2017-12-15 | 2018-04-20 | 西安科锐盛创新科技有限公司 | 用于系统级封装的tsv转接板及其制备方法 |
| CN107946300A (zh) * | 2017-12-15 | 2018-04-20 | 西安科锐盛创新科技有限公司 | 用于系统级封装的硅通孔转接板 |
| CN108054134A (zh) * | 2017-12-15 | 2018-05-18 | 西安科锐盛创新科技有限公司 | 用于系统级封装的tsv转接板及其制备方法 |
| CN108063129A (zh) * | 2017-12-15 | 2018-05-22 | 西安科锐盛创新科技有限公司 | 用于系统级封装的防静电转接板 |
| CN108063113A (zh) * | 2017-12-15 | 2018-05-22 | 西安科锐盛创新科技有限公司 | 用于系统级封装的防静电装置及其制备方法 |
| CN108321154A (zh) * | 2017-12-15 | 2018-07-24 | 西安科技大学 | 基于scr管的tsv转接板及其制备方法 |
| CN109616509A (zh) * | 2018-08-30 | 2019-04-12 | 晶焱科技股份有限公司 | 双向式硅控整流器 |
| CN109698234A (zh) * | 2017-10-23 | 2019-04-30 | 株洲中车时代电气股份有限公司 | 晶闸管及其制造方法 |
| CN111430306A (zh) * | 2020-03-31 | 2020-07-17 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺esd保护的ggnmos器件制备工艺及ggnmos器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017819A (zh) * | 2007-03-05 | 2007-08-15 | 浙江大学 | 一种利用多晶硅构建esd泄放通道的防护电路 |
| CN102244076A (zh) * | 2011-07-27 | 2011-11-16 | 浙江大学 | 一种用于射频集成电路的静电放电防护器件 |
| CN102315249A (zh) * | 2011-10-15 | 2012-01-11 | 中国电子科技集团公司第五十八研究所 | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 |
| CN202384340U (zh) * | 2011-10-27 | 2012-08-15 | 中国科学院微电子研究所 | 静电放电保护用可控硅结构 |
| CN102956632A (zh) * | 2011-08-31 | 2013-03-06 | 北京中电华大电子设计有限责任公司 | 一种低寄生电容的双向scr静电放电保护结构 |
| CN103632711A (zh) * | 2012-07-27 | 2014-03-12 | 飞思卡尔半导体公司 | 半导体器件的单粒子闭锁预防技术 |
-
2017
- 2017-03-01 CN CN201710116193.0A patent/CN106876369A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101017819A (zh) * | 2007-03-05 | 2007-08-15 | 浙江大学 | 一种利用多晶硅构建esd泄放通道的防护电路 |
| CN102244076A (zh) * | 2011-07-27 | 2011-11-16 | 浙江大学 | 一种用于射频集成电路的静电放电防护器件 |
| CN102956632A (zh) * | 2011-08-31 | 2013-03-06 | 北京中电华大电子设计有限责任公司 | 一种低寄生电容的双向scr静电放电保护结构 |
| CN102315249A (zh) * | 2011-10-15 | 2012-01-11 | 中国电子科技集团公司第五十八研究所 | 薄外延片上抗辐射eeprom芯片的抗esd器件结构 |
| CN202384340U (zh) * | 2011-10-27 | 2012-08-15 | 中国科学院微电子研究所 | 静电放电保护用可控硅结构 |
| CN103632711A (zh) * | 2012-07-27 | 2014-03-12 | 飞思卡尔半导体公司 | 半导体器件的单粒子闭锁预防技术 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158738A (zh) * | 2015-05-15 | 2016-11-23 | 美国亚德诺半导体公司 | 用于增强沟槽隔离集成电路中的带宽的装置和方法 |
| CN106158738B (zh) * | 2015-05-15 | 2019-05-10 | 美国亚德诺半导体公司 | 用于增强沟槽隔离集成电路中的带宽的装置和方法 |
| CN109698234B (zh) * | 2017-10-23 | 2021-05-11 | 株洲中车时代半导体有限公司 | 晶闸管及其制造方法 |
| CN109698234A (zh) * | 2017-10-23 | 2019-04-30 | 株洲中车时代电气股份有限公司 | 晶闸管及其制造方法 |
| CN108063129A (zh) * | 2017-12-15 | 2018-05-22 | 西安科锐盛创新科技有限公司 | 用于系统级封装的防静电转接板 |
| CN108063113B (zh) * | 2017-12-15 | 2021-01-12 | 浙江清华柔性电子技术研究院 | 用于系统级封装的防静电装置及其制备方法 |
| CN108321154A (zh) * | 2017-12-15 | 2018-07-24 | 西安科技大学 | 基于scr管的tsv转接板及其制备方法 |
| CN108054134B (zh) * | 2017-12-15 | 2021-07-20 | 西安科锐盛创新科技有限公司 | 用于系统级封装的tsv转接板及其制备方法 |
| CN108054134A (zh) * | 2017-12-15 | 2018-05-18 | 西安科锐盛创新科技有限公司 | 用于系统级封装的tsv转接板及其制备方法 |
| CN107946300A (zh) * | 2017-12-15 | 2018-04-20 | 西安科锐盛创新科技有限公司 | 用于系统级封装的硅通孔转接板 |
| CN107946241A (zh) * | 2017-12-15 | 2018-04-20 | 西安科锐盛创新科技有限公司 | 用于系统级封装的tsv转接板及其制备方法 |
| CN108063113A (zh) * | 2017-12-15 | 2018-05-22 | 西安科锐盛创新科技有限公司 | 用于系统级封装的防静电装置及其制备方法 |
| CN107946241B (zh) * | 2017-12-15 | 2021-01-12 | 浙江清华柔性电子技术研究院 | 用于系统级封装的tsv转接板及其制备方法 |
| CN108063129B (zh) * | 2017-12-15 | 2021-01-12 | 浙江清华柔性电子技术研究院 | 用于系统级封装的防静电转接板 |
| CN107946300B (zh) * | 2017-12-15 | 2021-01-12 | 浙江清华柔性电子技术研究院 | 用于系统级封装的硅通孔转接板 |
| CN109616509A (zh) * | 2018-08-30 | 2019-04-12 | 晶焱科技股份有限公司 | 双向式硅控整流器 |
| CN109616509B (zh) * | 2018-08-30 | 2022-04-01 | 晶焱科技股份有限公司 | 双向式硅控整流器 |
| CN111430306A (zh) * | 2020-03-31 | 2020-07-17 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺esd保护的ggnmos器件制备工艺及ggnmos器件 |
| CN111430306B (zh) * | 2020-03-31 | 2022-08-12 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺esd保护的ggnmos器件制备工艺及ggnmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876369A (zh) | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 | |
| US9576945B2 (en) | Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection | |
| US8350355B2 (en) | Electrostatic discharge devices | |
| US8692289B2 (en) | Fast turn on silicon controlled rectifiers for ESD protection | |
| US8299533B2 (en) | Vertical NPNP structure in a triple well CMOS process | |
| US10037986B2 (en) | ESD protection structure and method of fabrication thereof | |
| US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
| JP2012104834A (ja) | 高電圧バイポーラベースｅｓｄ保護構造 | |
| US8013393B2 (en) | Electrostatic discharge protection devices | |
| TW201019422A (en) | Semiconductor device and method for manufacturing the same | |
| US20110309409A1 (en) | Semiconductor device | |
| CN109742070B (zh) | 一种fdsoi可控硅静电保护器件 | |
| CN113764403A (zh) | 阻容耦合快速开启的可控硅静电防护器件及其制作方法 | |
| US9343555B2 (en) | Methods and apparatus for ESD structures | |
| US9343556B2 (en) | Methods and apparatus for ESD protection circuits | |
| CN107393915B (zh) | 瞬态电压抑制器及其制造方法 | |
| JP2009135493A (ja) | 静電気放電保護素子及びその製造方法 | |
| CN115274841A (zh) | 可调高维持电压、低触发电压的硅控整流器结构 | |
| CN111430306B (zh) | 用于薄外延工艺esd保护的ggnmos器件制备工艺及ggnmos器件 | |
| US9431356B2 (en) | Semiconductor device and method of forming the same | |
| US20210249403A1 (en) | Transient Voltage Suppression Device and Manufacturing Method Therefor | |
| Wu et al. | Single event transient analysis of isolation problems for the high side devices in a 0.18 μm BCD Process | |
| KR101522530B1 (ko) | 정전기 방전 보호 소자 및 그 제조 방법 | |
| US6445040B1 (en) | Lateral bipolar type input/output protection device | |
| CN118538724A (zh) | 可控硅静电防护器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |