CN108063129A - 用于系统级封装的防静电转接板 - Google Patents
用于系统级封装的防静电转接板 Download PDFInfo
- Publication number
- CN108063129A CN108063129A CN201711352108.7A CN201711352108A CN108063129A CN 108063129 A CN108063129 A CN 108063129A CN 201711352108 A CN201711352108 A CN 201711352108A CN 108063129 A CN108063129 A CN 108063129A
- Authority
- CN
- China
- Prior art keywords
- substrates
- tsv
- tsv areas
- antistatic
- interconnection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000010949 copper Substances 0.000 claims abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052802 copper Inorganic materials 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 22
- 238000012856 packing Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 10
- 238000005538 encapsulation Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 42
- 239000010410 layer Substances 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 22
- 238000001259 photo etching Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 18
- 238000005468 ion implantation Methods 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 230000004224 protection Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000011049 filling Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000969106 Megalaima haemacephala Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种用于系统级封装的防静电转接板，包括：Si衬底(101)；器件区(102)，设置于所述Si衬底(101)内，包括SCR管(1021)和隔离区(1022)，所述隔离区(1022)上下贯通所述Si衬底(101)以在所述Si衬底(101)内对所述SCR管(1021)进行隔离；TSV区，包括第一TSV区(1031)和第二TSV区(1032)，设置于所述器件区(102)的两侧，所述TSV区内的填充材料为铜；第一绝缘层(104)，设置于所述Si衬底(101)的上表面；第二绝缘层(105)，设置于所述Si衬底(101)的下表面；互连线(106)，设置于所述第一绝缘层(104)内，用于连接所述TSV区的第一端面和所述SCR管(1021)。本发明通过在硅通孔转接板上设置SCR管，解决了集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。
Description
技术领域
本发明属半导体集成电路技术领域，特别涉及一种用于系统级封装的防静电转接板。
背景技术
一方面，随着智能电源工艺和大功率半导体器件的快速发展，电子产品日益小型化、便携化，并推动功率电子器件的应用领域不断扩大。据调查，在导致功率电子器件及其集成电路(Integrated Circuit，简称IC)功能失效的多种因素中，静电放电(Electro-Static Discharge,简称ESD)是器件及其IC失效的主要因素，这是因为器件或产品在制造、封装、测试及使用过程中均可能产生静电，当人们在不知情况的条件下，使这些物体相互接触，形成放电通路，从而导致产品功能失效，或永久性毁坏。由此可知，ESD保护问题一直是集成电路设计领域的重要课题之一。随着集成电路规模的不断增加，ESD保护设计的难度也在不断增大
另一方面，由于半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维(3D)封装技术的优势不言而喻。硅通孔(Through-Silicon Via，简称TSV)技术是3D集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现这种3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的芯片，成为了目前电子封装技术中最引人注目的一种技术。
转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
发明内容
为了提高3D集成电路的抗静电能力，本发明提供了一种用于系统级封装的防静电转接板；本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种用于系统级封装的防静电转接板，包括：
Si衬底101；
器件区102，设置于Si衬底101内，包括晶闸管又叫可控硅(SiliconControlledRectifier,SCR)1021和隔离区1022，隔离区1022上下贯通Si衬底101以在Si衬底101内对SCR管1021进行隔离；
TSV区，包括第一TSV区1和第二TSV区2，设置于器件区102的两侧，TSV区内的填充材料为铜；
第一绝缘层104，设置于Si衬底101的上表面；
第二绝缘层105，设置于Si衬底101的下表面；
互连线106，设置于第一绝缘层104内，用于连接TSV区的第一端面和SCR管1021。
在本发明的一个实施例中，SCR管包括：N阱区和P阱区；其中，N阱区包括N阱接触区和阳极；P阱区包括阴极和P阱接触区。
在本发明的一个实施例中，互连线106包括：第一互连线1061和第二互连线1062；其中，第一互连线1061用于连接第一TSV区1的第一端面、N阱接触区和阳极；第二互连线1062用于连接第二TSV区2的第一端面、阴极和P阱接触区。
在本发明的一个实施例中，N阱区的掺杂杂质为磷，掺杂浓度优选1×1017cm-3；P阱区的掺杂杂质为硼，掺杂浓度优选1×1018cm-3。
在本发明的一个实施例中，还包括铜凸点107，设置于第一TSV区1和第二TSV区2的第二端面上。
在本发明的一个实施例中，互连线106的材料为铜。
在本发明的一个实施例中，Si衬底101的掺杂类型为P型，掺杂浓度为1×1014cm-3，厚度为80～120μm。
在本发明的一个实施例中，隔离区和TSV区的深度为80～120μm。
与现有技术相比，本发明具有以下有益效果：
1、本发明通过在TSV转接板上加工ESD防护器件——SCR管形成系统级封装的防静电转接板，增强了层叠封装芯片的抗静电能力；
2、本发明通过在防静电转接板上设置SCR管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；
3、本发明提供的防静电转接板的SCR管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于系统级封装的防静电转接板结构示意图；
图2为本发明实施例提供的一种用于系统级封装的防静电转接板的制备方法流程示意图；
图3a-图3i为本发明实施例提供的另一种防静电转接板的制备方法流程图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种用于系统级封装的防静电转接板结构示意图，包括：
Si衬底101；
器件区102，设置于Si衬底101内，包括SCR管1021和隔离区1022，隔离区1022上下贯通Si衬底101以在Si衬底101内对SCR管1021进行隔离；
TSV区，包括第一TSV区1和第二TSV区2，设置于器件区102的两侧，TSV区内的填充材料为铜；
第一绝缘层104，设置于Si衬底101的上表面；
第二绝缘层105，设置于Si衬底101的下表面；
互连线106，设置于第一绝缘层104内，用于连接TSV区的第一端面和SCR管1021。
具体地，SCR管包括：N阱区和P阱区；其中，N阱区包括N阱接触区和阳极；P阱区包括阴极和P阱接触区。
进一步地，互连线106包括：第一互连线1061和第二互连线1062；其中，第一互连线1061用于连接第一TSV区1的第一端面、N阱接触区和阳极；第二互连线1062用于连接第二TSV区2的第一端面、阴极和P阱接触区。
优选地，N阱区的掺杂杂质为磷，掺杂浓度优选1×1017cm-3；P阱区的掺杂杂质为硼，掺杂浓度优选1×1018cm-3。
进一步地，还包括铜凸点107，设置于第一TSV区1和第二TSV区2的第二端面上。
优选地，互连线106的材料为铜。
优选地，Si衬底101的掺杂类型为P型，掺杂浓度为1×1014cm-3，厚度为80～120μm。
优选地，隔离区和TSV区的深度为80～120μm。
本实施例提供的防静电转接板通过在防静电转接板上设置ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供防静电转接板在SCR管周围设置上下贯通的隔离区，具有较小的漏电流和寄生电容。
实施例二
请参照图2，图2为本发明实施例提供的一种用于系统级封装的防静电转接板的制备方法流程示意图，本实施例在上述实施例的基础上，对本发明的防静电转接板的制备方法进行详细描述如下。具体地，包括如下步骤：
S101、选取衬底材料；
S102、在衬底材料内制备SCR管；
S103、刻蚀衬底材料在SCR管两侧形成隔离沟槽以形成器件区；
S104、刻蚀衬底材料在器件区两侧形成TSV；
S105、填充隔离沟槽和TSV形成隔离区和TSV区；
S106、制备TSV区的第一端面和SCR管的互连线；
S107、在TSV区的第二端面制备金属凸点。
优选地，S102可以包括：
S1021、在衬底材料内制备SCR管的N阱区和P阱区；
S1022、在N阱区和P阱区制备SCR管的N阱接触区、阴极、P阱接触区和阳极。
进一步地，S1021可以包括：
S10211、利用CVD工艺制备掩蔽层；
S10212、光刻N阱区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成N阱区；
S10213、光刻P阱区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成P阱区。
进一步地，S1022可以包括：
S10221、光刻N阱接触区和阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成N阱接触区和阴极；
S10222、光刻P阱接触区和阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成P阱接触区和阳极。
优选地，S105可以包括：
S1051、平整化TSV和隔离沟槽的内壁；
S1052、利用光刻工艺形成隔离沟槽的填充图形；
S1053、利用CVD工艺，在隔离沟槽内填充SiO2形成隔离区；
S1054、利用光刻工艺形成TSV的填充图形；
S1055、利用物理气相淀积方法制作粘附层和种子层；
S1056、通过电化学淀积的方法对TSV进行填充以形成TSV区。
优选地，S106可以包括：
S1061、利用CVD工艺，在衬底材料上表面形成衬垫层和阻挡层，在SCR管上形成钨插塞；
S1062、淀积绝缘层，光刻铜互连图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，形成TSV区的第一端面和SCR管的互连线。
具体地，S107之前还包括：
x1、利用辅助圆片作为衬底材料上表面的支撑件；对衬底材料下表面进行减薄；
x2、利用CMP工艺，对衬底材料的下表面进行平整化处理，直到露出TSV区的第二端面。
进一步地，S107可以包括：
S1071、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；
S1072、拆除辅助圆片。
优选地，衬底材料为Si衬底，厚度为150～250μ；TSV区和隔离区的深度为80～120μm。
本实施例提供的防静电转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广；利用SCR管的维持电压低，能够承受很高的ESD电流，天然具有高的ESD鲁棒性特点，在转接板中制备SCR管，极大的提高了系统级封装时集成电路的抗静电能力。
实施例三
本实施例在上述实施例的基础上，对本发明的防静电转接板的制备方法中具体参数举例描述如下。具体地，请参照图3a-图3i，图3a-图3i为本发明实施例提供的另一种防静电转接板的制备方法流程图。
S201、如图3a所示，选取Si衬底201；
优选地，Si衬底的掺杂类型为P型，掺杂浓度为1×1014cm-3，厚度为150～250μm。
S202、如图3b所示；利用离子注入工艺制备SCR管的N阱区202和P阱区203，具体可以包括如下步骤：
S2021、在1050℃～1100℃的温度下，利用热氧化工艺，在Si衬底表面形成SiO2缓冲层；
S2022、在700℃～800℃的温度下，利用低压化学气相沉积(Low PressureChemical Vapor Deposition，LPCVD)工艺，在Si衬底表面淀积Si3N4层；
S2023、光刻N阱区，采用带胶离子注入工艺进行磷注入，去除光刻胶，形成SCR管的N阱区，掺杂浓度优选1×1017cm-3；
S2024、将衬底在950℃温度下，退火2.5h，进行N阱的推进；
S2025、利用湿法刻蚀工艺，去除衬底表面的Si3N4层；
S2026、光刻P阱区，采用带胶离子注入工艺进行硼注入，去除光刻胶，形成SCR管的P阱区，掺杂浓度优选1×1018cm-3；
S2027、将衬底在950℃温度下，退火2.5h，进行P阱的推进。
S203、如图3c所示；制备SCR管的N阱接触区204、阴极205、P阱接触区206和阳极207，具体可以包括如下步骤：
S2031、光刻N阱接触区和阴极，采用带胶离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N阱接触区和N+阴极。掺杂浓度优选1.5×1020cm-3，掺杂杂质优选磷；
S2032、光刻P阱接触区和阴极，采用带胶离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P阱接触区和P+阳极。掺杂浓度优选1.5×1020cm-3，掺杂杂质优选硼；
S2033、将衬底在950～1100℃温度下，退火15～120s，进行杂质激活。
S204、如图3d所示，利用刻蚀工艺在Si衬底上制备TSV208及隔离沟槽209，可以包括如下步骤：
S2041、在1050℃～1100℃的温度下，利用热氧化工艺在Si衬底上表面生长一层800nm～1000nm的SiO2层；
S2042、利用光刻工艺，通过涂胶、光刻、显影等工艺完成TSV及隔离沟槽刻蚀图形；
S2043、利用深度反应离子刻蚀(Deep Reactive Ion Etching，简称DRIE)工艺刻蚀Si衬底，形成深度为80～120μm的TSV及隔离沟槽；
S2044、利用CMP工艺，去除Si衬底上的SiO2，对衬底表面进行平坦化。
优选地，两个隔离沟槽位于两个TSV之间。
S205、如图3e所示；利用CVD工艺，在Si衬底上淀积SiO2对隔离沟槽进行填充形成隔离区，具体可以包括如下步骤：
S2051、在1050℃～1100℃的温度下，热氧化TSV及隔离沟槽的内壁形成厚度为200nm～300nm的氧化层；
S2052、利用湿法刻蚀工艺，刻蚀TSV及隔离沟槽的内壁的氧化层以完成TSV及隔离沟槽内壁的平整化。以防止TSV及隔离沟槽侧壁的突起形成电场集中区域；
S2053、利用光刻工艺，通过涂胶、光刻、显影等工艺完成隔离沟槽填充图形；
S2054、在690℃～710℃的温度下，利用LPCVD工艺，淀积SiO2对隔离沟槽进行填充，形成隔离区；可以理解的是，该SiO2材料主要用于隔离，其可以由未掺杂多晶硅等其他材料替代；
S2055、利用CMP工艺，对衬底表面进行平坦化。
S206、如图3f所示；利用电镀铜工艺，淀积铜材料对TSV进行填充形成TSV区，具体可以包括如下步骤：
S2061、利用物理气相淀积方法在TSV制作粘附层和种子层，粘附层的材料为钛或钽，种子层的材料为铜；
S2062、通过电化学淀积的方法在TSV内填充铜材料；
S2063、利用CMP工艺，去除衬底表面多余的金属层。
S207、如图3g所示；利用电镀工艺在Si衬底上表面形成铜互连线210，具体可以包括如下步骤：
S2071、利用PECVD工艺，在衬底表面淀积SiO2层；
S2072、在SCR管的阳极和阴极，利用光刻工艺，通过涂胶、光刻、显影等步骤完成接触孔图形；
S2073、利用CVD工艺，在SCR管的N阱接触区204、阴极205、P阱接触区206和阳极207淀积Ti膜、TiN膜和钨以形成钨插塞207；
S2074、利用CMP工艺对衬底表面进行平坦化。
S2075、淀积SiO2绝缘层，光刻铜互连图形，利用电化学镀铜的方法淀积铜，通过化学机械研磨的方法去除多余的铜，形成TSV区的第一端与SCR管串接铜互连线；
S2076、利用CMP工艺对衬底表面进行平坦化。
进一步地，在制备铜互连线时，可利用金属互连线围绕成螺旋状而使其具有电感的特性以更好用于射频集成电路的静电防护。
S208、如图3h所示；利用化学机械抛光工艺对Si衬底进行减薄，漏出TSV区，具体可以包括如下步骤：
S2081、利用高分子材料作为中间层，将Si衬底上表面与辅助圆片键合，通过辅助圆片的支撑完成Si衬底的减薄；
S2082、利用机械磨削减薄工艺对Si衬底下表面进行减薄，直到减到略大于TSV区深度的厚度，优选大于TSV深度10μm；
S2083、利用CMP工艺对Si衬底下表面进行平整，直到露出TSV区；
S209、如图3i所示；在Si衬底下表面利用电镀铜的方法形成铜凸点211，具体可以包括如下步骤：
S2091、淀积SiO2绝缘层，在TSV区的第二端光刻铜凸点图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，刻蚀SiO2层，在TSV区的第二端形成铜凸点；
S2092、利用加热机械的方法拆除临时键合的辅助圆片。
本实施例提供的用于系统级封装的防静电转接板的制备方法，采用SCR管器件周边被SiO2绝缘层包围的工艺，可有效减小有源区与衬底间的寄生电容。本发明在考虑工艺可行性的基础上通过优化设置一定长度的TSV孔及利用给定范围的掺杂浓度，并且考虑器件的电流通过能力，减小了寄生电容和电阻，并利用TSV孔引入的电感对器件的寄生电容进行一定程度的调谐，在提高系统级封装抗ESD能力的同时扩大了ESD保护电路的工作范围
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。例如，本发明中提及的多个隔离区仅仅是依据本发明提供的器件结构截面图进行说明，其中，多个隔离区也可以是某一个整体中例如环状体的截面图显示的第一部分和第二部分，对于本发明所属技术领域的普通技术人员来说，不应局限于这些说明，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种用于系统级封装的防静电转接板，其特征在于，包括：
Si衬底(101)；
器件区(102)，设置于所述Si衬底(101)内，包括SCR管(1021)和隔离区(1022)，所述隔离区(1022)上下贯通所述Si衬底(101)以在所述Si衬底(101)内对所述SCR管(1021)进行隔离；
TSV区，包括第一TSV区(1031)和第二TSV区(1032)，设置于所述器件区(102)的两侧，所述TSV区内的填充材料为铜；
第一绝缘层(104)，设置于所述Si衬底(101)的上表面；
第二绝缘层(105)，设置于所述Si衬底(101)的下表面；
互连线(106)，设置于所述第一绝缘层(104)内，用于连接所述TSV区的第一端面和所述SCR管(1021)。
2.根据权利要求1所述的防静电转接板，其特征在于，所述SCR管包括：N阱区和P阱区；其中，所述N阱区包括N阱接触区和阳极；所述P阱区包括阴极和P阱接触区。
3.根据权利要求2所述的防静电转接板，其特征在于，所述互连线(106)包括：第一互连线(1061)和第二互连线(1062)；其中，所述第一互连线(1061)用于连接所述第一TSV区(1031)的第一端面、所述N阱接触区和所述阳极；所述第二互连线(1062)用于连接所述第二TSV区(1032)的第一端面、所述阴极和所述P阱接触区。
4.根据权利要求3所述的防静电转接板，其特征在于，所述N阱区的掺杂杂质为磷，掺杂浓度优选1×1017cm-3；所述P阱区的掺杂杂质为硼，掺杂浓度优选1×1018cm-3。
5.根据权利要求1所述的防静电转接板，其特征在于，还包括铜凸点(107)，设置于所述第一TSV区(1031)和所述第二TSV区(1032)的第二端面上。
6.根据权利要求1所述的防静电转接板，其特征在于，所述互连线(106)的材料为铜。
7.根据权利要求1所述的防静电转接板，其特征在于，所述Si衬底(101)的掺杂类型为P型，掺杂浓度为1×1014cm-3，厚度为80～120μm。
8.根据权利要求1所述的防静电转接板，其特征在于，所述隔离区和所述TSV区的深度为80～120μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352108.7A CN108063129B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的防静电转接板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711352108.7A CN108063129B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的防静电转接板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108063129A true CN108063129A (zh) | 2018-05-22 |
| CN108063129B CN108063129B (zh) | 2021-01-12 |
Family
ID=62139072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711352108.7A Active CN108063129B (zh) | 2017-12-15 | 2017-12-15 | 用于系统级封装的防静电转接板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063129B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US20110068387A1 (en) * | 2009-09-23 | 2011-03-24 | Denso Corporation | Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same |
| US20120329277A1 (en) * | 2009-03-05 | 2012-12-27 | International Business Machines Corporation | Two-sided semiconductor structure |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| US20140015052A1 (en) * | 2012-07-13 | 2014-01-16 | Stmicroelectronics Sa | ON-SOI integrated circuit comprising a thyristor (SCR) for protection against electrostatic discharges |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN106170853A (zh) * | 2014-02-28 | 2016-11-30 | 勒丰德里有限公司 | 制造半导体器件的方法和半导体产品 |
| CN106876369A (zh) * | 2017-03-01 | 2017-06-20 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
-
2017
- 2017-12-15 CN CN201711352108.7A patent/CN108063129B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200618248A (en) * | 2004-04-30 | 2006-06-01 | Wj Communications Inc | ESD protection structure with sige bjt devices |
| CN1841651A (zh) * | 2005-03-29 | 2006-10-04 | 三洋电机株式会社 | 半导体装置的制造方法 |
| US20120329277A1 (en) * | 2009-03-05 | 2012-12-27 | International Business Machines Corporation | Two-sided semiconductor structure |
| TW201036137A (en) * | 2009-03-20 | 2010-10-01 | Ind Tech Res Inst | ESD structure for 3D IC TSV device |
| US20110068387A1 (en) * | 2009-09-23 | 2011-03-24 | Denso Corporation | Semiconductor device including vertical transistor and horizontal transistor and method of manufacturing the same |
| US8441104B1 (en) * | 2011-11-16 | 2013-05-14 | Analog Devices, Inc. | Electrical overstress protection using through-silicon-via (TSV) |
| US20140015052A1 (en) * | 2012-07-13 | 2014-01-16 | Stmicroelectronics Sa | ON-SOI integrated circuit comprising a thyristor (SCR) for protection against electrostatic discharges |
| JP2014165358A (ja) * | 2013-02-26 | 2014-09-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN106170853A (zh) * | 2014-02-28 | 2016-11-30 | 勒丰德里有限公司 | 制造半导体器件的方法和半导体产品 |
| CN106876369A (zh) * | 2017-03-01 | 2017-06-20 | 中国电子科技集团公司第五十八研究所 | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108063129B (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108109960A (zh) | 用于系统级封装的硅通孔转接板及其制备方法 | |
| CN108010853A (zh) | 基于硅通孔的转接板及其制备方法 | |
| CN108122889A (zh) | 基于横向二极管的tsv转接板 | |
| CN208256668U (zh) | 用于系统级封装的防静电装置 | |
| CN108321154A (zh) | 基于scr管的tsv转接板及其制备方法 | |
| CN208256667U (zh) | 用于系统级封装的防静电转接板 | |
| CN208256663U (zh) | 用于系统级封装的tsv转接板 | |
| CN208385399U (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
| CN108063129A (zh) | 用于系统级封装的防静电转接板 | |
| CN108054134A (zh) | 用于系统级封装的tsv转接板及其制备方法 | |
| CN108054155A (zh) | 用于三维集成电路封装的硅通孔转接板 | |
| CN208385403U (zh) | 用于系统级封装的防静电装置 | |
| CN108122818A (zh) | 用于系统级封装的防静电装置及其制备方法 | |
| CN108321117A (zh) | 基于mos管的tsv转接板及其制备方法 | |
| CN207753005U (zh) | 用于系统级封装的tsv转接板 | |
| CN107946240A (zh) | Tsv转接板及其制备方法 | |
| CN208208751U (zh) | 用于系统级封装的硅通孔转接板 | |
| CN207753012U (zh) | 用于系统级封装的防静电转接板 | |
| CN207753013U (zh) | 用于系统级封装的防静电装置 | |
| CN108063114B (zh) | 基于横向二极管的tsv转接板及其制备方法 | |
| CN208570599U (zh) | 基于横向二极管的tsv转接板 | |
| CN108091624A (zh) | 用于系统级封装的硅通孔转接板 | |
| CN108109988B (zh) | 用于系统级封装的防静电装置 | |
| CN108063113B (zh) | 用于系统级封装的防静电装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201201 Address after: 314000 Floor 15 of Block B of Zhejiang Tsinghua Yangtze River Delta Research Institute, Nanhu District, Jiaxing City, Zhejiang Province Applicant after: INSTITUTE OF FLEXIBLE ELECTRONICS TECHNOLOGY OF THU, ZHEJIANG Address before: 710065 No. 86 Leading Times Square (Block B), No. 2, Building No. 1, Unit 22, Room 12202, No. 51, High-tech Road, Xi'an High-tech Zone, Shaanxi Province Applicant before: Xi'an Cresun Innovation Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |