CN109616509B - 双向式硅控整流器 - Google Patents

双向式硅控整流器 Download PDF

Info

Publication number
CN109616509B
CN109616509B CN201811168635.7A CN201811168635A CN109616509B CN 109616509 B CN109616509 B CN 109616509B CN 201811168635 A CN201811168635 A CN 201811168635A CN 109616509 B CN109616509 B CN 109616509B
Authority
CN
China
Prior art keywords
region
doped
lightly
lightly doped
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811168635.7A
Other languages
English (en)
Other versions
CN109616509A (zh
Inventor
陈致维
林昆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of CN109616509A publication Critical patent/CN109616509A/zh
Application granted granted Critical
Publication of CN109616509B publication Critical patent/CN109616509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种双向式硅控整流器，其包含一轻掺杂半导体结构、一第一轻掺杂区、一第二轻掺杂区、一第一掺杂井区、一第二掺杂井区、一第一重掺杂区、一第二重掺杂区、一第三重掺杂区与一第四重掺杂区。轻掺杂半导体结构、第一重掺杂区与第三重掺杂区属于第一导电型，第一轻掺杂区、第二轻掺杂区、第一掺杂井区、第二掺杂井区、第二重掺杂区与第四重掺杂区属于第二导电型。第一轻掺杂区的第一部分位于第一掺杂井区的下方，第二轻掺杂区的第二部分位于第二掺杂井区的下方。

Description

双向式硅控整流器
技术领域
本发明涉及一种双向式硅控整流器，且特别关于一种能降低接面电容的双向式硅控整流器。
背景技术
受到静电放电(ESD)的冲击而损伤，再加上一些电子产品，如笔记本电脑或手机亦作的比以前更加轻薄短小，对ESD冲击的承受能力更为降低。对于这些电子产品，若没有利用适当的ESD保护装置来进行保护，则电子产品很容易受到ESD的冲击，从而造成电子产品发生统重新启动，甚至硬件受到伤害而无法复原的问题。目前，所有的电子产品都被要求能通过IEC 61000-4-2标准的ESD测试需求。对于电子产品的ESD问题，使用瞬时电压抑制器(TVS)是较为有效的解决方法，让ESD能量快速通过TVS予以释放，避免电子产品受到ESD的冲击而造成伤害。TVS的工作原理如图1所示，在印刷电路板(PCB)上，瞬时电压抑制器10并联欲保护装置12，当ESD情况发生时，瞬时电压抑制器10瞬间被触发，同时，瞬时电压抑制器10亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬时电流的能量通过瞬时电压抑制器10得以释放。
在美国专利公开号20090032838中，公开了对称式与双向式硅控整流器，其包含一基板、一埋层、一第一井区、一中间区、一第二井区、一第一半导体区、一第二半导体区、一第三半导体区、一第四半导体区、一第五半导体区与一第六半导体区。埋层设于基板上，第一井区、中间区与第二井区依序肩并肩地设于埋层上。第一半导体区与第二半导体区设于第一井区中，第三半导体区设于介于第一井区与中间区的接面中，其中第一闸极覆盖介于第二半导体区与第三半导体区之间的区域。第四半导体区与第五半导体区设于第二井区中，第六半导体区设于介于第二井区与中间区之间的接面中，其中第二闸极覆盖介于第五半导体区与第六半导体区之间的接面中。第一井区、第二井区与基板属于相同导电型，基板与埋层属于不同导电型。因此，介于井区与基板之间的接面电容无法降低，故对称式与双向式硅控整流器无法适用于高速应用。
因此，本发明针对上述的困扰，提出一种双向式硅控整流器，以解决存在的问题。
发明内容
本发明的主要目的，在于提供一种双向式硅控整流器，其于掺杂井区的下方形成轻掺杂区，以降低接面电容，进而应用于高速元件。
为达上述目的，本发明提供一种双向式硅控整流器，其包含一轻掺杂半导体结构，属于第一导电型；一第一轻掺杂区与一第二轻掺杂区，属于第二导电型，第一轻掺杂区与第二轻掺杂区设于轻掺杂半导体结构中；一第一掺杂井区，属于第二导电型，第一掺杂井区设于第一轻掺杂区中，第一轻掺杂区的第一部分位于第一掺杂井区的下方；一第二掺杂井区，属于第二导电型，第二掺杂井区设于第二轻掺杂区中，第二轻掺杂区的第二部分位于第二掺杂井区的下方；一第一重掺杂区，属于第一导电型，第一重掺杂区设于第一掺杂井区中；一第二重掺杂区，属于第二导电型，第二重掺杂区设于第二掺杂井区中；一第三重掺杂区，属于第一导电型，第三重掺杂区设于第二掺杂井区中；以及一第四重掺杂区，属于第二导电型，第四重掺杂区设于第一掺杂井区中。
在本发明的一实施例中，第一轻掺杂区的第一部分与第二轻掺杂区的第二部分分别作为第一轻掺杂埋区与第二轻掺杂埋区。
在本发明的一实施例中，轻掺杂半导体结构更包含：一轻掺杂基板，属于第一导电型；以及一轻掺杂磊晶层，属于第一导电型，轻掺杂磊晶层设于轻掺杂基板，第一轻掺杂埋区与第二轻掺杂埋区设于轻掺杂基板中，第一掺杂井区与第二掺杂井区设于轻掺杂磊晶层中。
在本发明的一实施例中，双向式硅控整流器更包含一第三掺杂井区，其属于第一导电型，第三掺杂井区设于轻掺杂磊晶层中，第三掺杂井区的深度等于或深于第一重掺杂区、第二重掺杂区、第三重掺杂区与第四重掺杂区的深度。
在本发明的一实施例中，第三掺杂井区接触轻掺杂基板。
在本发明的一实施例中，轻掺杂半导体结构为轻掺杂半导体基板，第一轻掺杂区与第二轻掺杂区为轻掺杂井区。
在本发明的一实施例中，第一轻掺杂区环绕第一掺杂井区，第二轻掺杂区环绕第二掺杂井区。
在本发明的一实施例中，双向式硅控整流器更包含一第三掺杂井区，其属于第一导电型，第三掺杂井区设于轻掺杂基板中，第三掺杂井区的深度等于或深于第一重掺杂区、第二重掺杂区、第三重掺杂区与第四重掺杂区的深度。
在本发明的一实施例中，第三掺杂井区的深度等于第一掺杂井区与第二掺杂井区的每一者的深度。
附图说明
图1为现有技术中的与欲保护装置连接的瞬时电压抑制器的电路方块图。
图2为本发明的双向式硅控整流器的第一实施例的结构剖视图。
图3为本发明的双向式硅控整流器的第二实施例的结构剖视图。
图4为本发明的双向式硅控整流器的第三实施例的结构剖视图。
图5为本发明的双向式硅控整流器的第四实施例的结构剖视图。
附图标记说明：10-瞬时电压抑制器；12-欲保护装置；14-轻掺杂半导体结构；16-第一轻掺杂区；18-第一掺杂井区；20-第一重掺杂区；22-第二重掺杂区；24-第二轻掺杂区；26-第二掺杂井区；28-第三重掺杂区；30-第四重掺杂区；32-第一轻掺杂埋区；34-第二轻掺杂埋区；36-轻掺杂基板；38-轻掺杂磊晶层；40-第三掺杂井区；42-第三掺杂井区。
具体实施方式
本发明的实施例将藉由下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的元件，为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。
以下请参阅图2，以介绍本发明的双向式硅控整流器的第一实施例，其亦为对称式硅控整流器，并包含一轻掺杂半导体结构14、一第一轻掺杂区16、一第一掺杂井区18、一第一重掺杂区20、一第二重掺杂区22、一第二轻掺杂区24、一第二掺杂井区26、一第三重掺杂区28与一第四重掺杂区30。轻掺杂半导体结构14属于第一导电型，第一轻掺杂区16属于第二导电型，第一轻掺杂区16设于轻掺杂半导体结构14中。第一掺杂井区18属于第二导电型，第一掺杂井区18设于第一轻掺杂区16中。第一轻掺杂区16的第一部分位于第一掺杂井区18的下方。在第一实施例中，第一轻掺杂区16的第一部分作为第一轻掺杂埋区32。第一重掺杂区20属于第一导电型，第一重掺杂区20设于第一掺杂井区18中。第四重掺杂区30属于第二导电型，第四重掺杂区30设于第一掺杂井区18中。第一重掺杂区20与第四重掺杂区30电性连接第一接脚。第二轻掺杂区24属于第二导电型，第二轻掺杂区24设于轻掺杂半导体结构14中。第二掺杂井区26属于第二导电型，第二掺杂井区26设于第二轻掺杂区24中。第二轻掺杂区24的第二部分位于第二掺杂井区26的下方。在第一实施例中，第二轻掺杂区24的第二部分作为第二轻掺杂埋区34。第二重掺杂区22属于第二导电型，第二重掺杂区22设于第二掺杂井区26中。第三重掺杂区28属于第一导电型，第三重掺杂区28设于第二掺杂井区26中。第二重掺杂区22与第三重掺杂区28电性连接第二接脚。
轻掺杂半导体结构14更包含一轻掺杂基板36与一轻掺杂磊晶层38。轻掺杂基板36与轻掺杂磊晶层38属于第一导电型，轻掺杂磊晶层38设于轻掺杂基板36上。第一轻掺杂埋区32与第二轻掺杂埋区34设于轻掺杂基板36中，第一掺杂井区18与第二掺杂井区26设于轻掺杂磊晶层38中。此外，当第一导电型为P型时，第二导电型为N型。或者，当第一导电型为N型时，第二导电型为P型。当静电放电(ESD)事件发生在第一接脚时，静电放电电流流经第一接脚、第一重掺杂区20、第一掺杂井区18、轻掺杂磊晶层38、第二掺杂井区26、第二重掺杂区22与第二接脚。第一掺杂井区18与第二掺杂井区26降低此流通路径的电阻。当静电放电事件发生在第二接脚时，静电放电电流流经第二接脚、第三重掺杂区28、第二掺杂井区26、轻掺杂磊晶层38、第一掺杂井区18、第四重掺杂区30与第一接脚。第一掺杂井区18与第二掺杂井区26亦能降低此流通路径的电阻。由于第一轻掺杂埋区32与第二轻掺杂埋区34的存在，第一掺杂井区18、第二掺杂井区26与轻掺杂基板36之间的接面电容得以降低，使双向式硅控整流器能应用在高速元件上。
以下请参阅图3，以介绍本发明的双向式硅控整流器的第二实施例，第二实施例与第一实施例差别在于第二实施例更包含一第三掺杂井区40，其属于第一导电型，且第三掺杂井区40设于轻掺杂磊晶层38。第三掺杂井区40的深度等于或深于第一重掺杂区20、第二重掺杂区22、第三重掺杂区28与第四重掺杂区30的深度。较佳地，第三掺杂井区40接触轻掺杂基板36。当静电放电(ESD)事件发生在第一接脚时，静电放电电流流经第一接脚、第一重掺杂区20、第一掺杂井区18、轻掺杂磊晶层38、第三掺杂井区40、第二掺杂井区26、第二重掺杂区22与第二接脚。第一掺杂井区18、第二掺杂井区26与第三掺杂井区40降低此流通路径的电阻。当静电放电事件发生在第二接脚时，静电放电电流流经第二接脚、第三重掺杂区28、第二掺杂井区26、轻掺杂磊晶层38、第三掺杂井区40、第一掺杂井区18、第四重掺杂区30与第一接脚。第一掺杂井区18、第二掺杂井区26与第三掺杂井区40亦能降低此流通路径的电阻。由于第一轻掺杂埋区32与第二轻掺杂埋区34的存在，第一掺杂井区18、第二掺杂井区26与轻掺杂基板36之间的接面电容得以降低，使双向式硅控整流器能应用在高速元件上。
以下请参阅图4，以介绍本发明的双向式硅控整流器的第三实施例，第三实施例亦为对称式硅控整流器，其包含一轻掺杂半导体结构14、一第一轻掺杂区16、一第一掺杂井区18、一第一重掺杂区20、一第二重掺杂区22、一第二轻掺杂区24、一第二掺杂井区26、一第三重掺杂区28、一第四重掺杂区30与一第三掺杂井区42。轻掺杂半导体结构14属于第一导电型，第一轻掺杂区16属于第二导电型，第一轻掺杂区16设于轻掺杂半导体结构14中。第一掺杂井区18属于第二导电型，第一掺杂井区18设于第一轻掺杂区16中。第一轻掺杂区16的第一部分位于第一掺杂井区18的下方。第一重掺杂区20属于第一导电型，第一重掺杂区20设于第一掺杂井区18中。第四重掺杂区30属于第二导电型，第四重掺杂区30设于第一掺杂井区18中。第一重掺杂区20与第四重掺杂区30电性连接第一接脚。第二轻掺杂区24属于第二导电型，第二轻掺杂区24设于轻掺杂半导体结构14中。第二掺杂井区26属于第二导电型，第二掺杂井区26设于第二轻掺杂区24中。第二轻掺杂区24的第二部分位于第二掺杂井区26的下方。在第三实施例中，轻掺杂半导体结构14为轻掺杂半导体基板，且第一轻掺杂区16与第二轻掺杂区24为轻掺杂井区。第二重掺杂区22属于第二导电型，第二重掺杂区22设于第二掺杂井区26中。第三重掺杂区28属于第一导电型，第三重掺杂区28设于第二掺杂井区26中。第二重掺杂区22与第三重掺杂区28电性连接第二接脚。第三掺杂井区42属于第一导电型，第三掺杂井区42设于轻掺杂半导体基板中。第三掺杂井区42的深度等于或深于第一重掺杂区20、第二重掺杂区22、第三重掺杂区28与第四重掺杂区30的深度。较佳地，第三掺杂井区42的深度等于第一掺杂井区18与第二掺杂井区26的每一者的深度。此外，当第一导电型为P型时，第二导电型为N型。或者，当第一导电型为N型时，第二导电型为P型。
当静电放电(ESD)事件发生在第一接脚时，静电放电电流流经第一接脚、第一重掺杂区20、第一掺杂井区18、轻掺杂半导体结构14、第三掺杂井区42、第二掺杂井区26、第二重掺杂区22与第二接脚。第三掺杂井区42、第一掺杂井区18与第二掺杂井区26降低此流通路径的电阻。当静电放电事件发生在第二接脚时，静电放电电流流经第二接脚、第三重掺杂区28、第二掺杂井区26、轻掺杂半导体结构14、第三掺杂井区42、第一掺杂井区18、第四重掺杂区30与第一接脚。第三掺杂井区42、第一掺杂井区18与第二掺杂井区26亦能降低此流通路径的电阻。由于第一轻掺杂区16与第二轻掺杂区24的存在，第一掺杂井区18、第二掺杂井区26与轻掺杂半导体结构14之间的接面电容得以降低，使双向式硅控整流器能应用在高速元件上。
以下请参阅图5，以介绍本发明的双向式硅控整流器的第四实施例，第四实施例与第三实施例差别在于第一轻掺杂区16与第二轻掺杂区24。在第四实施例中，第一轻掺杂区16环绕第一掺杂井区18，第二轻掺杂区24环绕第二掺杂井区26，使第二掺杂井区26与轻掺杂半导体结构14之间的接面电容及第一掺杂井区18与轻掺杂半导体结构14之间的接面电容得以大幅降低。第四实施例的操作过程与第三实施例的操作过程相同，于此不再赘述。
综上所述，本发明于掺杂井区的下方形成轻掺杂区，以降低接面电容，进而应用于高速元件。
以上所述仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (11)

1.一种双向式硅控整流器，其特征在于，包含：
一轻掺杂半导体结构，属于第一导电型；
一第一轻掺杂区与一第二轻掺杂区，属于第二导电型，该第一轻掺杂区与该第二轻掺杂区设于该轻掺杂半导体结构中；
一第一掺杂井区，属于该第二导电型，该第一掺杂井区设于该第一轻掺杂区中，该第一轻掺杂区的第一部分位于该第一掺杂井区的下方；
一第二掺杂井区，属于该第二导电型，该第二掺杂井区设于该第二轻掺杂区中，该第二轻掺杂区的第二部分位于该第二掺杂井区的下方；
一第一重掺杂区，属于该第一导电型，该第一重掺杂区设于该第一掺杂井区中；
一第二重掺杂区，属于该第二导电型，该第二重掺杂区设于该第二掺杂井区中；
一第三重掺杂区，属于该第一导电型，该第三重掺杂区设于该第二掺杂井区中；以及
一第四重掺杂区，属于该第二导电型，该第四重掺杂区设于该第一掺杂井区中；
其中该第一轻掺杂区与该第二轻掺杂区彼此相隔；
其中该第一重掺杂区与该第四重掺杂区电性连接第一接脚，该第二重掺杂区与该第三重掺杂区电性连接第二接脚，当静电放电事件发生在该第一接脚时，静电放电电流流经该第一接脚、该第一重掺杂区、该第一掺杂井区、该轻掺杂半导体结构、该第二掺杂井区、该第二重掺杂区与该第二接脚。
2.如权利要求1所述的双向式硅控整流器，其特征在于，该第一轻掺杂区的该第一部分与该第二轻掺杂区的该第二部分分别作为第一轻掺杂埋区与第二轻掺杂埋区。
3.如权利要求2所述的双向式硅控整流器，其特征在于，该轻掺杂半导体结构更包含：
一轻掺杂基板，属于该第一导电型；以及
一轻掺杂磊晶层，属于该第一导电型，该轻掺杂磊晶层设于该轻掺杂基板，该第一轻掺杂埋区与该第二轻掺杂埋区设于该轻掺杂基板中，该第一掺杂井区与该第二掺杂井区设于该轻掺杂磊晶层中。
4.如权利要求3所述的双向式硅控整流器，其特征在于，更包含一第三掺杂井区，其属于该第一导电型，该第三掺杂井区设于该轻掺杂磊晶层中，该第三掺杂井区的深度等于或深于该第一重掺杂区、该第二重掺杂区、该第三重掺杂区与该第四重掺杂区的深度。
5.如权利要求4所述的双向式硅控整流器，其特征在于，该第三掺杂井区接触该轻掺杂基板。
6.如权利要求1所述的双向式硅控整流器，其特征在于，该轻掺杂半导体结构为轻掺杂半导体基板，该第一轻掺杂区与该第二轻掺杂区为轻掺杂井区。
7.如权利要求6所述的双向式硅控整流器，其特征在于，该第一轻掺杂区环绕该第一掺杂井区，该第二轻掺杂区环绕该第二掺杂井区。
8.如权利要求6所述的双向式硅控整流器，其特征在于，更包含一第三掺杂井区，其属于该第一导电型，该第三掺杂井区设于该轻掺杂基板中，该第三掺杂井区的深度等于或深于该第一重掺杂区、该第二重掺杂区、该第三重掺杂区与该第四重掺杂区的深度。
9.如权利要求8所述的双向式硅控整流器，其特征在于，该第三掺杂井区的深度该等于该第一掺杂井区与该第二掺杂井区的每一者的深度。
10.如权利要求1所述的双向式硅控整流器，其特征在于，该第一导电型为P型，该第二导电型为N型。
11.如权利要求1所述的双向式硅控整流器，其特征在于，该第一导电型为N型，该第二导电型为P型。
CN201811168635.7A 2018-08-30 2018-10-08 双向式硅控整流器 Active CN109616509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/117,147 2018-08-30
US16/117,147 US10468513B1 (en) 2018-08-30 2018-08-30 Bidirectional silicon-controlled rectifier

Publications (2)

Publication Number Publication Date
CN109616509A CN109616509A (zh) 2019-04-12
CN109616509B true CN109616509B (zh) 2022-04-01

Family

ID=66001878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811168635.7A Active CN109616509B (zh) 2018-08-30 2018-10-08 双向式硅控整流器

Country Status (3)

Country Link
US (1) US10468513B1 (zh)
CN (1) CN109616509B (zh)
TW (1) TWI709219B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556387B (zh) * 2019-09-07 2022-02-08 电子科技大学 基于soi的双向恒流器件
CN111430305B (zh) * 2020-05-09 2024-05-14 捷捷半导体有限公司 一种制作静电放电保护器件的方法及静电放电保护器件
US11509133B2 (en) * 2020-12-23 2022-11-22 Amazing Microelectronic Corp. Transient voltage suppression device
US20230010423A1 (en) * 2021-07-06 2023-01-12 Amazing Microelectronic Corp. Multi-channel transient voltage suppression device
CN114050180B (zh) * 2021-10-08 2024-05-17 南京矽力微电子技术有限公司 对称的可控硅结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169881A (zh) * 2011-02-14 2011-08-31 武汉芯安微电子技术有限公司 一种应用于高压工艺集成电路中电源钳位结构法
CN103456731A (zh) * 2012-06-01 2013-12-18 美国亚德诺半导体公司 精密收发器的低电压保护设备及其形成方法
CN105957833A (zh) * 2016-05-16 2016-09-21 深圳市国微电子有限公司 低触发耐正负压的scr esd防护器件及其工艺方法
CN105977253A (zh) * 2016-05-16 2016-09-28 深圳市国微电子有限公司 多触发耐正负压的scr esd防护器件及其工艺方法
CN106876369A (zh) * 2017-03-01 2017-06-20 中国电子科技集团公司第五十八研究所 用于薄外延工艺静电放电保护的可控硅整流器及制备方法
CN108899314A (zh) * 2018-05-23 2018-11-27 湖南大学 静电保护器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895255B1 (en) 2000-10-20 2005-05-17 Symbol Technologies, Inc. Dual mode wireless data communications
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
TW200905859A (en) * 2007-07-31 2009-02-01 Amazing Microelectroing Corp Asymmetric type bi-directional silicon control rectifier
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
US7786504B2 (en) * 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
US20090273006A1 (en) 2008-04-30 2009-11-05 Wen-Yi Chen Bidirectional silicon-controlled rectifier
US7786507B2 (en) 2009-01-06 2010-08-31 Texas Instruments Incorporated Symmetrical bi-directional semiconductor ESD protection device
US20110068366A1 (en) 2009-09-22 2011-03-24 Richtek Technology Corporation Bi-directional SCR ESD device
US8503140B2 (en) 2010-10-05 2013-08-06 International Business Machines Corporation Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures
US20130153957A1 (en) * 2011-12-20 2013-06-20 Kun-Hsien Lin Silicon-controlled-rectifier with adjustable holding voltage
US9929142B2 (en) * 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169881A (zh) * 2011-02-14 2011-08-31 武汉芯安微电子技术有限公司 一种应用于高压工艺集成电路中电源钳位结构法
CN103456731A (zh) * 2012-06-01 2013-12-18 美国亚德诺半导体公司 精密收发器的低电压保护设备及其形成方法
CN105957833A (zh) * 2016-05-16 2016-09-21 深圳市国微电子有限公司 低触发耐正负压的scr esd防护器件及其工艺方法
CN105977253A (zh) * 2016-05-16 2016-09-28 深圳市国微电子有限公司 多触发耐正负压的scr esd防护器件及其工艺方法
CN106876369A (zh) * 2017-03-01 2017-06-20 中国电子科技集团公司第五十八研究所 用于薄外延工艺静电放电保护的可控硅整流器及制备方法
CN108899314A (zh) * 2018-05-23 2018-11-27 湖南大学 静电保护器件

Also Published As

Publication number Publication date
CN109616509A (zh) 2019-04-12
TWI709219B (zh) 2020-11-01
US10468513B1 (en) 2019-11-05
TW202010088A (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
CN109616509B (zh) 双向式硅控整流器
CN102290419B (zh) 一种基于齐纳二极管的瞬态电压抑制器
US11482519B2 (en) Transient voltage suppressor and method for manufacturing the same
CN109256416B (zh) 改善静电放电防护能力的瞬时电压抑制装置
US8232601B1 (en) Transient voltage suppressors
US8169000B2 (en) Lateral transient voltage suppressor with ultra low capacitance
CN102306649A (zh) 一种双向双通道的瞬态电压抑制器
CN102290417B (zh) 一种基于dtscr的瞬态电压抑制器
KR20090020528A (ko) 반도체 디바이스
US20110227197A1 (en) Semiconductor integrated circuit comprising electro static discharge protection element
CN110034108B (zh) 瞬态电压抑制器
EP3051591B1 (en) Electrostatic discharge protection device and electrostatic discharge protection system
CN109256381B (zh) 瞬时电压抑制装置
CN102593155B (zh) 一种基于多孔道均流的瞬态电压抑制器
CN108878417B (zh) 一种高维持mos辅助触发scr结构的瞬态电压抑制器
CN109326590B (zh) 垂直式瞬时电压抑制装置
CN109599442B (zh) 散热式齐纳二极管
US5539604A (en) Transient voltage suppressor apparatus
US9153568B2 (en) Chip, electrostatic discharge protection device and fabrication thereof
CN110021592B (zh) 硅控整流器
US9659921B2 (en) Power switch device
CN109309128A (zh) 一种基于FDSOI的gg-NMOS器件
KR19990051369A (ko) 제너 다이오드를 구비한 esd 보호소자
CN118039639A (zh) 一种基于错位触发的可控硅保护器件
CN112185954A (zh) 垂直式双极性晶体管装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant