CN112185954A - 垂直式双极性晶体管装置 - Google Patents

垂直式双极性晶体管装置 Download PDF

Info

Publication number
CN112185954A
CN112185954A CN202010916210.0A CN202010916210A CN112185954A CN 112185954 A CN112185954 A CN 112185954A CN 202010916210 A CN202010916210 A CN 202010916210A CN 112185954 A CN112185954 A CN 112185954A
Authority
CN
China
Prior art keywords
heavily doped
epitaxial layer
semiconductor epitaxial
bipolar transistor
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010916210.0A
Other languages
English (en)
Other versions
CN112185954B (zh
Inventor
叶致廷
黄菘志
庄哲豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amazing Microelectronic Corp
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of CN112185954A publication Critical patent/CN112185954A/zh
Application granted granted Critical
Publication of CN112185954B publication Critical patent/CN112185954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明公开了一种垂直式双极性晶体管装置，其包含重掺杂半导体基板、第一半导体磊晶层、至少一个掺杂井区、隔离结构与外部导体。重掺杂半导体基板与掺杂井区具有第一导电型，第一半导体磊晶层具有第二导电型。第一半导体磊晶层设在重掺杂半导体基板上。掺杂井区设在第一半导体磊晶层中。隔离结构设在重掺杂半导体基板中，并围绕第一半导体磊晶层与掺杂井区。外部导体设在掺杂井区与第一半导体磊晶层的外侧，并电性连接掺杂井区与第一半导体磊晶层。

Description

垂直式双极性晶体管装置
技术领域
本发明关于一种垂直式静电放电技术，且特别关于一种垂直式双极性晶体管装置。
背景技术
静电放电(ESD)损坏已成为以纳米级互补式金氧半(CMOS)工艺制造的CMOS集成电路(IC)产品的主要可靠性问题。静电放电保护装置通常设计为用于释放静电放电能量，因此可以防止集成电路芯片受到静电放电损坏。
静电放电保护装置的工作原理如图1所示，在印刷电路板(PCB)上，静电放电保护装置8并联欲保护装置9，当ESD情况发生时，静电放电保护装置8瞬间被触发，同时，静电放电保护装置8亦可提供一低电阻路径，以供瞬时的ESD电流进行放电，让ESD瞬时电流的能量通过静电放电保护装置8得以释放。为了降低静电放电保护装置8所占据的体积与面积，故实现垂直式瞬时电压抑制器以取代横向瞬时电压抑制器。举例来说，在美国专利号8928084中，横向静电放电保护装置设在一磊晶层中，且电极设在静电放电保护装置的表面。因此，电极占据许多足印(footprint)区域。在美国专利号9666700中，设在静电放电保护装置的表面的电极亦占据许多足印区域。此外，传统垂直式瞬时电压抑制器具有某些缺点。在美国专利号7750365中，虽然绝缘式闸极双极性晶体管为垂直式瞬时电压抑制器，但绝缘式闸极双极性晶体管需要在晶圆背面多进行一道布植制程。在美国专利号7781826中，基板与磊晶层属于相同导电型。此外，P型井区作为双载子接面晶体管的基极。崩溃接面位于P型井区与磊晶层之间。因为P型井区的深度取决于基极的宽度，故接面的崩溃电压是难以控制的。
因此，本发明针对上述的困扰，提出一种垂直式双极性晶体管装置，以解决现有技术所产生的问题。
发明内容
本发明提供一种垂直式双极性晶体管装置，其自由地调整双载子接面晶体管的增益与崩溃电压。
本发明提供一种垂直式双极性晶体管装置，其包含重掺杂半导体基板、第一半导体磊晶层、至少一个掺杂井区、隔离结构与外部导体。重掺杂半导体基板与掺杂井区具有第一导电型，第一半导体磊晶层具有第二导电型。第一半导体磊晶层设在重掺杂半导体基板上，掺杂井区设在第一半导体磊晶层中。隔离结构设在重掺杂半导体基板与第一半导体磊晶层中，并围绕第一半导体磊晶层与掺杂井区。外部导体设在掺杂井区与第一半导体磊晶层的外侧，并电性连接掺杂井区与第一半导体磊晶层。
在本发明的一实施例中，第一导电型为N型，第二导电型为P型。
在本发明的一实施例中，第一导电型为P型，第二导电型为N型。
在本发明的一实施例中，垂直式双极性晶体管装置更包含至少一个第一重掺杂区与至少一个第二重掺杂区。第一重掺杂区具有第一导电型，第一重掺杂区设在掺杂井区中。第二重掺杂区具有第二导电型，第二重掺杂区设在第一半导体磊晶层中。第一半导体磊晶层通过第一重掺杂区、第二重掺杂区与外部导体电性连接掺杂井区。
在本发明的一实施例中，第二重掺杂区围绕第一重掺杂区与掺杂井区。
在本发明的一实施例中，第一重掺杂区的数量为多个，第二重掺杂区的数量为多个，掺杂井区的数量为多个，所有第一重掺杂区分别设在所有掺杂井区中，所有掺杂井区与所有第二重掺杂区交替设置。
在本发明的一实施例中，垂直式双极性晶体管装置更包含重掺杂埋层，其设在重掺杂半导体基板与第一半导体磊晶层之间，并位于掺杂井区的正下方。
在本发明的一实施例中，重掺杂埋层具有第一导电型，隔离结构的底部深于介于重掺杂埋层与第一半导体磊晶层之间的接面。
在本发明的一实施例中，重掺杂埋层具有第二导电型，隔离结构的底部深于介于重掺杂埋层与重掺杂半导体基板之间的接面。
在本发明的一实施例中，重掺杂埋层接触隔离结构。
在本发明的一实施例中，重掺杂半导体基板电性连接一第一接脚，且外部导体电性连接一第二接脚。
在本发明的一实施例中，垂直式双极性晶体管装置更包含第二半导体磊晶层，其设在重掺杂半导体基板与第一半导体磊晶层之间，并位于掺杂井区的正下方。
在本发明的一实施例中，第二半导体磊晶层具有第一导电型，隔离结构的底部深于介于第二半导体磊晶层与第一半导体磊晶层之间的接面。
在本发明的一实施例中，第二半导体磊晶层具有第二导电型，隔离结构的底部深于介于第二半导体磊晶层与重掺杂半导体基板之间的接面。
基于上述，垂直式双极性晶体管装置根据第一半导体磊晶层的电阻率与厚度，自由地调整双载子接面晶体管的增益与崩溃电压。垂直式双极性晶体管装置可根据第一半导体磊晶层与重掺杂埋层的电阻率，具有大范围的崩溃电压。
附图说明
图1为现有技术的与集成电路芯片中的欲保护装置连接的静电放电保护装置的电路方块图。
图2为本发明的垂直式双极性晶体管装置的第一实施例的结构剖视图。
图3为本发明的垂直式双极性晶体管装置的第二实施例的结构剖视图。
图4为本发明的垂直式双极性晶体管装置的第三实施例的结构剖视图。
图5为本发明的垂直式双极性晶体管装置的第四实施例的结构剖视图。
图6为本发明的垂直式双极性晶体管装置的第五实施例的结构剖视图。
图7为本发明的垂直式双极性晶体管装置的第六实施例的结构剖视图。
图8为本发明的垂直式双极性晶体管装置的第七实施例的结构剖视图。
图9为本发明的垂直式双极性晶体管装置的第八实施例的结构剖视图。
图10为本发明的垂直式双极性晶体管装置的第九实施例的结构剖视图。
图11为本发明的垂直式双极性晶体管装置的第十实施例的结构剖视图。
图12为本发明的垂直式双极性晶体管装置的第十一实施例的结构剖视图。
图13为本发明的垂直式双极性晶体管装置的第十二实施例的结构剖视图。
图14为本发明的垂直式双极性晶体管装置的第十三实施例的结构剖视图。
图15为本发明的垂直式双极性晶体管装置的第十四实施例的结构剖视图。
附图标记说明：8-静电放电保护装置；9-欲保护装置；10-垂直式双极性晶体管装置；12-重掺杂半导体基板；14-第一半导体磊晶层；16-掺杂井区；18-隔离结构；20-外部导体；22-第一接脚；24-第二接脚；26-第一重掺杂区；28-第二重掺杂区；30-重掺杂埋层；32-第二半导体磊晶层。
具体实施方式
本发明的实施例将通过下文配合相关图式进一步加以解说。尽可能的，于图式与说明书中，相同标号代表相同或相似构件。于图式中，基于简化与方便标示，形状与厚度可能经过夸大表示。可以理解的是，未特别显示于图式中或描述于说明书中的元件，为所属技术领域中具有通常技术者所知的形态。本领域的通常技术者可依据本发明的内容而进行多种的改变与修改。
除非另有说明，否则某些条件句子或单词，例如“可以”，“可能”，“可能”或“可能”，通常试图表示本发明中的实施例具有的含义，但也可以解释为可能不需要的功能，元素或步骤。在其他实施例中，可能不需要这些特征，元素或步骤。
于下文中关于“一个实施例”或“一实施例”的描述指关于至少一个实施例内所相关连的一特定元件、结构或特征。因此，于下文中多处所出现的“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者，于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。
在整个说明书和权利要求范围中使用某些术语来指代特定部件。本领域的技术人员意识到，元件可以被称为不同的名称。本公开内容不旨在区分名称不同但功能相同的元件。在说明书和权利要求范围中，术语“包括”以开放式方式使用，因此应解释为表示“包括但不限于”。短语“被耦合到”、“耦合到”和“正耦合到”旨在包括任何间接或直接连接。因此，如果本发明提到第一设备与第二设备耦合，则意味着第一设备可以通过电连接、无线通信、光通信或其他信号连接在有/无直接或间接地利用其他中间设备或连接方式连接到第二设备。
为了降低静电放电保护装置所占据的面积，并在不需要增加静电放电保护装置所占据的面积的前提下，增强静电放电等级，且达到均匀的电流分布与优良的热散逸，提供一种垂直式双极性晶体管装置。
图2为本发明的垂直式双极性晶体管装置的第一实施例的结构剖视图。以下请参阅图2，并介绍本发明的垂直式双极性晶体管装置10的第一实施例，其包含重掺杂半导体基板12、第一半导体磊晶层14、至少一个掺杂井区16、隔离结构18与外部导体20。在第一实施例中，使用一个或多个掺杂井区16。为了清楚与方便，第一实施例以一个掺杂井区16为例。重掺杂半导体基板12与掺杂井区16具有第一导电型，第一半导体磊晶层14具有第二导电型。在第一实施例中，第一导电型为N型，第二导电型为P型。
第一半导体磊晶层14设在重掺杂半导体基板12上，掺杂井区16设在第一半导体磊晶层14中。重掺杂半导体基板12、第一半导体磊晶层14与掺杂井区16形成一双载子接面晶体管，其中第一半导体磊晶层14作为双载子接面晶体管的基极。因为第一半导体磊晶层14的电阻率与厚度容易调整，所以根据第一半导体磊晶层14的电阻率与厚度可以自由调整双载子接面晶体管的增益与崩溃电压。隔离结构18的材质可为氧化物或绝缘材质，但本发明并不以此为限。隔离结构18设在重掺杂半导体基板12与第一半导体磊晶层14中，并围绕掺杂井区16与第一半导体磊晶层14。实际上，垂直式双极性晶体管装置10为从晶圆上切割下来的一晶粒。当晶粒从晶圆上切割下时，晶粒沿着隔离结构18的外侧切割，以避免对介于重掺杂半导体基板12与第一半导体磊晶层14之间的崩溃接面造成伤害。外部导体20包含但不限于导电层及焊线。举例来说，外部导体20可为设在第一半导体磊晶层14与掺杂井区16的外侧的导电层。具体而言，导电层设在第一半导体磊晶层14与掺杂井区16的顶部。重掺杂半导体基板12电性连接一第一接脚22。外部导体20电性连接一第二接脚24。
当正静电放电能量施加在第一接脚22，且第二接脚24接地时，静电放电电流从第一接脚22经过重掺杂半导体基板12、第一半导体磊晶层14与掺杂井区16流至第二接脚24。由于外部导体20的存在，第一半导体磊晶层14与掺杂井区16具有相同电压，所以电流拥挤(current crowding)效应不会发生在掺杂井区16的角落。
图3为本发明的垂直式双极性晶体管装置的第二实施例的结构剖视图。请参阅图3，并介绍本发明的垂直式双极性晶体管装置的第二实施例如下。与第一实施例相比，第二实施例更包含至少一个第一重掺杂区26与至少一个第二重掺杂区28。第二实施例使用一个或多个第一重掺杂区26与一个或多个第二重掺杂区28。在第二实施例中，以一个第一重掺杂区26与一个第二重掺杂区28为例。第一重掺杂区26具有第一导电型，第二重掺杂区28具有第二导电型。第一重掺杂区26设在掺杂井区16中，第二重掺杂区28设在第一半导体磊晶层14中，第二重掺杂区28可围绕掺杂井区16与第一重掺杂区26。掺杂井区16通过第一重掺杂区26电性连接外部导体20，第一半导体磊晶层14通过第二重掺杂区28电性连接外部导体20。第一半导体磊晶层14通过第一重掺杂区26、第二重掺杂区28与外部导体20电性连接掺杂井区16。如果外部导体20以导电层实现，则导电层可设在第一重掺杂区26与第二重掺杂区28的顶部。第一重掺杂区26与第二重掺杂区28分别作为掺杂井区16与第一半导体磊晶层14的欧姆接触，并用来降低外部导体20与掺杂井区16之间的电阻及外部导体20与第一半导体磊晶层14之间的电阻。
当正静电放电能量施加在第一接脚22，且第二接脚24接地时，静电放电电流从第一接脚22经过重掺杂半导体基板12、第一半导体磊晶层14、掺杂井区16与第一重掺杂区26流至第二接脚24。崩溃接面位于重掺杂半导体基板12与第一半导体磊晶层14之间。由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压，所以电流拥挤(current crowding)效应不会发生在掺杂井区16的角落。
图4为本发明的垂直式双极性晶体管装置的第三实施例的结构剖视图。请参阅图4，并介绍本发明的垂直式双极性晶体管装置的第三实施例如下。与第二实施例相比，第三实施例更包含重掺杂埋层30，其设在重掺杂半导体基板12与第一半导体磊晶层14之间，并位于掺杂井区16的正下方。重掺杂埋层30可与隔离结构18分开。重掺杂埋层30与掺杂井区16具有相同的水平位置。重掺杂埋层30具有第一导电型或第二导电型。
当重掺杂埋层30具有第一导电型时，崩溃界面位于重掺杂埋层30与第一半导体磊晶层14之间。虽然重掺杂埋层30与重掺杂半导体基板12属于相同导电型，但重掺杂埋层30的离子的游离能经常大于重掺杂半导体基板12的离子的游离能，这是因为重掺杂埋层30与重掺杂半导体基板12使用不同材料掺杂。举例来说，重掺杂埋层30使用磷原子掺杂，重掺杂半导体基板12使用砷原子掺杂。因此，介于重掺杂埋层30与第一半导体磊晶层14之间的接面的崩溃电压经常低于介于第一半导体磊晶层14与重掺杂半导体基板12之间的接面的崩溃电压。在这样的情况下，隔离结构18的底部深于介于重掺杂埋层30与第一半导体磊晶层14之间的接面，使隔离结构18保护重掺杂埋层30与第一半导体磊晶层14之间的崩溃接面。当重掺杂埋层30具有第二导电型时，崩溃界面位于重掺杂埋层30与重掺杂半导体基板12之间。垂直式双极性晶体管装置10根据第一半导体磊晶层14与重掺杂埋层30的电阻率，可具有一较大范围的崩溃电压。在这样的情况下，隔离结构18的底部深于介于重掺杂埋层30与重掺杂半导体基板12之间的接面，使隔离结构18保护重掺杂埋层30与重掺杂半导体基板12之间的崩溃接面。
当正静电放电能量施加在第一接脚22，且第二接脚24接地时，静电放电电流从第一接脚22经过重掺杂半导体基板12、重掺杂埋层30、第一半导体磊晶层14、掺杂井区16与第一重掺杂区26流至第二接脚24。崩溃界面位于重掺杂半导体基板12与重掺杂埋层30之间或位于重掺杂埋层30与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。大部分的静电放电电流仅通过重掺杂埋层30，而不是第一半导体磊晶层14的周围。因此，静电放电电流不会通过掺杂井区16的角落。垂直式双极性晶体管装置10根据第一半导体磊晶层14与重掺杂埋层30的电阻率，可具有一较大范围的崩溃电压。
图5为本发明的垂直式双极性晶体管装置的第四实施例的结构剖视图。请参阅图5，并介绍本发明的垂直式双极性晶体管装置的第四实施例如下。与第三实施例相比，第四实施例的重掺杂埋层30更可完全覆盖重掺杂半导体基板12，并接触隔离结构18。重掺杂埋层30以毯式植入(blanket implantation)方式形成，进而省下一道光罩制程，并减少制作成本。
图6为本发明的垂直式双极性晶体管装置的第五实施例的结构剖视图。请参阅图6，并介绍本发明的垂直式双极性晶体管装置的第五实施例如下。与第四实施例相比，第五实施例以多个第一重掺杂区26、多个第二重掺杂区28与多个掺杂井区16为例。所有第一重掺杂区26分别设在所有掺杂井区16中。所有掺杂井区16与所有第二重掺杂区28交替式设置。
当正静电放电能量施加在第一接脚22，且第二接脚24接地时，静电放电电流从第一接脚22经过重掺杂半导体基板12、重掺杂埋层30、第一半导体磊晶层14、掺杂井区16与第一重掺杂区26流至第二接脚24。崩溃界面位于重掺杂半导体基板12与重掺杂埋层30之间或位于重掺杂埋层30与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。在第五实施例中，有多个双极性接面晶体管，其中双极性接面晶体管的数量取决于掺杂井区16的数量。由隔离结构18所围绕的所有双极性接面晶体管能增强静电放电电流的均匀度与静电放电等级。
图7为本发明的垂直式双极性晶体管装置的第六实施例的结构剖视图。请参阅图7，并介绍本发明的垂直式双极性晶体管装置的第六实施例如下。第六实施例与第二实施例差别在于，第六实施例更可包含第二半导体磊晶层32，其设在重掺杂半导体基板12与第一半导体磊晶层14之间，并位于掺杂井区16的正下方。第二半导体磊晶层32可完全覆盖重掺杂半导体基板12。第二半导体磊晶层32具有第一导电型或第二导电型。
当第二半导体磊晶层32具有第一导电型时，崩溃界面位于第二半导体磊晶层32与第一半导体磊晶层14之间。虽然第二半导体磊晶层32与重掺杂半导体基板12属于相同导电型，但第二半导体磊晶层32的离子的游离能经常大于重掺杂半导体基板12的离子的游离能，这是因为第二半导体磊晶层32与重掺杂半导体基板12使用不同材料掺杂。举例来说，第二半导体磊晶层32使用磷原子掺杂，重掺杂半导体基板12使用砷原子掺杂。因此，介于第二半导体磊晶层32与第一半导体磊晶层14之间的接面的崩溃电压经常低于介于第一半导体磊晶层14与重掺杂半导体基板12之间的接面的崩溃电压。在这样的情况下，隔离结构18的底部深于介于第二半导体磊晶层32与第一半导体磊晶层14之间的接面，使隔离结构18保护第二半导体磊晶层32与第一半导体磊晶层14之间的崩溃接面。当第二半导体磊晶层32具有第二导电型时，崩溃界面位于第二半导体磊晶层32与重掺杂半导体基板12之间。垂直式双极性晶体管装置10根据第一半导体磊晶层14与第二半导体磊晶层32的电阻率，可具有一较大范围的崩溃电压。在这样的情况下，隔离结构18的底部深于介于第二半导体磊晶层32与重掺杂半导体基板12之间的接面，使隔离结构18保护第二半导体磊晶层32与重掺杂半导体基板12之间的崩溃接面。
当正静电放电能量施加在第一接脚22，且第二接脚24接地时，静电放电电流从第一接脚22经过重掺杂半导体基板12、第二半导体磊晶层32、第一半导体磊晶层14、掺杂井区16与第一重掺杂区26流至第二接脚24。崩溃界面位于重掺杂半导体基板12与第二半导体磊晶层32之间或位于第二半导体磊晶层32与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。因此，静电放电电流不会通过掺杂井区16的角落。垂直式双极性晶体管装置10根据第一半导体磊晶层14与第二半导体磊晶层32的电阻率，可具有一较大范围的崩溃电压。
图8为本发明的垂直式双极性晶体管装置的第七实施例的结构剖视图。请参阅图8，并介绍本发明的垂直式双极性晶体管装置的第七实施例如下。与第六实施例相比，第七实施例以多个第一重掺杂区26、多个第二重掺杂区28与多个掺杂井区16为例。所有第一重掺杂区26分别设在所有掺杂井区16中。所有掺杂井区16与所有第二重掺杂区28交替式设置。
当正静电放电能量施加在第一接脚22，且第二接脚24接地时，静电放电电流从第一接脚22经过重掺杂半导体基板12、第二半导体磊晶层32、第一半导体磊晶层14、掺杂井区16与第一重掺杂区26流至第二接脚24。崩溃界面位于重掺杂半导体基板12与第二半导体磊晶层32之间或位于第二半导体磊晶层32与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。在第七实施例中，有多个双极性接面晶体管，其中双极性接面晶体管的数量取决于掺杂井区16的数量。由隔离结构18所围绕的所有双极性接面晶体管能增强静电放电电流的均匀度与静电放电等级。
图9为本发明的垂直式双极性晶体管装置的第八实施例的结构剖视图。请参阅图9，并介绍本发明的垂直式双极性晶体管装置的第八实施例如下。第八实施例与第一实施例差别在于导电型。第八实施例的第一导电型与第二导电型分别为P型与N型，其余结构已于第一实施例描述，于此不再赘述。
当正静电放电能量施加在第二接脚24，且第一接脚22接地时，静电放电电流从第二接脚24经过掺杂井区16、第一半导体磊晶层14与重掺杂半导体基板12流至第一接脚22。崩溃接面位于第一半导体磊晶层14与重掺杂半导体基板12之间。由于外部导体20的存在，第一半导体磊晶层14与掺杂井区16具有相同电压，所以电流拥挤(current crowding)效应不会发生在掺杂井区16的角落。
图10为本发明的垂直式双极性晶体管装置的第九实施例的结构剖视图。请参阅图10，并介绍本发明的垂直式双极性晶体管装置的第九实施例如下。第九实施例与第二实施例差别在于导电型。第九实施例的第一导电型与第二导电型分别为P型与N型，其余结构已于第二实施例描述，于此不再赘述。
当正静电放电能量施加在第二接脚24，且第一接脚22接地时，静电放电电流从第二接脚24经过第一重掺杂区26、掺杂井区16、第一半导体磊晶层14与重掺杂半导体基板12流至第一接脚22。崩溃接面位于重掺杂半导体基板12与第一半导体磊晶层14之间。由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压，所以电流拥挤(current crowding)效应不会发生在掺杂井区16的角落。
图11为本发明的垂直式双极性晶体管装置的第十实施例的结构剖视图。请参阅图11，并介绍本发明的垂直式双极性晶体管装置的第十实施例如下。第十实施例与第三实施例差别在于导电型。第十实施例的第一导电型与第二导电型分别为P型与N型，其余结构已于第三实施例描述，于此不再赘述。
当正静电放电能量施加在第二接脚24，且第一接脚22接地时，静电放电电流从第二接脚24经过第一重掺杂区26、掺杂井区16、第一半导体磊晶层14、重掺杂埋层30与重掺杂半导体基板12流至第一接脚22。崩溃界面位于重掺杂半导体基板12与重掺杂埋层30之间或位于重掺杂埋层30与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。大部分的静电放电电流仅通过重掺杂埋层30，而不是第一半导体磊晶层14的周围。因此，静电放电电流不会通过掺杂井区16的角落。垂直式双极性晶体管装置10根据第一半导体磊晶层14与重掺杂埋层30的电阻率，可具有一较大范围的崩溃电压。
图12为本发明的垂直式双极性晶体管装置的第十一实施例的结构剖视图。请参阅图12，并介绍本发明的垂直式双极性晶体管装置的第十一实施例如下。第十一实施例与第四实施例差别在于导电型。第十一实施例的第一导电型与第二导电型分别为P型与N型，其余结构已于第四实施例描述，于此不再赘述。
图13为本发明的垂直式双极性晶体管装置的第十二实施例的结构剖视图。请参阅图13，并介绍本发明的垂直式双极性晶体管装置的第十二实施例如下。第十二实施例与第五实施例差别在于导电型。第十二实施例的第一导电型与第二导电型分别为P型与N型，其余结构已于第五实施例描述，于此不再赘述。
当正静电放电能量施加在第二接脚24，且第一接脚22接地时，静电放电电流从第二接脚24经过第一重掺杂区26、掺杂井区16、第一半导体磊晶层14、重掺杂埋层30与重掺杂半导体基板12流至第一接脚22。崩溃界面位于重掺杂半导体基板12与重掺杂埋层30之间或位于重掺杂埋层30与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。在第十二实施例中，有多个双极性接面晶体管，其中双极性接面晶体管的数量取决于掺杂井区16的数量。由隔离结构18所围绕的所有双极性接面晶体管能增强静电放电电流的均匀度与静电放电等级。
图14为本发明的垂直式双极性晶体管装置的第十三实施例的结构剖视图。请参阅图14，并介绍本发明的垂直式双极性晶体管装置的第十三实施例如下。第十三实施例与第六实施例差别在于导电型。第十三实施例的第一导电型与第二导电型分别为P型与N型，其余结构已于第六实施例描述，于此不再赘述。
当正静电放电能量施加在第二接脚24，且第一接脚22接地时，静电放电电流从第二接脚24经过第一重掺杂区26、掺杂井区16、第一半导体磊晶层14、第二半导体磊晶层32与重掺杂半导体基板12流至第一接脚22。崩溃界面位于重掺杂半导体基板12与第二半导体磊晶层32之间或位于第二半导体磊晶层32与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。因此，静电放电电流不会通过掺杂井区16的角落。垂直式双极性晶体管装置10根据第一半导体磊晶层14与第二半导体磊晶层32的电阻率，可具有一较大范围的崩溃电压。
图15为本发明的垂直式双极性晶体管装置的第十四实施例的结构剖视图。请参阅图15，并介绍本发明的垂直式双极性晶体管装置的第十四实施例如下。第十四实施例与第七实施例差别在于导电型。第十四实施例的第一导电型与第二导电型分别为P型与N型，第十四实施例的其余结构已于第七实施例描述过，于此不再赘述。
当正静电放电能量施加在第二接脚24，且第一接脚22接地时，静电放电电流从第二接脚24经过第一重掺杂区26、掺杂井区16、第一半导体磊晶层14、第二半导体磊晶层32与重掺杂半导体基板12流至第一接脚22。崩溃界面位于重掺杂半导体基板12与第二半导体磊晶层32之间或位于第二半导体磊晶层32与第一半导体磊晶层14之间。此外，电流拥挤效应不会发生在掺杂井区16的角落，这是因为由于外部导体20的存在，第一重掺杂区26、第二重掺杂区28、第一半导体磊晶层14与掺杂井区16具有相同电压。在第十四实施例中，有多个双极性接面晶体管，其中双极性接面晶体管的数量取决于掺杂井区16的数量。由隔离结构18所围绕的所有双极性接面晶体管能增强静电放电电流的均匀度与静电放电等级。
根据上述实施例，垂直式双极性晶体管装置根据第一半导体磊晶层的电阻率与厚度，自由地调整双载子接面晶体管的增益与崩溃电压。垂直式双极性晶体管装置可根据第一半导体磊晶层与重掺杂埋层的电阻率，具有大范围的崩溃电压。
以上所述仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，故举凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (14)

1.一种垂直式双极性晶体管装置，其特征在于，包含：
重掺杂半导体基板，具有第一导电型；
第一半导体磊晶层，具有第二导电型，该第一半导体磊晶层设在该重掺杂半导体基板上；
至少一个掺杂井区，具有该第一导电型，该至少一个掺杂井区设在该第一半导体磊晶层中；
隔离结构，设在该重掺杂半导体基板与该第一半导体磊晶层中，并围绕该第一半导体磊晶层与该至少一个掺杂井区；以及
外部导体，设在该至少一个掺杂井区与该第一半导体磊晶层的外侧，并电性连接该至少一个掺杂井区与该第一半导体磊晶层。
2.如权利要求1所述的垂直式双极性晶体管装置，其特征在于，该第一导电型为N型，该第二导电型为P型。
3.如权利要求1所述的垂直式双极性晶体管装置，其特征在于，该第一导电型为P型，该第二导电型为N型。
4.如权利要求1所述的垂直式双极性晶体管装置，其特征在于，更包含：
至少一个第一重掺杂区，具有该第一导电型，该至少一个第一重掺杂区设在该至少一个掺杂井区中；以及
至少一个第二重掺杂区，具有该第二导电型，该至少一个第二重掺杂区设在该第一半导体磊晶层中，其中该第一半导体磊晶层通过该至少一个第一重掺杂区、该至少一个第二重掺杂区与该外部导体电性连接该至少一个掺杂井区。
5.如权利要求4所述的垂直式双极性晶体管装置，其特征在于，该至少一个第二重掺杂区围绕该至少一个第一重掺杂区与该至少一个掺杂井区。
6.如权利要求4所述的垂直式双极性晶体管装置，其特征在于，该至少一个第一重掺杂区的数量为多个，该至少一个第二重掺杂区的数量为多个，该至少一个掺杂井区的数量为多个，该至少一个第一重掺杂区分别设在该至少一个掺杂井区中，该至少一个掺杂井区与该至少一个第二重掺杂区交替设置。
7.如权利要求4所述的垂直式双极性晶体管装置，其特征在于，更包含重掺杂埋层，其设在该重掺杂半导体基板与该第一半导体磊晶层之间，并位于该至少一个掺杂井区的正下方。
8.如权利要求7所述的垂直式双极性晶体管装置，其特征在于，该重掺杂埋层具有该第一导电型，该隔离结构的底部深于介于该重掺杂埋层与该第一半导体磊晶层之间的接面。
9.如权利要求7所述的垂直式双极性晶体管装置，其特征在于，该重掺杂埋层具有该第二导电型，该隔离结构的底部深于介于该重掺杂埋层与该重掺杂半导体基板之间的接面。
10.如权利要求7所述的垂直式双极性晶体管装置，其特征在于，该重掺杂埋层接触该隔离结构。
11.如权利要求1所述的垂直式双极性晶体管装置，其特征在于，该重掺杂半导体基板电性连接一第一接脚，且该外部导体电性连接一第二接脚。
12.如权利要求4所述的垂直式双极性晶体管装置，其特征在于，更包含第二半导体磊晶层，其设在该重掺杂半导体基板与该第一半导体磊晶层之间，并位于该至少一个掺杂井区的正下方。
13.如权利要求12所述的垂直式双极性晶体管装置，其特征在于，该第二半导体磊晶层具有该第一导电型，该隔离结构的底部深于介于该第二半导体磊晶层与该第一半导体磊晶层之间的接面。
14.如权利要求12所述的垂直式双极性晶体管装置，其特征在于，该第二半导体磊晶层具有该第二导电型，该隔离结构的底部深于介于该第二半导体磊晶层与该重掺杂半导体基板之间的接面。
CN202010916210.0A 2020-07-28 2020-09-03 垂直式双极性晶体管装置 Active CN112185954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/940,789 US11508853B2 (en) 2020-07-28 2020-07-28 Vertical bipolar transistor device
US16/940,789 2020-07-28

Publications (2)

Publication Number Publication Date
CN112185954A true CN112185954A (zh) 2021-01-05
CN112185954B CN112185954B (zh) 2024-03-08

Family

ID=73924734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010916210.0A Active CN112185954B (zh) 2020-07-28 2020-09-03 垂直式双极性晶体管装置

Country Status (3)

Country Link
US (1) US11508853B2 (zh)
CN (1) CN112185954B (zh)
TW (1) TWI763029B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590520A (ja) * 1991-09-26 1993-04-09 Nissan Motor Co Ltd 半導体保護装置
US5250838A (en) * 1988-12-16 1993-10-05 Pierre Leduc Semiconductor device comprising an integrated circuit having a vertical bipolar transistor
US20060086983A1 (en) * 2004-10-27 2006-04-27 Matsushita Electric Industrial Co., Ltd. Electrostatic protective element of semiconductor integrated circuit
US20060220137A1 (en) * 2005-03-30 2006-10-05 Oki Electric Industry Co., Ltd. Electro-static discharge protection circuit and semiconductor device having the same
US20140152349A1 (en) * 2012-11-30 2014-06-05 Macronix International Co., Ltd. Semiconductor device, manufacturing method thereof and operating method thereof
US20170345811A1 (en) * 2016-05-27 2017-11-30 Silergy Semiconductor Technology (Hangzhou) Ltd. Method for manufacturing esd protection device
US20180323183A1 (en) * 2017-05-02 2018-11-08 Macronix International Co., Ltd. Electrostatic Discharge Protection Device
CN110034108A (zh) * 2018-09-06 2019-07-19 晶焱科技股份有限公司 瞬态电压抑制器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770918B2 (en) 2001-09-11 2004-08-03 Sarnoff Corporation Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
US7781826B2 (en) 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
WO2008135812A1 (en) 2007-05-04 2008-11-13 Freescale Semiconductor, Inc. Esd protection device and method of forming an esd protection device
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
JP5641879B2 (ja) 2010-11-02 2014-12-17 ルネサスエレクトロニクス株式会社 半導体装置
KR101938909B1 (ko) 2014-02-21 2019-01-16 매그나칩 반도체 유한회사 수직형 바이폴라 정션 트랜지스터 소자 및 제조 방법
US9391184B2 (en) * 2014-05-27 2016-07-12 Pakal Technologies, Llc Insulated gate turn-off device with turn-off transistor
US10211199B2 (en) * 2017-03-31 2019-02-19 Alpha And Omega Semiconductor (Cayman) Ltd. High surge transient voltage suppressor
US10825805B2 (en) * 2018-10-26 2020-11-03 Alpha & Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250838A (en) * 1988-12-16 1993-10-05 Pierre Leduc Semiconductor device comprising an integrated circuit having a vertical bipolar transistor
JPH0590520A (ja) * 1991-09-26 1993-04-09 Nissan Motor Co Ltd 半導体保護装置
US20060086983A1 (en) * 2004-10-27 2006-04-27 Matsushita Electric Industrial Co., Ltd. Electrostatic protective element of semiconductor integrated circuit
US20060220137A1 (en) * 2005-03-30 2006-10-05 Oki Electric Industry Co., Ltd. Electro-static discharge protection circuit and semiconductor device having the same
US20140152349A1 (en) * 2012-11-30 2014-06-05 Macronix International Co., Ltd. Semiconductor device, manufacturing method thereof and operating method thereof
US20170345811A1 (en) * 2016-05-27 2017-11-30 Silergy Semiconductor Technology (Hangzhou) Ltd. Method for manufacturing esd protection device
US20180323183A1 (en) * 2017-05-02 2018-11-08 Macronix International Co., Ltd. Electrostatic Discharge Protection Device
CN110034108A (zh) * 2018-09-06 2019-07-19 晶焱科技股份有限公司 瞬态电压抑制器

Also Published As

Publication number Publication date
TW202205605A (zh) 2022-02-01
TWI763029B (zh) 2022-05-01
US11508853B2 (en) 2022-11-22
US20220037537A1 (en) 2022-02-03
CN112185954B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
CN107017247B (zh) 具有低击穿电压的瞬态电压抑制器
US8431958B2 (en) Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
US9461031B1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US8154049B2 (en) ESD protection apparatus and electrical circuit including same
TW200828569A (en) Latch-up free vertical TVS diode array structure using trench isolation
CN107887375B (zh) 半导体静电放电保护元件
US9876006B2 (en) Semiconductor device for electrostatic discharge protection
KR20100062513A (ko) 정전기 방전 보호소자 및 그 제조방법
US7190030B1 (en) Electrostatic discharge protection structure
US11296071B2 (en) Device of protection against electrostatic discharges
US9972615B1 (en) Semiconductor device for electrostatic discharge protection
US20080006847A1 (en) Semiconductor protective structure for electrostatic discharge
CN112185954B (zh) 垂直式双极性晶体管装置
US11011510B2 (en) Breakdown uniformity for ESD protection device
US11049853B2 (en) ESD protection device with breakdown voltage stabilization
EP1190450B1 (en) Electrostatic discharge protection of integrated circuits
CN112185955B (zh) 垂直式双极性晶体管装置
JP3574359B2 (ja) 半導体装置
CN112185956B (zh) 双向静电放电保护装置
EP0996158B1 (en) High voltage resistive structure integrated on a semiconductor substrate
CN112490240B (zh) 一种用于esd防护电路的栅极接地场效应管及其制作方法
JP2012028380A (ja) 半導体装置
TWI655746B (zh) 二極體與二極體串電路
CN112271177A (zh) 垂直式静电放电保护装置
CN111384148A (zh) 半导体组件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant