TW202010088A - 雙向式矽控整流器 - Google Patents

雙向式矽控整流器 Download PDF

Info

Publication number
TW202010088A
TW202010088A TW108125210A TW108125210A TW202010088A TW 202010088 A TW202010088 A TW 202010088A TW 108125210 A TW108125210 A TW 108125210A TW 108125210 A TW108125210 A TW 108125210A TW 202010088 A TW202010088 A TW 202010088A
Authority
TW
Taiwan
Prior art keywords
region
doped
lightly
lightly doped
heavily
Prior art date
Application number
TW108125210A
Other languages
English (en)
Other versions
TWI709219B (zh
Inventor
陳致維
林昆賢
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Publication of TW202010088A publication Critical patent/TW202010088A/zh
Application granted granted Critical
Publication of TWI709219B publication Critical patent/TWI709219B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本發明係揭露一種雙向式矽控整流器，其係包含一輕摻雜半導體結構、一第一輕摻雜區、一第二輕摻雜區、一第一摻雜井區、一第二摻雜井區、一第一重摻雜區、一第二重摻雜區、一第三重摻雜區與一第四重摻雜區。輕摻雜半導體結構、第一重摻雜區與第三重摻雜區屬於第一導電型，第一輕摻雜區、第二輕摻雜區、第一摻雜井區、第二摻雜井區、第二重摻雜區與第四重摻雜區屬於第二導電型。第一輕摻雜區之第一部份位於第一摻雜井區之下方，第二輕摻雜區之第二部份位於第二摻雜井區之下方。

Description

雙向式矽控整流器
本發明係關於一種雙向式矽控整流器，且特別關於一種能降低接面電容之雙向式矽控整流器。
受到靜電放電（ESD）的衝擊而損傷，再加上一些電子產品，如筆記型電腦或手機亦作的比以前更加輕薄短小，對ESD衝擊的承受能力更為降低。對於這些電子產品，若沒有利用適當的ESD保護裝置來進行保護，則電子產品很容易受到ESD的衝擊，而造成電子產品發生系統重新啟動，甚至硬體受到傷害而無法復原的問題。目前，所有的電子產品都被要求能通過IEC 61000-4-2標準之ESD測試需求。對於電子產品的ESD問題，使用暫態電壓抑制器（TVS）是較為有效的解決方法，讓ESD能量快速透過TVS予以釋放，避免電子產品受到ESD的衝擊而造成傷害。TVS的工作原理如第1圖所示，在印刷電路板（PCB）上，暫態電壓抑制器10並聯欲保護裝置12，當ESD情況發生時，暫態電壓抑制器10係瞬間被觸發，同時，暫態電壓抑制器10亦可提供一低電阻路徑，以供暫態之ESD電流進行放電，讓ESD暫態電流之能量透過暫態電壓抑制器10得以釋放。
在美國專利公開號20090032838中，揭露對稱式與雙向式矽控整流器，其係包含一基板、一埋層、一第一井區、一中間區、一第二井區、一第一半導體區、一第二半導體區、一第三半導體區、一第四半導體區、一第五半導體區與一第六半導體區。埋層設於基板上，第一井區、中間區與第二井區依序肩並肩地設於埋層上。第一半導體區與第二半導體區設於第一井區中，第三半導體區設於介於第一井區與中間區的接面中，其中第一閘極覆蓋介於第二半導體區與第三半導體區之間的區域。第四半導體區與第五半導體區設於第二井區中，第六半導體區設於介於第二井區與中間區之間的接面中，其中第二閘極覆蓋介於第五半導體區與第六半導體區之間的接面中。第一井區、第二井區與基板屬於相同導電型，基板與埋層屬於不同導電型。因此，介於井區與基板之間的接面電容無法降低，故對稱式與雙向式矽控整流器無法適用於高速應用。
因此，本發明係在針對上述的困擾，提出一種雙向式矽控整流器，以解決習知所產生的問題。
本發明的主要目的，在於提供一種雙向式矽控整流器，其係於摻雜井區之下方形成輕摻雜區，以降低接面電容，進而應用於高速元件。
為達上述目的，本發明提供一種雙向式矽控整流器，其係包含一輕摻雜半導體結構，屬於第一導電型；一第一輕摻雜區與一第二輕摻雜區，屬於第二導電型，第一輕摻雜區與第二輕摻雜區設於輕摻雜半導體結構中；一第一摻雜井區，屬於第二導電型，第一摻雜井區設於第一輕摻雜區中，第一輕摻雜區之第一部份位於第一摻雜井區之下方；一第二摻雜井區，屬於第二導電型，第二摻雜井區設於第二輕摻雜區中，第二輕摻雜區之第二部份位於第二摻雜井區之下方；一第一重摻雜區，屬於第一導電型，第一重摻雜區設於第一摻雜井區中；一第二重摻雜區，屬於第二導電型，第二重摻雜區設於第二摻雜井區中；一第三重摻雜區，屬於第一導電型，第三重摻雜區設於第二摻雜井區中；以及一第四重摻雜區，屬於第二導電型，第四重摻雜區設於第一摻雜井區中。
在本發明之一實施例中，第一輕摻雜區之第一部份與第二輕摻雜區之第二部份分別作為第一輕摻雜埋區與第二輕摻雜埋區。
在本發明之一實施例中，輕摻雜半導體結構更包含 一輕摻雜基板，屬於第一導電型；以及一輕摻雜磊晶層，屬於第一導電型，輕摻雜磊晶層設於輕摻雜基板，第一輕摻雜埋區與第二輕摻雜埋區設於輕摻雜基板中，第一摻雜井區與第二摻雜井區設於輕摻雜磊晶層中。
在本發明之一實施例中，雙向式矽控整流器更包含一第三摻雜井區，其係屬於第一導電型，第三摻雜井區設於輕摻雜磊晶層中，第三摻雜井區之深度等於或深於第一重摻雜區、第二重摻雜區、第三重摻雜區與第四重摻雜區之深度。
在本發明之一實施例中，第三摻雜井區接觸輕摻雜基板。
在本發明之一實施例中，輕摻雜半導體結構為輕摻雜半導體基板，第一輕摻雜區與第二輕摻雜區為輕摻雜井區。
在本發明之一實施例中，第一輕摻雜區環繞第一摻雜井區，第二輕摻雜區環繞第二摻雜井區。
在本發明之一實施例中，雙向式矽控整流器更包含一第三摻雜井區，其係屬於第一導電型，第三摻雜井區設於輕摻雜基板中，第三摻雜井區之深度等於或深於第一重摻雜區、第二重摻雜區、第三重摻雜區與第四重摻雜區之深度。
在本發明之一實施例中，第三摻雜井區之深度等於第一摻雜井區與第二摻雜井區之每一者的深度。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效更有進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
以下請參閱第2圖，以介紹本發明之雙向式矽控整流器之第一實施例，其係亦為對稱式矽控整流器，並包含一輕摻雜半導體結構14、一第一輕摻雜區16、一第一摻雜井區18、一第一重摻雜區20、一第二重摻雜區22、一第二輕摻雜區24、一第二摻雜井區26、一第三重摻雜區28與一第四重摻雜區30。輕摻雜半導體結構14屬於第一導電型，第一輕摻雜區16屬於第二導電型，第一輕摻雜區16設於輕摻雜半導體結構14中。第一摻雜井區18屬於第二導電型，第一摻雜井區18設於第一輕摻雜區16中。第一輕摻雜區16之第一部份位於第一摻雜井區18之下方。在第一實施例中，第一輕摻雜區16之第一部份作為第一輕摻雜埋區32。第一重摻雜區20屬於第一導電型，第一重摻雜區20設於第一摻雜井區18中。第四重摻雜區30屬於第二導電型，第四重摻雜區30設於第一摻雜井區18中。第一重摻雜區20與第四重摻雜區30電性連接第一接腳。第二輕摻雜區24屬於第二導電型，第二輕摻雜區24設於輕摻雜半導體結構14中。第二摻雜井區26屬於第二導電型，第二摻雜井區26設於第二輕摻雜區24中。第二輕摻雜區24之第二部份位於第二摻雜井區26之下方。在第一實施例中，第二輕摻雜區24之第二部份作為第二輕摻雜埋區34。第二重摻雜區22屬於第二導電型，第二重摻雜區22設於第二摻雜井區26中。第三重摻雜區28屬於第一導電型，第三重摻雜區28設於第二摻雜井區26中。第二重摻雜區22與第三重摻雜區28電性連接第二接腳。
輕摻雜半導體結構14更包含一輕摻雜基板36與一輕摻雜磊晶層38。輕摻雜基板36與輕摻雜磊晶層38屬於第一導電型，輕摻雜磊晶層38設於輕摻雜基板36上。第一輕摻雜埋區32與第二輕摻雜埋區34設於輕摻雜基板36中，第一摻雜井區18與第二摻雜井區26設於輕摻雜磊晶層38中。此外，當第一導電型為P型時，第二導電型為N型。或者，當第一導電型為N型時，第二導電型為P型。當靜電放電(ESD)事件發生在第一接腳時，靜電放電電流流經第一接腳、第一重摻雜區20、第一摻雜井區18、輕摻雜磊晶層38、第二摻雜井區26、第二重摻雜區22與第二接腳。第一摻雜井區18與第二摻雜井區26降低此流通路徑的電阻。當靜電放電事件發生在第二接腳時，靜電放電電流流經第二接腳、第三重摻雜區28、第二摻雜井區26、輕摻雜磊晶層38、第一摻雜井區18、第四重摻雜區30與第一接腳。第一摻雜井區18與第二摻雜井區26亦能降低此流通路徑的電阻。由於第一輕摻雜埋區32與第二輕摻雜埋區34的存在，第一摻雜井區18、第二摻雜井區26與輕摻雜基板36之間的接面電容得以降低，使雙向式矽控整流器能應用在高速元件上。
以下請參閱第3圖，以介紹本發明之雙向式矽控整流器之第二實施例，第二實施例與第一實施例差別在於第二實施例更包含一第三摻雜井區40，其係屬於第一導電型，且第三摻雜井區40設於輕摻雜磊晶層38。第三摻雜井區40之深度等於或深於第一重摻雜區20、第二重摻雜區22、第三重摻雜區28與第四重摻雜區30之深度。較佳地，第三摻雜井區40接觸輕摻雜基板36。當靜電放電(ESD)事件發生在第一接腳時，靜電放電電流流經第一接腳、第一重摻雜區20、第一摻雜井區18、輕摻雜磊晶層38、第三摻雜井區40、第二摻雜井區26、第二重摻雜區22與第二接腳。第一摻雜井區18、第二摻雜井區26與第三摻雜井區40降低此流通路徑的電阻。當靜電放電事件發生在第二接腳時，靜電放電電流流經第二接腳、第三重摻雜區28、第二摻雜井區26、輕摻雜磊晶層38、第三摻雜井區40、第一摻雜井區18、第四重摻雜區30與第一接腳。第一摻雜井區18、第二摻雜井區26與第三摻雜井區40亦能降低此流通路徑的電阻。由於第一輕摻雜埋區32與第二輕摻雜埋區34的存在，第一摻雜井區18、第二摻雜井區26與輕摻雜基板36之間的接面電容得以降低，使雙向式矽控整流器能應用在高速元件上。
以下請參閱第4圖，以介紹本發明之雙向式矽控整流器之第三實施例，第三實施例亦為對稱式矽控整流器，其係包含一輕摻雜半導體結構14、一第一輕摻雜區16、一第一摻雜井區18、一第一重摻雜區20、一第二重摻雜區22、一第二輕摻雜區24、一第二摻雜井區26、一第三重摻雜區28、一第四重摻雜區30與一第三摻雜井區42。輕摻雜半導體結構14屬於第一導電型，第一輕摻雜區16屬於第二導電型，第一輕摻雜區16設於輕摻雜半導體結構14中。第一摻雜井區18屬於第二導電型，第一摻雜井區18設於第一輕摻雜區16中。第一輕摻雜區16之第一部份位於第一摻雜井區18之下方。第一重摻雜區20屬於第一導電型，第一重摻雜區20設於第一摻雜井區18中。第四重摻雜區30屬於第二導電型，第四重摻雜區30設於第一摻雜井區18中。第一重摻雜區20與第四重摻雜區30電性連接第一接腳。第二輕摻雜區24屬於第二導電型，第二輕摻雜區24設於輕摻雜半導體結構14中。第二摻雜井區26屬於第二導電型，第二摻雜井區26設於第二輕摻雜區24中。第二輕摻雜區24之第二部份位於第二摻雜井區26之下方。在第三實施例中，輕摻雜半導體結構14為輕摻雜半導體基板，且第一輕摻雜區16與第二輕摻雜區24為輕摻雜井區。第二重摻雜區22屬於第二導電型，第二重摻雜區22設於第二摻雜井區26中。第三重摻雜區28屬於第一導電型，第三重摻雜區28設於第二摻雜井區26中。第二重摻雜區22與第三重摻雜區28電性連接第二接腳。第三摻雜井區42屬於第一導電型，第三摻雜井區42設於輕摻雜半導體基板中。第三摻雜井區42之深度等於或深於第一重摻雜區20、第二重摻雜區22、第三重摻雜區28與第四重摻雜區30之深度。較佳地，第三摻雜井區42之深度等於第一摻雜井區18與第二摻雜井區26之每一者的深度。此外，當第一導電型為P型時，第二導電型為N型。或者，當第一導電型為N型時，第二導電型為P型。
當靜電放電(ESD)事件發生在第一接腳時，靜電放電電流流經第一接腳、第一重摻雜區20、第一摻雜井區18、輕摻雜半導體結構14、第三摻雜井區42、第二摻雜井區26、第二重摻雜區22與第二接腳。第三摻雜井區42、第一摻雜井區18與第二摻雜井區26降低此流通路徑的電阻。當靜電放電事件發生在第二接腳時，靜電放電電流流經第二接腳、第三重摻雜區28、第二摻雜井區26、輕摻雜半導體結構14、第三摻雜井區42、第一摻雜井區18、第四重摻雜區30與第一接腳。第三摻雜井區42、第一摻雜井區18與第二摻雜井區26亦能降低此流通路徑的電阻。由於第一輕摻雜區16與第二輕摻雜區24的存在，第一摻雜井區18、第二摻雜井區26與輕摻雜半導體結構14之間的接面電容得以降低，使雙向式矽控整流器能應用在高速元件上。
以下請參閱第5圖，以介紹本發明之雙向式矽控整流器之第四實施例，第四實施例與第三實施例差別在於第一輕摻雜區16與第二輕摻雜區24。在第四實施例中，第一輕摻雜區16環繞第一摻雜井區18，第二輕摻雜區24環繞第二摻雜井區26，使第二摻雜井區26與輕摻雜半導體結構14之間的接面電容及第一摻雜井區18與輕摻雜半導體結構14之間的接面電容得以大幅降低。第四實施例的操作過程與第三實施例之操作過程相同，於此不再贅述。
綜上所述，本發明於摻雜井區之下方形成輕摻雜區，以降低接面電容，進而應用於高速元件。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧暫態電壓抑制器 12‧‧‧欲保護裝置 14‧‧‧輕摻雜半導體結構 16‧‧‧第一輕摻雜區 18‧‧‧第一摻雜井區 20‧‧‧第一重摻雜區 22‧‧‧第二重摻雜區 24‧‧‧第二輕摻雜區 26‧‧‧第二摻雜井區 28‧‧‧第三重摻雜區 30‧‧‧第四重摻雜區 32‧‧‧第一輕摻雜埋區 34‧‧‧第二輕摻雜埋區 36‧‧‧輕摻雜基板 38‧‧‧輕摻雜磊晶層 40‧‧‧第三摻雜井區 42‧‧‧第三摻雜井區
第1圖為先前技術之與欲保護裝置連接之暫態電壓抑制器的電路方塊圖。 第2圖為本發明之雙向式矽控整流器之第一實施例之結構剖視圖。 第3圖為本發明之雙向式矽控整流器之第二實施例之結構剖視圖。 第4圖為本發明之雙向式矽控整流器之第三實施例之結構剖視圖。 第5圖為本發明之雙向式矽控整流器之第四實施例之結構剖視圖。
14‧‧‧輕摻雜半導體結構
16‧‧‧第一輕摻雜區
18‧‧‧第一摻雜井區
20‧‧‧第一重摻雜區
22‧‧‧第二重摻雜區
24‧‧‧第二輕摻雜區
26‧‧‧第二摻雜井區
28‧‧‧第三重摻雜區
30‧‧‧第四重摻雜區
32‧‧‧第一輕摻雜埋區
34‧‧‧第二輕摻雜埋區
36‧‧‧輕摻雜基板
38‧‧‧輕摻雜磊晶層

Claims (12)

  1. 一種雙向式矽控整流器，包含： 一輕摻雜半導體結構，屬於第一導電型； 一第一輕摻雜區與一第二輕摻雜區，屬於第二導電型，該第一輕摻雜區與該第二輕摻雜區設於該輕摻雜半導體結構中； 一第一摻雜井區，屬於該第二導電型，該第一摻雜井區設於該第一輕摻雜區中，該第一輕摻雜區之第一部份位於該第一摻雜井區之下方； 一第二摻雜井區，屬於該第二導電型，該第二摻雜井區設於該第二輕摻雜區中，該第二輕摻雜區之第二部份位於該第二摻雜井區之下方； 一第一重摻雜區，屬於該第一導電型，該第一重摻雜區設於該第一摻雜井區中； 一第二重摻雜區，屬於該第二導電型，該第二重摻雜區設於該第二摻雜井區中； 一第三重摻雜區，屬於該第一導電型，該第三重摻雜區設於該第二摻雜井區中；以及 一第四重摻雜區，屬於該第二導電型，該第四重摻雜區設於該第一摻雜井區中。
  2. 如請求項1所述之雙向式矽控整流器，其中該第一重摻雜區與該第四重摻雜區電性連接第一接腳，該第二重摻雜區與該第三重摻雜區電性連接第二接腳。
  3. 如請求項1所述之雙向式矽控整流器，其中該第一輕摻雜區之該第一部份與該第二輕摻雜區之該第二部份分別作為第一輕摻雜埋區與第二輕摻雜埋區。
  4. 如請求項3所述之雙向式矽控整流器，其中該輕摻雜半導體結構更包含： 一輕摻雜基板，屬於該第一導電型；以及 一輕摻雜磊晶層，屬於該第一導電型，該輕摻雜磊晶層設於該輕摻雜基板，該第一輕摻雜埋區與該第二輕摻雜埋區設於該輕摻雜基板中，該第一摻雜井區與該第二摻雜井區設於該輕摻雜磊晶層中。
  5. 如請求項4所述之雙向式矽控整流器，更包含一第三摻雜井區，其係屬於該第一導電型，該第三摻雜井區設於該輕摻雜磊晶層中，該第三摻雜井區之深度等於或深於該第一重摻雜區、該第二重摻雜區、該第三重摻雜區與該第四重摻雜區之深度。
  6. 如請求項5所述之雙向式矽控整流器，其中該第三摻雜井區接觸該輕摻雜基板。
  7. 如請求項1所述之雙向式矽控整流器，其中該輕摻雜半導體結構為輕摻雜半導體基板，該第一輕摻雜區與該第二輕摻雜區為輕摻雜井區。
  8. 如請求項7所述之雙向式矽控整流器，其中該第一輕摻雜區環繞該第一摻雜井區，該第二輕摻雜區環繞該第二摻雜井區。
  9. 如請求項7所述之雙向式矽控整流器，更包含一第三摻雜井區，其係屬於該第一導電型，該第三摻雜井區設於該輕摻雜基板中，該第三摻雜井區之深度等於或深於該第一重摻雜區、該第二重摻雜區、該第三重摻雜區與該第四重摻雜區之深度。
  10. 如請求項9所述之雙向式矽控整流器，其中該第三摻雜井區之深度該等於該第一摻雜井區與該第二摻雜井區之每一者的深度。
  11. 如請求項1所述之雙向式矽控整流器，其中該第一導電型為P型，該第二導電型為N型。
  12. 如請求項1所述之雙向式矽控整流器，其中該第一導電型為N型，該第二導電型為P型。
TW108125210A 2018-08-30 2019-07-17 雙向式矽控整流器 TWI709219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/117,147 US10468513B1 (en) 2018-08-30 2018-08-30 Bidirectional silicon-controlled rectifier
US16/117,147 2018-08-30

Publications (2)

Publication Number Publication Date
TW202010088A true TW202010088A (zh) 2020-03-01
TWI709219B TWI709219B (zh) 2020-11-01

Family

ID=66001878

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108125210A TWI709219B (zh) 2018-08-30 2019-07-17 雙向式矽控整流器

Country Status (3)

Country Link
US (1) US10468513B1 (zh)
CN (1) CN109616509B (zh)
TW (1) TWI709219B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556387B (zh) * 2019-09-07 2022-02-08 电子科技大学 基于soi的双向恒流器件
CN111430305B (zh) * 2020-05-09 2024-05-14 捷捷半导体有限公司 一种制作静电放电保护器件的方法及静电放电保护器件
US11509133B2 (en) * 2020-12-23 2022-11-22 Amazing Microelectronic Corp. Transient voltage suppression device
US20230010423A1 (en) * 2021-07-06 2023-01-12 Amazing Microelectronic Corp. Multi-channel transient voltage suppression device
CN114050180B (zh) * 2021-10-08 2024-05-17 南京矽力微电子技术有限公司 对称的可控硅结构及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895255B1 (en) 2000-10-20 2005-05-17 Symbol Technologies, Inc. Dual mode wireless data communications
US6960792B1 (en) 2003-09-30 2005-11-01 National Semiconductor Corporation Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention
TW200905860A (en) 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
TW200905859A (en) * 2007-07-31 2009-02-01 Amazing Microelectroing Corp Asymmetric type bi-directional silicon control rectifier
US7786504B2 (en) * 2008-03-20 2010-08-31 Amazing Microelectronic Corp. Bidirectional PNPN silicon-controlled rectifier
US20090273006A1 (en) 2008-04-30 2009-11-05 Wen-Yi Chen Bidirectional silicon-controlled rectifier
US7786507B2 (en) 2009-01-06 2010-08-31 Texas Instruments Incorporated Symmetrical bi-directional semiconductor ESD protection device
US20110068366A1 (en) 2009-09-22 2011-03-24 Richtek Technology Corporation Bi-directional SCR ESD device
US8503140B2 (en) 2010-10-05 2013-08-06 International Business Machines Corporation Bi-directional back-to-back stacked SCR for high-voltage pin ESD protection, methods of manufacture and design structures
CN102169881B (zh) * 2011-02-14 2013-01-16 武汉芯安微电子技术有限公司 一种应用于高压工艺集成电路中电源钳位结构
US20130153957A1 (en) * 2011-12-20 2013-06-20 Kun-Hsien Lin Silicon-controlled-rectifier with adjustable holding voltage
US8610251B1 (en) * 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US9929142B2 (en) * 2015-03-04 2018-03-27 Analog Devices, Inc. Apparatus and methods for overvoltage switches with active leakage current compensation
CN105957833B (zh) * 2016-05-16 2019-03-26 深圳市国微电子有限公司 低触发耐正负压的scr esd防护器件及其工艺方法
CN105977253B (zh) * 2016-05-16 2019-03-26 深圳市国微电子有限公司 多触发耐正负压的scr esd防护器件及其工艺方法
CN106876369A (zh) * 2017-03-01 2017-06-20 中国电子科技集团公司第五十八研究所 用于薄外延工艺静电放电保护的可控硅整流器及制备方法
CN108899314B (zh) * 2018-05-23 2023-05-12 湖南大学 静电保护器件

Also Published As

Publication number Publication date
CN109616509B (zh) 2022-04-01
TWI709219B (zh) 2020-11-01
US10468513B1 (en) 2019-11-05
CN109616509A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
TWI709219B (zh) 雙向式矽控整流器
US11482519B2 (en) Transient voltage suppressor and method for manufacturing the same
TWI726354B (zh) 改善靜電放電防護能力之暫態電壓抑制裝置
US8232601B1 (en) Transient voltage suppressors
CN102290419B (zh) 一种基于齐纳二极管的瞬态电压抑制器
TWI422010B (zh) 垂直式暫態電壓抑制器
US8097920B2 (en) Semiconductor integrated circuit comprising electro static discharge protection element
TWI712148B (zh) 垂直式暫態電壓抑制裝置
US11222887B2 (en) Transient voltage suppression device
TWI725481B (zh) 暫態電壓抑制裝置
US20140377940A1 (en) Transient voltage suppressor circuit, and diode device therefor and manufacturing method thereof
TWI699003B (zh) 散熱式齊納二極體
TWI726385B (zh) 矽控整流器
TWI683414B (zh) 改良式暫態電壓抑制裝置
US9659921B2 (en) Power switch device
TWI538160B (zh) 靜電放電保護裝置及其應用
TWI743981B (zh) 雙向靜電放電保護裝置
CN103972304B (zh) 双向瞬态电压抑制半导体器件
TWI844275B (zh) 暫態電壓抑制裝置
US10121777B2 (en) Silicon controlled rectifier
TW202431588A (zh) 暫態電壓抑制裝置
KR19990051369A (ko) 제너 다이오드를 구비한 esd 보호소자
KR20120087113A (ko) 저용량 고속 특성의 정전기 방지 구조