CN103972304B - 双向瞬态电压抑制半导体器件 - Google Patents
双向瞬态电压抑制半导体器件 Download PDFInfo
- Publication number
- CN103972304B CN103972304B CN201410155092.0A CN201410155092A CN103972304B CN 103972304 B CN103972304 B CN 103972304B CN 201410155092 A CN201410155092 A CN 201410155092A CN 103972304 B CN103972304 B CN 103972304B
- Authority
- CN
- China
- Prior art keywords
- doped
- type district
- type
- district
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 12
- 230000001629 suppression Effects 0.000 title claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种双向瞬态电压抑制半导体器件，包括具有重掺杂P型区、第一轻掺杂P型区、第一轻掺杂N型区、第一重掺杂N型区、第二轻掺杂P型区、第二轻掺杂N型区、第二重掺杂N型区的P型单晶硅片衬底；位于第一轻掺杂N型区边缘的四周区域具有第一中掺杂N型区，位于第一轻掺杂P型区边缘的四周区域具有第一中掺杂P型区；位于二轻掺杂N型区边缘的四周区域具有第二中掺杂N型区，位于第二轻掺杂P型区边缘的四周区域具有第二中掺杂P型区。本发明双向瞬态电压抑制半导体器件有效避免了电荷扩展到边缘边角以及电场扩展，保证了在高温下降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，避免了器件的局部温升，提高了器件耐高压性能性和可靠性。
Description
技术领域
本发明涉及一种电压抑制器件，具体涉及一种双向瞬态电压抑制半导体器件。
背景技术
瞬态电压抑制器件确保电路及电子元器件免受静电、浪涌脉冲损伤，甚至失效。一般TVS并联于被保护电路两端，处于待机状态。当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3～1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。
发明内容
本发明提供一种双向瞬态电压抑制半导体器件，该双向瞬态电压抑制半导体器件有效避免了电荷扩展到边缘边角以及电场扩展，保证了在高温下降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，避免了器件的局部温升，提高了器件耐高压性能性和可靠性。
为达到上述目的，本发明采用的技术方案是：一种双向瞬态电压抑制半导体器件，包括具有重掺杂P型区、第一轻掺杂P型区、第一轻掺杂N型区、第一重掺杂N型区、第二轻掺杂P型区、第二轻掺杂N型区、第二重掺杂N型区的P型单晶硅片衬底，此第一轻掺杂N型区与第一轻掺杂P型区接触形成结接触面且其位于其正上方，第一重掺杂N型区与第一轻掺杂N型区接触并位于其正上方，重掺杂P型区与第一轻掺杂P型区接触并位于其正下方，此第二轻掺杂N型区与第二轻掺杂P型区接触形成结接触面且其位于其正下方，第二重掺杂N型区与第二轻掺杂N型区接触并位于其正下方，第二轻掺杂P型区与重掺杂P型区接触并位于其正下方；
一第一环形缺口区位于第一轻掺杂P型区、第一轻掺杂N型区和第一重掺杂N型区四周，所述第一环形缺口区的表面覆盖有第一钝化保护层，此第一钝化保护层内侧延伸至第一重掺杂N型区上表面的边缘区域，第一重掺杂N型区的中央区域覆盖作为电极的第一金属层，一第二环形缺口区位于第二轻掺杂P型区、第二轻掺杂N型区、第二重掺杂N型区四周，所述第二环形缺口区的表面覆盖有第二钝化保护层，此第二钝化保护层内侧延伸至第二重掺杂N型区上表面的边缘区域，第二重掺杂N型区的中央区域覆盖作为电极的第二金属层；
所述第一轻掺杂N型区与第一重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有第一中掺杂N型区，此第一中掺杂N型区的上表面与第一重掺杂N型区的下表面接触，此第一中掺杂N型区的外侧面与第一环形缺口区接触，所述第一轻掺杂P型区与重掺杂P型区接触的下部区域且位于第一轻掺杂P型区边缘的四周区域具有第一中掺杂P型区，此第一中掺杂P型区的下表面与重掺杂P型区的上表面接触，此第一中掺杂P型区的外侧面与第一环形缺口区接触；
所述第二轻掺杂N型区与第二重掺杂N型区接触的下部区域且位于二轻掺杂N型区边缘的四周区域具有第二中掺杂N型区，此第二中掺杂N型区的下表面与第二重掺杂N型区的上表面接触，此第二中掺杂N型区的外侧面与第二环形缺口区接触，
所述第二轻掺杂P型区与重掺杂P型区接触的上部区域且位于第二轻掺杂P型区边缘的四周区域具有第二中掺杂P型区，此第二中掺杂P型区的上表面与重掺杂P型区的下表面接触，此第二中掺杂P型区的外侧面与第二环形缺口区接触。
上述技术方案中进一步改进的技术方案如下：
1. 上述方案中，所述第一中掺杂N型区与第一轻掺杂N型区的接触面为弧形面，所述第一掺杂P型区与第一轻掺杂P型区的接触面为弧形面，所述第一掺杂P型区与第一轻掺杂P型区的接触面为弧形面。
2. 上述方案中，所述第一中掺杂N型区的浓度扩散结深大于第一重掺杂N型区的浓度扩散结深，比值为1~0.6：0.8。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
本发明双向瞬态电压抑制半导体器件，其包括重掺杂P型区、第一轻掺杂P型区、第一轻掺杂N型区和第一重掺杂N型区的P型单晶硅片衬底，第一环形缺口区位于第一轻掺杂P型区、第一轻掺杂N型区和第一重掺杂N型区四周，第一轻掺杂N型区与第一重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有第一中掺杂N型区，第一轻掺杂P型区与重掺杂P型区接触的下部区域且位于第一轻掺杂P型区边缘的四周区域具有第一中掺杂P型区， 在低压（10V以下）TVS在隧道击穿模式下，有效避免了电荷扩展到边缘边角以及电场扩展，保证了在高温下降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，避免了器件的局部温升，提高了器件耐高压性能性和可靠性。
附图说明
附图1为现有电压抑制半导体器件结构示意图；
附图2为本发明双向瞬态电压抑制半导体器件结构示意图。
以上附图中：1、重掺杂P型区；2、第一轻掺杂P型区；3、第一轻掺杂N型区；4、第一重掺杂N型区；5、P型单晶硅片衬底；6、第一环形缺口区；7、第一钝化保护层；8、第一金属层；9、第二金属层；10、第一中掺杂N型区；11、第一中掺杂P型区；12、第二轻掺杂P型区；13、第二轻掺杂N型区；14、第二重掺杂N型区；15、第二环形缺口区；16、第二钝化保护层；17、第二中掺杂N型区；18、第二中掺杂P型区。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种双向瞬态电压抑制半导体器件，包括具有重掺杂P型区1、第一轻掺杂P型区2、第一轻掺杂N型区3、第一重掺杂N型区4、第二轻掺杂P型区12、第二轻掺杂N型区13、第二重掺杂N型区14的P型单晶硅片衬底5，此第一轻掺杂N型区3与第一轻掺杂P型区2接触形成结接触面且其位于其正上方，第一重掺杂N型区4与第一轻掺杂N型区3接触并位于其正上方，重掺杂P型区1与第一轻掺杂P型区2接触并位于其正下方，此第二轻掺杂N型区13与第二轻掺杂P型区12接触形成结接触面且其位于其正下方，第二重掺杂N型区14与第二轻掺杂N型区13接触并位于其正下方，第二轻掺杂P型区12与重掺杂P型区1接触并位于其正下方；
一第一环形缺口区6位于第一轻掺杂P型区2、第一轻掺杂N型区3和第一重掺杂N型区4四周，所述第一环形缺口区6的表面覆盖有第一钝化保护层7，此第一钝化保护层7内侧延伸至第一重掺杂N型区4上表面的边缘区域，第一重掺杂N型区4的中央区域覆盖作为电极的第一金属层8，一第二环形缺口区15位于第二轻掺杂P型区12、第二轻掺杂N型区13、第二重掺杂N型区14四周，所述第二环形缺口区15的表面覆盖有第二钝化保护层16，此第二钝化保护层16内侧延伸至第二重掺杂N型区14上表面的边缘区域，第二重掺杂N型区14的中央区域覆盖作为电极的第二金属层9；
所述第一轻掺杂N型区3与第一重掺杂N型区4接触的上部区域且位于第一轻掺杂N型区3边缘的四周区域具有第一中掺杂N型区10，此第一中掺杂N型区10的上表面与第一重掺杂N型区4的下表面接触，此第一中掺杂N型区10的外侧面与第一环形缺口区6接触，所述第一轻掺杂P型区2与重掺杂P型区1接触的下部区域且位于第一轻掺杂P型区2边缘的四周区域具有第一中掺杂P型区11，此第一中掺杂P型区11的下表面与重掺杂P型区1的上表面接触，此第一中掺杂P型区11的外侧面与第一环形缺口区6接触；
所述第二轻掺杂N型区13与第二重掺杂N型区14接触的下部区域且位于二轻掺杂N型区13边缘的四周区域具有第二中掺杂N型区17，此第二中掺杂N型区17的下表面与第二重掺杂N型区14的上表面接触，此第二中掺杂N型区17的外侧面与第二环形缺口区15接触，
所述第二轻掺杂P型区12与重掺杂P型区1接触的上部区域且位于第二轻掺杂P型区12边缘的四周区域具有第二中掺杂P型区18，此第二中掺杂P型区18的上表面与重掺杂P型区1的下表面接触，此第二中掺杂P型区18的外侧面与第二环形缺口区15接触。
上述第一中掺杂N型区10与第一轻掺杂N型区3的接触面为弧形面。
上述第一中掺杂N型区10的浓度扩散结深大于第一重掺杂N型区4的浓度扩散结深，比值为1~0.6：0.8。
采用上述双向瞬态电压抑制半导体器件时，其在低压（10V以下）TVS在隧道击穿模式下，有效避免了电荷扩展到边缘边角以及电场扩展，保证了在高温下降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，避免了器件的局部温升，提高了器件耐高压性能性和可靠性。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (1)
1.一种双向瞬态电压抑制半导体器件，其特征在于：包括具有重掺杂P型区（1）、第一轻掺杂P型区（2）、第一轻掺杂N型区（3）、第一重掺杂N型区（4）、第二轻掺杂P型区（12）、第二轻掺杂N型区（13）、第二重掺杂N型区（14）的P型单晶硅片衬底（5），此第一轻掺杂N型区（3）与第一轻掺杂P型区（2）接触形成结接触面且第一轻掺杂N型区（3）位于第一轻掺杂P型区（2）正上方，第一重掺杂N型区（4）与第一轻掺杂N型区（3）接触并位于其正上方，重掺杂P型区（1）与第一轻掺杂P型区（2）接触并位于其正下方，此第二轻掺杂N型区（13）与第二轻掺杂P型区（12）接触形成结接触面且第二轻掺杂N型区（13）位于第二轻掺杂P型区（12）正下方，第二重掺杂N型区（14）与第二轻掺杂N型区（13）接触并位于其正下方，第二轻掺杂P型区（12）与重掺杂P型区（1）接触并位于其正下方；
一第一环形缺口区（6）位于第一轻掺杂P型区（2）、第一轻掺杂N型区（3）和第一重掺杂N型区（4）四周，所述第一环形缺口区（6）的表面覆盖有第一钝化保护层（7），此第一钝化保护层（7）内侧延伸至第一重掺杂N型区（4）上表面的边缘区域，第一重掺杂N型区（4）的中央区域覆盖作为电极的第一金属层（8），一第二环形缺口区（15）位于第二轻掺杂P型区（12）、第二轻掺杂N型区（13）、第二重掺杂N型区（14）四周，所述第二环形缺口区（15）的表面覆盖有第二钝化保护层（16），此第二钝化保护层（16）内侧延伸至第二重掺杂N型区（14）上表面的边缘区域，第二重掺杂N型区（14）的中央区域覆盖作为电极的第二金属层（9）；
所述第一轻掺杂N型区（3）与第一重掺杂N型区（4）接触的上部区域且位于第一轻掺杂N型区（3）边缘的四周区域具有第一中掺杂N型区（10），此第一中掺杂N型区（10）的上表面与第一重掺杂N型区（4）的下表面接触，此第一中掺杂N型区（10）的外侧面与第一环形缺口区（6）接触，所述第一轻掺杂P型区（2）与重掺杂P型区（1）接触的下部区域且位于第一轻掺杂P型区（2）边缘的四周区域具有第一中掺杂P型区（11），此第一中掺杂P型区（11）的下表面与重掺杂P型区（1）的上表面接触，此第一中掺杂P型区（11）的外侧面与第一环形缺口区（6）接触；
所述第二轻掺杂N型区（13）与第二重掺杂N型区（14）接触的下部区域且位于第二轻掺杂N型区（13）边缘的四周区域具有第二中掺杂N型区（17），此第二中掺杂N型区（17）的下表面与第二重掺杂N型区（14）的上表面接触，此第二中掺杂N型区（17）的外侧面与第二环形缺口区（15）接触，
所述第二轻掺杂P型区（12）与重掺杂P型区（1）接触的上部区域且位于第二轻掺杂P型区（12）边缘的四周区域具有第二中掺杂P型区（18），此第二中掺杂P型区（18）的上表面与重掺杂P型区（1）的下表面接触，此第二中掺杂P型区（18）的外侧面与第二环形缺口区（15）接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410155092.0A CN103972304B (zh) | 2014-04-18 | 2014-04-18 | 双向瞬态电压抑制半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410155092.0A CN103972304B (zh) | 2014-04-18 | 2014-04-18 | 双向瞬态电压抑制半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972304A CN103972304A (zh) | 2014-08-06 |
| CN103972304B true CN103972304B (zh) | 2016-09-28 |
Family
ID=51241593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410155092.0A Active CN103972304B (zh) | 2014-04-18 | 2014-04-18 | 双向瞬态电压抑制半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972304B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985766B (zh) * | 2014-06-09 | 2017-05-24 | 苏州市职业大学 | 一种瞬态电压抑制二极管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489925A (zh) * | 2012-06-12 | 2014-01-01 | 韩国电子通信研究院 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120050338A (ko) * | 2010-11-10 | 2012-05-18 | 삼성전자주식회사 | 접합 항복을 이용한 전기적 퓨즈 및 이를 구비하는 반도체 집적회로 |
| JP6063629B2 (ja) * | 2012-03-12 | 2017-01-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-04-18 CN CN201410155092.0A patent/CN103972304B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489925A (zh) * | 2012-06-12 | 2014-01-01 | 韩国电子通信研究院 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972304A (zh) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449634B (zh) | 瞬态电压抑制器及其制造方法 | |
| TWI726354B (zh) | 改善靜電放電防護能力之暫態電壓抑制裝置 | |
| CN106558543B (zh) | 静电释放保护器件的半导体结构以及制造方法 | |
| CN108063137B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| TWI709219B (zh) | 雙向式矽控整流器 | |
| US9443841B2 (en) | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise | |
| JP2014067986A (ja) | 半導体装置 | |
| CN103972304B (zh) | 双向瞬态电压抑制半导体器件 | |
| WO2016017386A1 (ja) | 保護素子、保護回路及び半導体集積回路 | |
| US10186509B2 (en) | Method and system for a semiconductor device with integrated transient voltage suppression | |
| CN103094278B (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
| CN102208455A (zh) | 硅控整流器 | |
| CN104124275A (zh) | 回形多叉指场效应晶体管及其制备方法 | |
| CN104465666B (zh) | Soi工艺的静电保护结构及其构成的静电保护电路 | |
| CN104022147A (zh) | 一种瞬态电压抑制半导体器件 | |
| CN203941903U (zh) | 一种瞬态电压抑制半导体器件 | |
| CN204102909U (zh) | 一种整流二极管器件 | |
| US9659921B2 (en) | Power switch device | |
| CN203941908U (zh) | 一种瞬态电压抑制二极管 | |
| CN103972273A (zh) | 低反向漏电流的单向瞬态电压抑制芯片 | |
| TWI496274B (zh) | 暫態電壓抑制器電路及用於其中之二極體元件製造方法 | |
| CN103985766A (zh) | 一种瞬态电压抑制二极管 | |
| CN203941907U (zh) | 一种双向瞬态电压抑制保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |