CN105977253A - 多触发耐正负压的scr esd防护器件及其工艺方法 - Google Patents

多触发耐正负压的scr esd防护器件及其工艺方法 Download PDF

Info

Publication number
CN105977253A
CN105977253A CN201610321749.5A CN201610321749A CN105977253A CN 105977253 A CN105977253 A CN 105977253A CN 201610321749 A CN201610321749 A CN 201610321749A CN 105977253 A CN105977253 A CN 105977253A
Authority
CN
China
Prior art keywords
active area
trap
buried layer
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610321749.5A
Other languages
English (en)
Other versions
CN105977253B (zh
Inventor
杜明
陈瑞军
刘玲
汤波
李晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ShenZhen Guowei Electronics Co Ltd
Shenzhen State Micro Electronics Co Ltd
Original Assignee
ShenZhen Guowei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ShenZhen Guowei Electronics Co Ltd filed Critical ShenZhen Guowei Electronics Co Ltd
Priority to CN201610321749.5A priority Critical patent/CN105977253B/zh
Publication of CN105977253A publication Critical patent/CN105977253A/zh
Application granted granted Critical
Publication of CN105977253B publication Critical patent/CN105977253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明适用于半导体器件领域，提供了一种多触发耐正负压的SCR ESD防护器件及其工艺方法，该器件包括：衬底，在衬底中形成的第一、第二掩埋层；在第一掩埋层上通过生长外延、掺杂后形成的第一阱，在第二掩埋层上生长成的外延层和在外延层中形成的第二、第三阱；分别在第一、第二、第三阱中形成的第一类型有源区，以及在第二阱和外延层的交界处形成的第一类型有源区；在第二阱中形成的两个第二类型有源区，在第三阱中形成的第二类型有源区，在第三阱和外延层的交界处形成的第二类型有源区。本发明提供的器件能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。

Description

多触发耐正负压的SCR ESD防护器件及其工艺方法
技术领域
本发明属于半导体器件领域，尤其涉及一种多触发耐正负压的SCR ESD防护器件及其工艺方法。
背景技术
随着半导体工艺尺寸的缩小，器件工作电压与击穿电压的差距越来越小，集成电路的静电泄放(Electro-Static discharge，ESD)问题越来越显著。通常情况下IC端口的工作电压在0V到电源电压之间，从而普通器件端口的ESD结构也只需要保证端口电压在0V和电源电压之间时ESD器件没有漏电流。
图1为现有高触发耐正压的SCR器件剖面结构图，该结构包括P型衬底(PSUB)1，P型掩埋层(BP)2、17，P阱(PWELL)3、16，P掺杂有源区(P+)4、15，N掺杂有源区(N+)5、14，在应用时，P型衬底1通过P型掩埋层2、17及P阱3、16再通过P掺杂有源区4、15接地，N掺杂有源区5、14接地，栅(poly)6、13接地。该结构还包括N型掩埋层(BN)8，N型外延层(n-epi)10，N阱(NWELL)12，P掺杂有源区(P+)7、11，N掺杂有源区(N+)9，N型掩埋层8通过N型外延层10，N阱12，最后通过N掺杂有源区9接端口PAD，P掺杂有源区7、11同样接端口PAD。在应用时，P掺杂有源区7、11作为发射极，N阱12作为基极，P阱3、16作为集电极，构成横向PNP三极管。N阱12作为集电极，P阱3、16作为基极，N+有源区5、14作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR，等效电路如图2所示。
在ESD事件发生时，如果端口PAD电压高于地，并且达到N阱12和P 阱3、16形成的PN结的反向击穿电压后，PN结被击穿，电流由N阱12流入P阱3、16，横向PNP和横向NPN导通，SCR结构被触发；当端口PAD电压低于地，可通过P阱3、16和N阱12之间的PN结正向导通放电。
从该结构看，触发SCR结构需要端口PAD与地之间电压超过N阱12和P阱3、16之间的PN结的反向击穿电压，由于构成该PN结的两个阱的掺杂浓度都比较低，因此反向击穿电压较高，有可能高于芯片内部栅氧化层的击穿电压，从而无法起到ESD保护作用，并且此结构只适用于PAD正常工作电压高于地电压的情况下。
然而，在实际应用中，一些芯片中会出现端口电压高于电源电压或者低于地电位的负压的情况，而可控硅(Silicon Controlled Rectifier，SCR)器件的导通是通过反向击穿低掺杂浓度的PN结来触发的，这个触发电压在一般的BCD工艺中为30～50V，如果触发电压高于芯片内部栅氧化层击穿电压，就会导致SCR器件起不到ESD保护作用，影响整个芯片的可靠性。
发明内容
本发明实施例的目的在于提供一种多触发耐正负压的SCR ESD防护器件，旨在解决现有SCR ESD防护器件触发电压高于芯片内部栅氧化层击穿电压，无法实现有效的ESD防护的问题。
本发明实施例是这样实现的，一种多触发耐正负压的SCR ESD防护器件，包括：
衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
在所述第一掩埋层上通过生长外延、掺杂后形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层中形成的第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；
在所述第一阱中形成的第一有源区，在所述第二阱中形成的第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成的第三有源区，在所述第三阱中形成的第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；
在所述第二阱中形成的第五有源区和第六有源区，在所述第三阱中形成的第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成的第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；
所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；
所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
本发明实施例的另一目的在于，提供一种多触发耐正负压的SCR ESD防护器件的工艺方法，所述工艺方法包括下述步骤：
在衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层；
在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层中形成第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；
在所述第一阱中形成第一有源区，在所述第二阱中形成第二有源区，在所 述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成第三有源区，在所述第三阱中形成第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；
在所述第二阱中形成第五有源区和第六有源区，在所述第三阱中形成第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；
所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；
所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
本发明实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
附图说明
图1为现有高触发耐正压的SCR器件剖面结构图；
图2为现有高触发耐正压的SCR器件的等效电路原理图；
图3为本发明实施例提供的多触发耐正负压的SCR ESD防护器件的剖面结构图；
图4为本发明实施例提供的多触发耐正负压的SCR ESD防护器件的等效电路原理图；
图5为本发明实施例提供的多触发耐正负压的SCR ESD防护器件的工艺方法流程结构。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
一种多触发耐正负压的SCR ESD防护器件，所述器件包括：
衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
在所述第一掩埋层上通过生长外延、掺杂后形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层中形成的第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；
在所述第一阱中形成的第一有源区，在所述第二阱中形成的第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成的第三有源区，在所述第三阱中形成的第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；
在所述第二阱中形成的第五有源区和第六有源区，在所述第三阱中形成的第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成的第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、 第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；
所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；
所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
本发明实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
以下结合具体实施例对本发明的实现进行详细描述：
图3示出了本发明实施例提供的多触发耐正负压的SCR ESD防护器件的剖面结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，该多触发耐正负压的SCR ESD防护器件包括：
P型衬底(PSUB)1，在P型衬底1中通过扩散或离子注入形成的P型掩埋层(BP)2、25，在P型掩埋层2、25上通过生长外延以及反型掺杂形成的P阱(PWELL)3、24，在P阱3、24中通过掺杂形成的P掺杂有源区(P+)4、23，P型掩埋层2、25通过P阱3、24和P掺杂有源区4、23接到地电位形成隔离。
在本发明实施例中，P型掩埋层(BP)2、P阱(PWELL)3、P掺杂有源区(P+)4与P型掩埋层(BP)25、P阱(PWELL)24、P掺杂有源区(P+)23从版图俯视的角度均为一个闭合的环形。
该结构还包括：在P型衬底1中通过扩散或离子注入形成的N型掩埋层(BN)5和在N型掩埋层5上生长成的N型外延层(n-epi)11，N型掩埋层5 与N型外延层11连接在一起，电位浮空。
可以理解地，N型外延层(n-epi)11是同时在P型掩埋层2、25，N型掩埋层(BN)5和P型衬底1上同时生长而成的，其中P型掩埋层2、25上的N型外延层(n-epi)通过反型掺杂形成为P阱(PWELL)3、24。
该结构还包括：在N型外延层(n-epi)11中掺杂形成的P阱(PWELL)9、21，在P阱9、21中掺杂形成的P掺杂有源区(P+)7、20，在P阱9、21中掺杂形成的N掺杂有源区(N+)6、8、19、22，在应用时，P阱9、21通过P掺杂有源区7、20接地，N掺杂有源区6、8、19、22同时接地。
在本发明实施例中，P阱(PWELL)9、N掺杂有源区(N+)6、P掺杂有源区(P+)7、N掺杂有源区(N+)8与P阱(PWELL)21、N掺杂有源区(N+)22、P掺杂有源区20、N掺杂有源区(N+)19从版图俯视的角度均为一个闭合的环形。
该结构还包括：在N型外延层(n-epi)11中掺杂形成的P阱(PWELL)16，在P阱16中掺杂形成的P掺杂有源区(P+)14，在P阱16中掺杂形成的N掺杂有源区(N+)13、15，在应用时，P阱16通过P掺杂有源区14连接至端口PAD电位，N掺杂有源区13、15同样连接到端口PAD。
在本发明实施例中，N掺杂有源区(N+)13与N掺杂有源区(N+)15从版图俯视的角度为一个闭合的环形。
该结构还包括：在P阱9、21与N型外延层11的交界处同时向P阱9、21和N型外延层11注入形成的P掺杂有源区(P+)10、18，以及在P阱16中与N型外延层11的交界处同时向P阱16和N型外延层11注入形成的N掺杂有源区(N+)12、17。
在本发明实施例中，N掺杂有源区(N+)12与N掺杂有源区(N+)17从版图俯视的角度为一个闭合的环形，P掺杂有源区(P+)10与P掺杂有源区(P+)18从版图俯视的角度为一个闭合的环形。
在应用时，P阱16作为发射极，N型外延层11作为基极，P阱9、21作为 集电极，构成横向PNP三极管。N型外延层11作为集电极，P阱9、21作为基极，N掺杂有源区8、19作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR。
该种结构中，由于从GND到PAD以及从PAD到GND都是相同的SCR结构，所以此结构能耐正负压。在ESD事件发生时，当PAD电压高于GND电压，并达到N型外延层11与P掺杂有源区10、18的击穿电压时，PN结被击穿，电流由N外延层11流向P掺杂有源区10、18，横向PNP和横向NPN导通，SCR被触发。当GND电压高于PAD电压，并达到N掺杂有源区12、17与P阱16的击穿电压时，PN结被击穿，电流由N掺杂有源区12、17流向P阱16，横向PNP和横向NPN导通，SCR被触发。由于N+有源区12、17与P阱16的击穿电压低于N外延层11与P+有源区10、18的击穿电压，所以正反向触发电压并不相同。
作为本发明一实施例，该器件可以采用BCDMOS0.5um的工艺，其结构正向触发电压23V，反向触发电压-14V，远低于芯片内部的栅氧化层击穿电压，因此能够起到ESD保护作用，在人体模型(Human-Body Model，HBM)下ESD防护能力8000V。
能够想到地，可以通过将掺杂类型(P+和N+)互换，并且将PAD端口和GND端口的连接关系也互换，同样可以得到相同性能的多触发耐正负压的SCR ESD防护器件。
本发明实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
本发明实施例的另一目的在于，提供一种多触发耐正负压的SCR ESD防护器件的工艺方法，包括下述步骤：
在衬底中通过扩散形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层；
在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层中形成第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；
在所述第一阱中通过掺杂形成第一有源区，在所述第二阱中通过掺杂形成第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成第三有源区，在所述第三阱中通过掺杂形成第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；
在所述第二阱中通过掺杂形成第五有源区和第六有源区，在所述第三阱中通过掺杂形成第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；
所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；
所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
以下结合具体实施例对本发明的实现进行详细描述：
图5示出了本发明实施例提供的多触发耐正负压的SCR ESD防护器件的工艺方法流程结构，为了便于说明，仅示出了与本发明相关的部分。
作为本发明一实施例，结合附图3、4，该多触发耐正负压的SCR ESD防护器件的工艺方法流程包括下述步骤：
在步骤S101中，在P型衬底(PSUB)1中通过扩散形成P型掩埋层(BP)2、25，以及N型掩埋层(BN)5；
在本发明实施例中，P型掩埋层(BP)2与P型掩埋层(BP)25从版图俯视的角度为一个闭合的环形，N型掩埋层(BN)5位于环形中。
在步骤S102中，在P型掩埋层(BP)2、25，N型掩埋层5和P型衬底1上生长N型外延层(n-epi)11；
在本发明实施例中，N型掩埋层5与N型外延层11连接在一起，电位浮空。
在步骤S103中，在P型掩埋层2、25上的N型外延层(n-epi)通过反型掺杂形成P阱(PWELL)3、24，在N型掩埋层5上的N型外延层(n-epi)11中掺杂形成P阱(PWELL)9、16、21，当然多个P阱可以同时形成；
在本发明实施例中，P型掩埋层2、25上的N型外延层(n-epi)在反型掺杂后变为P阱(PWELL)3、24，且P阱(PWELL)3与P阱(PWELL)24从版图俯视的角度为一个闭合的环形，而N型掩埋层5上的N型外延层(n-epi)11在反型掺杂后依然有部分保留，且P阱(PWELL)9与P阱(PWELL)21从版图俯视的角度为一个闭合的环形。
在步骤S104中，在P阱3、24中通过掺杂形成的P掺杂有源区(P+)4、23，在P阱9、21中掺杂形成的P掺杂有源区(P+)7、20，在P阱16中掺杂形成的P掺杂有源区(P+)14，在P阱9、21与N型外延层11的交界处同时向P阱9、21和N型外延层11注入形成P掺杂有源区(P+)10、18；
在本发明实施例中，P掺杂有源区(P+)4、P掺杂有源区(P+)7、P掺杂有源区(P+)10分别与P掺杂有源区(P+)23、P掺杂有源区(P+)20、P掺杂有源区(P+)18从版图俯视的角度均为一个闭合的环形。
在步骤S105中，在P阱9、21中掺杂形成的N掺杂有源区(N+)6、8、19、22，在P阱16中掺杂形成的N掺杂有源区(N+)13、15，在P阱16中与N型外延层11的交界处同时向P阱16和N型外延层11注入形成的N掺杂 有源区(N+)12、17；
在本发明实施例中，N掺杂有源区(N+)6、N掺杂有源区(N+)8、N掺杂有源区(N+)12、N掺杂有源区(N+)13、分别与N掺杂有源区(N+)22、N掺杂有源区(N+)19、N掺杂有源区(N+)17、N掺杂有源区(N+)15从版图俯视的角度均为一个闭合的环形。
P型掩埋层2、25通过P阱3、24和P掺杂有源区4、23接到地电位形成隔离。在应用时，P阱9、21通过P掺杂有源区7、20接地，N掺杂有源区6、8、19、22同时接地。P阱16通过P掺杂有源区14连接至端口PAD电位，N掺杂有源区13、15同样连接到端口PAD。
结合图4的等效电路原理，其中，R PWELL为P阱16的等效电阻，R pwell为P阱9、21的等效电阻。
在应用时，P阱16作为发射极，N型外延层11作为基极，P阱9、21作为集电极，构成横向PNP三极管。N型外延层11作为集电极，P阱9、21作为基极，N掺杂有源区8、19作为发射极，构成横向NPN三极管。这个横向PNP和横向NPN就构成了可控硅结构SCR。
该种结构中，由于从GND到PAD以及从PAD到GND都是相同的SCR结构，所以此结构能耐正负压。在ESD事件发生时，当PAD电压高于GND电压，并达到N型外延层11与P掺杂有源区10、18的击穿电压时，PN结被击穿，电流由N外延层11流向P掺杂有源区10、18，横向PNP和横向NPN导通，SCR被触发。当GND电压高于PAD电压，并达到N掺杂有源区12、17与P阱16的击穿电压时，PN结被击穿，电流由N掺杂有源区12、17流向P阱16，横向PNP和横向NPN导通，SCR被触发。由于N+有源区12、17与P阱16的击穿电压低于N外延层11与P+有源区10、18的击穿电压，所以正反向触发电压并不相同。
作为本发明一实施例，该器件可以采用BCDMOS0.5um的工艺，其结构正向触发电压23V，反向触发电压-14V，远低于芯片内部的栅氧化层击穿电压， 因此能够起到ESD保护作用，在人体模型(Human-Body Model，HBM)下ESD防护能力8000V。
本发明实施例提供了一种多触发耐正负压的SCR ESD防护器件，能够有效降低SCR结构的触发电压并保证端口正常工作在正负压下，也能满足ESD防护设计要求。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种多触发耐正负压的SCR ESD防护器件，其特征在于，所述器件包括：
衬底，在所述衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
在所述第一掩埋层上通过生长外延、掺杂后形成的第一阱，在所述第二掩埋层上生长成的外延层和在所述外延层中形成的第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；
在所述第一阱中形成的第一有源区，在所述第二阱中形成的第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成的第三有源区，在所述第三阱中形成的第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；
在所述第二阱中形成的第五有源区和第六有源区，在所述第三阱中形成的第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成的第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；
所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；
所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
2.如权利要求1所述的器件，其特征在于，所述衬底为P型衬底；
所述第一掩埋层为P型掩埋层，所述第二掩埋层为N型掩埋层；
所述外延层为N型外延层；
所述第一阱、所述第二阱、所述第三阱均为P阱；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区均为P掺杂有源区；
所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为N掺杂有源区。
3.如权利要求1所述的器件，其特征在于，所述有源区、所述阱以及掩埋层可以通过离子注入或扩散形成。
4.如权利要求1所述的器件，其特征在于，所述器件的线宽为BCDMOS0.5um。
5.一种多触发耐正负压的SCR ESD防护器件的工艺方法，其特征在于，所述工艺方法包括下述步骤：
在衬底中形成的第一掩埋层以及第二掩埋层，所述第一掩埋层为环状，所述第二掩埋层位于所述第一掩埋层中；
在所述第一掩埋层、所述第二掩埋层和所述衬底上生长外延层；
在所述第一掩埋层上的外延层通过反型掺杂形成第一阱，在所述第二掩埋层上的外延层中形成第二阱和第三阱，所述第一阱和所述第二阱均为环状，且所述第二阱位于所述第一阱的环内，所述第三阱位于所述第二阱的环内；
在所述第一阱中形成第一有源区，在所述第二阱中形成第二有源区，在所述第二阱和所述外延层的交界处同时向所述第二阱和所述外延层注入形成第三有源区，在所述第三阱中形成第四有源区，所述第一有源区、第二有源区、第三有源区均为环状；
在所述第二阱中形成第五有源区和第六有源区，在所述第三阱中形成第八有源区，在所述第三阱和所述外延层的交界处同时向所述第三阱和所述外延层注入形成第七有源区，所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为环状，且由外到内依次为第一有源区、第五有源区、第二有源区、第六有源区、第三有源区、第七有源区、第八有源区和第四有源区；
所述第一掩埋层与所述第二掩埋层的掺杂类型相反；
所述第一阱、所述第二阱、所述第三阱的掺杂类型相同；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区的掺杂类型相同，且与所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区的掺杂类型相反；
所述衬底、所述第一掩埋层、所述第一阱、所述第一有源区的掺杂类型相同。
6.如权利要求5所述的工艺方法，其特征在于，所述衬底为P型衬底；
所述第一掩埋层为P型掩埋层，所述第二掩埋层为N型掩埋层；
所述外延层为N型外延层；
所述第一阱、所述第二阱、所述第三阱均为P阱；
所述第一有源区、所述第二有源区、所述第三有源区、所述第四有源区为P掺杂有源区；
所述第五有源区、所述第六有源区、所述第七有源区、所述第八有源区均为N掺杂有源区。
7.如权利要求5所述的工艺方法，其特征在于，所述有源区可以通过离子注入或扩散形成。
8.如权利要求5所述的工艺方法，其特征在于，所述器件的工艺线宽为0.5um。
CN201610321749.5A 2016-05-16 2016-05-16 多触发耐正负压的scr esd防护器件及其工艺方法 Active CN105977253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610321749.5A CN105977253B (zh) 2016-05-16 2016-05-16 多触发耐正负压的scr esd防护器件及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610321749.5A CN105977253B (zh) 2016-05-16 2016-05-16 多触发耐正负压的scr esd防护器件及其工艺方法

Publications (2)

Publication Number Publication Date
CN105977253A true CN105977253A (zh) 2016-09-28
CN105977253B CN105977253B (zh) 2019-03-26

Family

ID=56955707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610321749.5A Active CN105977253B (zh) 2016-05-16 2016-05-16 多触发耐正负压的scr esd防护器件及其工艺方法

Country Status (1)

Country Link
CN (1) CN105977253B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065538A (zh) * 2018-09-30 2018-12-21 湖南大学 多指scr静电保护器件
CN109616509A (zh) * 2018-08-30 2019-04-12 晶焱科技股份有限公司 双向式硅控整流器
CN112928111A (zh) * 2021-01-27 2021-06-08 深圳市国微电子有限公司 耐正负高压的scr esd防护器件及其工艺方法
CN112928112A (zh) * 2021-01-27 2021-06-08 深圳市国微电子有限公司 低触发高维持双向scr防护器件及其工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473169A (en) * 1995-03-17 1995-12-05 United Microelectronics Corp. Complementary-SCR electrostatic discharge protection circuit
CN103606548A (zh) * 2013-12-09 2014-02-26 江南大学 一种齐纳击穿的小回滞scr结构的高压esd保护器件
CN104716133A (zh) * 2013-12-17 2015-06-17 深圳市国微电子有限公司 一种基于scr结构耐正负高压的端口esd结构及其等效电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473169A (en) * 1995-03-17 1995-12-05 United Microelectronics Corp. Complementary-SCR electrostatic discharge protection circuit
CN103606548A (zh) * 2013-12-09 2014-02-26 江南大学 一种齐纳击穿的小回滞scr结构的高压esd保护器件
CN104716133A (zh) * 2013-12-17 2015-06-17 深圳市国微电子有限公司 一种基于scr结构耐正负高压的端口esd结构及其等效电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616509A (zh) * 2018-08-30 2019-04-12 晶焱科技股份有限公司 双向式硅控整流器
CN109616509B (zh) * 2018-08-30 2022-04-01 晶焱科技股份有限公司 双向式硅控整流器
CN109065538A (zh) * 2018-09-30 2018-12-21 湖南大学 多指scr静电保护器件
CN112928111A (zh) * 2021-01-27 2021-06-08 深圳市国微电子有限公司 耐正负高压的scr esd防护器件及其工艺方法
CN112928112A (zh) * 2021-01-27 2021-06-08 深圳市国微电子有限公司 低触发高维持双向scr防护器件及其工艺方法
CN112928111B (zh) * 2021-01-27 2022-08-09 深圳市国微电子有限公司 耐正负高压的scr esd防护器件及其工艺方法
CN112928112B (zh) * 2021-01-27 2023-09-29 深圳市国微电子有限公司 低触发高维持双向scr防护器件及其工艺方法

Also Published As

Publication number Publication date
CN105977253B (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
US9105477B2 (en) ESD protection structure and ESD protection circuit
CN101517727B (zh) 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器
CN105957833B (zh) 低触发耐正负压的scr esd防护器件及其工艺方法
US9613946B2 (en) Low voltage triggered silicon controlled rectifier with high holding voltage and small silicon area
CN102157519B (zh) 硅控整流器
CN104218077B (zh) Esd晶体管
CN105990331B (zh) 一种静电放电保护结构和电子装置
US10930641B2 (en) Series connected ESD protection circuit
CN105977253A (zh) 多触发耐正负压的scr esd防护器件及其工艺方法
CN107248514A (zh) 一种新型esd保护结构及其实现方法
CN107195630B (zh) 一种新型esd保护结构及其实现方法
CN112928112B (zh) 低触发高维持双向scr防护器件及其工艺方法
US9633992B1 (en) Electrostatic discharge protection device
CN104538392B (zh) 一种低触发耐负压的scr器件、工艺方法及应用电路
CN102208455B (zh) 硅控整流器
US9449959B2 (en) ESD protection circuit cell
CN103730458B (zh) 硅控整流器
CN103872038B (zh) 双向三极栅流体装置及其制造方法以及包含该装置的电路
US9871031B2 (en) Semiconductor device and an electronic apparatus
US10290624B2 (en) ESD protection device and method for manufacturing the same
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
CN108780794B (zh) 一种静电放电防护电路
TWI716994B (zh) 低觸發電壓靜電放電防護元件
CN107240584B (zh) 静电放电esd保护器件和半导体装置
US20140225157A1 (en) Methods and Apparatus for ESD Structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant