CN102208455B - 硅控整流器 - Google Patents
硅控整流器 Download PDFInfo
- Publication number
- CN102208455B CN102208455B CN201110076563.5A CN201110076563A CN102208455B CN 102208455 B CN102208455 B CN 102208455B CN 201110076563 A CN201110076563 A CN 201110076563A CN 102208455 B CN102208455 B CN 102208455B
- Authority
- CN
- China
- Prior art keywords
- doped region
- trap
- thyristor
- metal silicide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 14
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 230000003068 static effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明公开一种硅控整流器，包括半导体衬底；形成于该半导体衬底上方的N阱和P阱；形成于该N阱中的第一P+掺杂区和第一N+掺杂区；形成于该P阱中的第二P+掺杂区和第二N+掺杂区；形成于该N阱与该P阱相接合位置的第三掺杂区；以及形成于该第三掺杂区上方的硅化金属阻止区，本发明通过采用硅化金属阻止区减小了电流路径，同时增大了PNPN结形成的寄生三极管的放大器系数，从而提升了硅控整流器的打开速度，提高了硅控整流器的ESD保护能力。
Description
技术领域
本发明关于一种半导体器件，特别是关于一种硅控整流器。
背景技术
随着半导体工艺制程的日益先进，在IC设计中，静电放电(ESD)的保护受到越来越多设计者的关注。组成ESD保护电路的元器件包括电阻(Resistor)，二极管(Diode)，三极管(Bipolar)，栅极接地金氧半场效应晶体管(GGMOSFET)，栅极耦合金氧半场效应晶体管(GCMOSFET)，硅控整流器(SCR)等等。
在众多的ESD防护器件中，硅控整流器(SCR)由于其较低的维持电压，使得在相同的面积下具有最好的ESD防护能力。但是SCR结构作为ESD防护器件时，具有较高的触发电压值，使得整个电路的ESD防护效果并不如预期的理想。为了降低SCR结构过高的触发电压值，设计者研发出了多种经改善的SCR结构，例如低触发电压的硅控整流器(LVTSCR：LowVoltageTriggeringSCR)，改善的横向硅控整流器(MLSCR：ModifiedLateralSCR)。
图1为现有技术中的MLSCR结构剖面图，图2为现有技术中的LVTSCR结构剖面图。结合图1及图2所示，现有技术的SCR结构包括半导体衬底；该半导体衬底上方的N阱和P阱；形成于N阱中的利用浅沟槽隔离(STI)结构相互隔开的第一P+掺杂区和第一N+掺杂区，用作阳极；形成于P阱中的利用浅沟槽隔离(STI)相互隔开第二P+掺杂区和第二N+掺杂区，用作阴极；形成于上述N阱与P阱相接合的位置的第三N+掺杂区，利用浅沟槽隔离结构(STI)隔开第三掺杂区与第二P+掺杂区，在MLSCR结构中，同样利用浅沟槽隔离结构(STI)隔开第三掺杂区与第二N+掺杂区，而在LVTSCR结构中，第三掺杂区与第二N+掺杂区之间通过栅极(gate)连接至阴极。
然而上述硅控整流器的结构却存在如下缺点：由于PNPN结构中NP结间浅沟槽隔离结构(STI)的存在，SCR触发电流路径较长，以MLSCR为例，如图1所示，其触发电流路径需经A-B-C-D-E-F-G-H-I-J，这样会导致其寄生电阻R和寄生电容C都比较大，其PNPN结构所形成的寄生PNP和NPN三极管的放大系数β降低，另一方面由于寄生电阻R和计生电容C会导致时间常数τ＝RC较大进而进一步降低寄生三极管对或硅控整流器SCR的打开速度，换句话来说当频率较高或者持续时间较短的窄脉冲来到时，现有技术所述的PNPN结构的ESD保护电路不能及时发挥应有保护功能，亦即该NP结的STI影响ESD的正常保护功能。
综上所述，可知先前技术的硅控整流器存在浅沟槽隔离结构(STI)影响ESD静电放电正常保护功能的问题，因此实有必要提出改进的技术手段，来解决此一问题。
发明内容
为克服上述现有技术的硅控整流器存在浅沟槽隔离结构影响ESD正常保护功能的问题，本发明的主要目的在于提供一种硅控整流器，其通过去除部分STI，同时采用硅化金属阻止区以减小电流路径，进而增大寄生三极管的放大器系数，从而提高硅控整流器的打开速度，提高硅控整流器的ESD保护能力。
为达上述及其它目的，本发明一种硅控整流器，至少包含：
半导体衬底；
形成于该半导体衬底上方的N阱和P阱；
形成于该N阱中的第一P+掺杂区和第一N+掺杂区；
形成于该P阱中的第二P+掺杂区和第二N+掺杂区；
形成于该N阱与该P阱相接合位置的第三掺杂区；以及
形成于该第三掺杂区上方的硅化金属阻止区。
进一步地，该第三掺杂区为第三P+掺杂区或第三N+掺杂区。
进一步地，该硅化金属阻止区的长度以不超过该第一P+掺杂区与该第二N+掺杂区相接合区域的长度为宜。
进一步地，该第二N+掺杂区与该第三掺杂区接合处的上方设置一连接阴极的栅极。
进一步地，该硅化金属阻止区的长度以不超过该第三掺杂区及该第三掺杂区与该第一P+掺杂区相接合区域为宜。
进一步地，该第一P+掺杂区与该第一N+掺杂区之间具有隔离结构，该第二P+掺杂区与该第二N+掺杂区之间具有隔离结构。
与现有技术相比，本发明一种硅控整流器通过去除中间的第三掺杂区与第一P+掺杂区及第二N+掺杂区的STI，并于第三掺杂区上方形成一硅化金属阻止区，使得PNPN结构所形成的寄生PNP和NPN三极管的源、漏和栅的方块电阻值恢复到原来的值，静电放电时经过大电阻时产生大的压降，进而减小电流路径，增大寄生三极管的放大系数，提高寄生三极管或硅控整流器的打开速度，达到提高ESD保护能力的目的。
附图说明
图1为现有技术中的MLSCR结构剖面图；
图2为现有技术中的LVTSCR结构剖面图
图3为本发明一种硅控整流器之一较佳实施例的结构剖面图；
图4为本发明一种硅控整流器之一另一较佳实施例的结构剖面图；
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一较佳实施例的SCR结构剖面图。在本较佳实施例中，ESD保护电路为MLSCR，如图3所示，本发明一种可控硅整流器包括：半导体衬底31，可为P衬底或N衬底；衬底31上为阱区，包括N阱32与P阱38；形成于N阱32中用作阳极的第一P+掺杂区33和第一N+掺杂区34，第一P+掺杂区33与第一N+掺杂区34利用浅沟槽隔离结构35或场氧化区形成的隔离结构相互隔开，第一N+掺杂区34设置在远离P阱38的一端，第一P+掺杂区33设置在靠近P阱38的一端；形成于P阱38中用作阴极的第二P+掺杂区36和第二N+掺杂区37，第二P+掺杂区36与第二N+掺杂区37利用浅沟槽隔离结构35或场氧化区形成的隔离结构相互隔开，第二P+掺杂区36设置在远离N阱32的一端，第二N+掺杂区37设置于靠近N阱32的一端；形成于上述N阱32和P阱38相接合位置的第三掺杂区39，第三掺杂区39例如通过触发扩散的方式形成，可以为第三N+掺杂区，也可以为第三P+掺杂区；以及形成于该第三掺杂区39上方的硅化金属阻止区40，长度以不超过第一P+掺杂区33与第二N+掺杂区37相接合区域的长度为宜，硅化金属阻止区40通过SALICIDEBLOCK工艺增加一张掩膜版定义SALICIDEBLOCK区域，然后去除该区域的金属硅化物，使PNPN结构所形成的寄生PNP和NPN三极管的源、漏和栅的方块电阻值恢复到原来的值，静电放电时经过大电阻时产生大的压降，因此电流减小，PNPN结构所形成的寄生PNP和NPN三极管的放大系数β增大，提高寄生三极管对或可控硅整流器的打开速度，达到提高ESD保护能力的目的。
图4为本发明另一较佳实施例的SCR结构剖面图。在本较佳实施例中，ESD保护电路为LVTSCR，与MLSCR结构不同的是，在本实施例中，第二N+掺杂区37与第三掺杂区39连接处的上方设置一连接阴极的栅极(gate)41，硅化金属阻止区40形成于第三掺杂区39上，硅化金属区40的覆盖区域以不超过第三掺杂区39及第三掺杂区30与第一P+掺杂区33的接合处为宜。
通过上述分析，可见，本发明一种硅控整流器通过去除中间的第三掺杂区与第一P+掺杂区及第二N+掺杂区之间的STI，并于第三掺杂区上方形成一硅化金属阻止区，使得PNPN结构所形成的寄生PNP和NPN三极管的源、漏和栅的方块电阻值恢复到原来的值，静电放电时经过大电阻时产生大的压降，进而减小电流，增大寄生三极管的放大系数，提高寄生三极管或硅控整流器的打开速度，达到提高ESD保护能力的目的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (5)
1.一种硅控整流器，至少包含：
半导体衬底；
形成于该半导体衬底上方的N阱和P阱；
形成于该N阱中的第一P+掺杂区和第一N+掺杂区；
形成于该P阱中的第二P+掺杂区和第二N+掺杂区；
形成于该N阱与该P阱相接合位置的第三掺杂区；
形成于该第一P+掺杂区与该第一N+掺杂区之间、该第二P+掺杂区与该第二N+掺杂区之间的隔离结构；以及
形成于该第三掺杂区上方的硅化金属阻止区，所述硅化金属阻止区至少覆盖所述第三掺杂区。
2.如权利要求1所述的硅控整流器，其特征在于：该第三掺杂区为第三P+掺杂区或第三N+掺杂区。
3.如权利要求2所述的硅控整流器，其特征在于：该硅化金属阻止区的长度以不超过该第一P+掺杂区与该第二N+掺杂区相接合区域的长度为宜。
4.如权利要求2所述的硅控整流器，其特征在于：该第二N+掺杂区与该第三掺杂区接合处的上方设置一连接阴极的栅极。
5.如权利要求4所述的硅控整流器，其特征在于：该硅化金属阻止区的长度以不超过该第三掺杂区及该第三掺杂区与该第一P+掺杂区相接合区域为宜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110076563.5A CN102208455B (zh) | 2011-03-29 | 2011-03-29 | 硅控整流器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110076563.5A CN102208455B (zh) | 2011-03-29 | 2011-03-29 | 硅控整流器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102208455A CN102208455A (zh) | 2011-10-05 |
| CN102208455B true CN102208455B (zh) | 2016-01-06 |
Family
ID=44697199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110076563.5A Active CN102208455B (zh) | 2011-03-29 | 2011-03-29 | 硅控整流器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102208455B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024354B2 (en) * | 2013-08-06 | 2015-05-05 | Amazing Microelectronics Corp. | Silicon-controlled rectification device with high efficiency |
| CN107785364B (zh) * | 2016-08-31 | 2020-04-21 | 创意电子股份有限公司 | 有界栅极的硅控整流器 |
| CN106876389B (zh) * | 2017-04-28 | 2023-07-25 | 江南大学 | 一种具有阻容二极管辅助触发scr结构的esd防护器件 |
| CN112466938B (zh) * | 2020-11-26 | 2023-11-14 | 中国科学院微电子研究所 | 一种应用于深亚微米级电路静电防护的可控硅器件 |
| CN113990866B (zh) * | 2021-12-28 | 2023-05-09 | 北京芯可鉴科技有限公司 | 一种硅控整流器、芯片及电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979858A (zh) * | 2005-12-01 | 2007-06-13 | 上海华虹Nec电子有限公司 | 防静电保护器件 |
| CN101728428A (zh) * | 2008-10-10 | 2010-06-09 | 和舰科技(苏州)有限公司 | 一种硅控整流器及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW536801B (en) * | 2002-04-22 | 2003-06-11 | United Microelectronics Corp | Structure and fabrication method of electrostatic discharge protection circuit |
| US7728349B2 (en) * | 2005-10-11 | 2010-06-01 | Texas Instruments Incorporated | Low capacitance SCR with trigger element |
-
2011
- 2011-03-29 CN CN201110076563.5A patent/CN102208455B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1979858A (zh) * | 2005-12-01 | 2007-06-13 | 上海华虹Nec电子有限公司 | 防静电保护器件 |
| CN101728428A (zh) * | 2008-10-10 | 2010-06-09 | 和舰科技(苏州)有限公司 | 一种硅控整流器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102208455A (zh) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102956632B (zh) | 一种低寄生电容的双向scr静电放电保护结构 | |
| US8304838B1 (en) | Electrostatic discharge protection device structure | |
| US9704849B2 (en) | Electrostatic discharge protection device structures and methods of manufacture | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN102208455B (zh) | 硅控整流器 | |
| JP2013008715A (ja) | 半導体装置 | |
| US9673189B2 (en) | ESD unit | |
| US9443841B2 (en) | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise | |
| US9018070B2 (en) | Transient voltage suppressor circuit, and diode device therefor and manufacturing method thereof | |
| CN104037171A (zh) | 半导体元件及其制造方法与操作方法 | |
| CN108091650A (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN106653736A (zh) | Esd保护电路及其半导体器件 | |
| CN104392992A (zh) | 一种基于soi的硅控整流器esd保护器件结构 | |
| CN104465653B (zh) | 高压静电保护结构 | |
| CN104538392B (zh) | 一种低触发耐负压的scr器件、工艺方法及应用电路 | |
| CN105393358A (zh) | 在沟槽下方具有沉块扩散区的双极晶体管 | |
| CN105977253A (zh) | 多触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN103730458B (zh) | 硅控整流器 | |
| CN103094278A (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| US10269898B2 (en) | Surrounded emitter bipolar device | |
| Appaswamy et al. | Novel area-efficient techniques for improving ESD performance of Drain extended transistors | |
| CN104637934A (zh) | Esd保护器件 | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140424 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140424 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Effective date of registration: 20140424 Address after: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Grace Semiconductor Manufacturing Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |