CN102956632B - 一种低寄生电容的双向scr静电放电保护结构 - Google Patents

一种低寄生电容的双向scr静电放电保护结构 Download PDF

Info

Publication number
CN102956632B
CN102956632B CN201110255639.0A CN201110255639A CN102956632B CN 102956632 B CN102956632 B CN 102956632B CN 201110255639 A CN201110255639 A CN 201110255639A CN 102956632 B CN102956632 B CN 102956632B
Authority
CN
China
Prior art keywords
well
injection region
trap
esd
way scr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110255639.0A
Other languages
English (en)
Other versions
CN102956632A (zh
Inventor
孙磊
张颖
潘亮
沈红伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201110255639.0A priority Critical patent/CN102956632B/zh
Publication of CN102956632A publication Critical patent/CN102956632A/zh
Application granted granted Critical
Publication of CN102956632B publication Critical patent/CN102956632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本专利公开了一种基于SCR(Silicon Controlled Rectifier)的静电放电(Electrostatic Discharge，ESD)保护结构，这种ESD保护结构保护电子电路免受ESD损坏。该ESD保护结构包括一种NPNPN形式的双向SCR器件，此双向SCR器件包括两个对称的NMOS管，这两个NMOS的漏区通过N阱相连接，这两个NMOS管分别形成于被深N阱隔离出的P阱中，其中一个NMOS的栅、源区和衬底连接被保护的电子电路的一端，另外一个NMOS的栅、源区和衬底连接被保护的电子电路的另外一端，这两个NMOS管和连接它们漏区的N阱形成NPNPN形式的双向SCR，提供这两端之间的ESD防护。

Description

一种低寄生电容的双向SCR静电放电保护结构
技术领域
本发明属于电子技术领域，涉及半导体集成电路芯片的ESD保护电路设计技术，尤其涉及一种SCR结构的ESD保护电路结构。
背景技术
ESD是直接接触或静电场感应引起的两个不同静电势的物体之间静电荷的传输。当ESD现象发生时，会产生一个上升时间很短(约100ps～10ns)、峰值电流很大的电流脉冲，并会伴随几百微焦耳能量。当ESD脉冲出现在集成电路(Integrated Circuit，简称IC)产品的输入输出端(Input and Output，简称I/O)时，造成内部电路的栅氧化层击穿或pn结热击穿，最终导致集成电路产品的失效。通常栅氧化层的击穿电压要低于pn结的热击穿电压，所以CMOS集成电路越来越薄的栅氧化层已成为整个芯片中最容易发生ESD损伤的区域。
对ESD损伤的防护手段可以分为两个方面：一方面是外部因素，即改善器件和电路的生产、工作、存储环境和规范；另一方面是内部因素，即提高片内ESD保护电路的性能，这方面也是目前提高集成电路抗ESD性能的主要手段。在ESD防护设计中，二极管、三极管、MOS管和SCR通常提供ESD保护电路中关键的ESD电流泄放路径，其中SCR结构具有很小的维持电压，很小的导通内阻，因此SCR结构的ESD保护电路具有很强的ESD电流泄放能力，也就是SCR结构的ESD保护电路，单位面积的ESD防护效率很高。
射频信号的频率很高，对ESD保护电路的寄生电容很敏感，过大的ESD保护电路的寄生电容不仅会降低射频电路的性能，还可能误触发ESD保护电路，因此SCR结构的ESD保护电路脱颖而出，在提供很好的ESD保护的同时它的寄生电容也能满足射频信号的要求。
图1所示是一种变形的SCR结构，称为低触发的SCR(Low-Voltage Trigger SCR，LVTSCR)，图2是它的等效电路图。阳极(30)一般连接信号端口，阴极(31)一般连接被保护集成电路的地线，在正向ESD脉冲下，LVTSCR器件中的第二N+注入区(26)、第三N+注入区(27)和第二P+注入区(29)组成的NMOS的源漏区会发生击穿，触发横向的NPN晶体管(NW/PW/N+)，进而触发垂直方向的PNP晶体管(P+/NW/P-sub)，这两个晶体管形成正反馈，提供一条低阻通路，泄放ESD电流。在负向ESD脉冲下，SCR器件利用寄生的NW/P-sub二极管泄放ESD电流。但是如果阳极(30)的信号为负压，就会形成阳极(30)到阴极(31)的倒灌，影响被保护集成电路的正常工作。如果阳极(30)的信号频率很高，LVTSCR保护器件的寄生电容较大，可能会误触发ESD保护电路，不便应用于射频电路，另一方面，LVTSCR的触发电压不对称，难以应用于混合电压接口电路的ESD防护。
发明内容
通过本发明的实施方式可以解决上述提到的问题，本发明中，公开了一种低寄生电容的双向SCR静电放电保护结构，该静电放电保护结构包括了一种基于CMOS工艺的NPNPN型双向SCR器件，该双向SCR器件连接于射频信号端口和地之间，能够对信号端口提供对称的、可调的、低触发电压的ESD防护，并且可以接收负压信号。调节NMOS的器件类型和宽度能够得到合适的触发电压，该双向SCR器件的ESD防护能力取决于它的长度。
如图3，图4所示，所述SCR包括P型衬底(1)内设有深N阱(2)，深N阱(2)上设有P阱，P阱包括对称的第一P阱(5a)和第二P阱(5b)，第三P阱(7)和第四P阱(8)，其中第一P阱(5a)和第二P阱(5b)位于外侧，第三P阱(7)和第四P阱(8)位于内侧，P阱侧面注有与P阱结深相同的N阱，其中第一P阱(5a)和第三P阱(7)间是第一N阱(6a)，第二P阱(5b)和第四P阱(8)间是第二N阱(6b)，第三P阱(7)和第四P阱(8)间是第三N阱(6c)，为了隔离P型衬底(1)和深N阱(2)内的P阱，在P型衬底(1)和深N阱(2)间设置环形N阱(4)，环形N阱(4)外侧设有环形P阱(3)；
第三P阱(7)内设有第一P+注入区(11)、第一N+注入区(13)和第二N+注入区(15)，第一N+注入区(13)和第二N+注入区(15)之间的第三P阱(7)上方具有第一多晶硅区(17)，第一多晶硅区(17)和第三P阱(7)之间具有绝缘层，其中第二N+注入区(15)位于内侧，第一N+注入区(13)位于外侧，第一P+注入区(11)位于第一N+注入区(13)的外侧，第二N+注入区(15)位于第三P阱(7)顶部和第三N阱(6c)顶部相连接的区域；第四P阱(8)内设有第二P+注入区(12)、第三N+注入区(14)和第四N+注入区(16)，第三N+注入区(14)和第四N+注入区(16)之间的第四P阱(8)上方具有第二多晶硅区(18)，第二多晶硅区(18)和第四P阱(8)之间具有绝缘层，其中第四N+注入区(16)位于内侧，第三N+注入区(14)位于外侧，第二P+注入区(12)位于第三N+注入区(14)的外侧，其中第四N+注入区(16)位于第四P阱(8)顶部和第三N阱(6c)顶部相连接的区域；环形N阱(4)顶部设有第五N+注入区(10)，第五N+注入区(10)通过金属和集成电路芯片中的高电位相连；
第一P+注入区(11)、第一N+注入区(13)和第一多晶硅区(17)通过金属导线与被保护的集成电路芯片的端口(19)相连；
第二P+注入区(12)、第三N+注入区(14)和第二多晶硅区(18)通过金属导线与被保护的集成电路芯片的地线(20)相连；
环形P阱(3)顶部和环形N阱(4)顶部相连的区域，第一P+注入区(11)和第五N+注入区(10)之间，第二N+注入区(15)和第四N+注入区(16)之间，第二P+注入区(12)和第五N+注入区(10)之间覆盖浅槽隔离层。
上述技术方案还可以有一些变形方案：
如图5所示，在图3的基础上，去掉第二N+注入区(15)和第四N+注入区(16)之间的STI，连接第二N+注入区(15)和第四N+注入区(16)形成新的N+注入区(33)。
上述方案中，所述一种低寄生电容的双向SCR静电放电保护结构，提供PS模式(I/O管脚接受正向ESD脉冲，地管脚接地)和NS模式(I/O管脚接受负向ESD脉冲，地管脚接地)的ESD防护。
本发明提供的一种低寄生电容的双向SCR静电放电保护结构具有以下特点：
使用双向SCR器件的静电放电保护结构，寄生电容比常规LVTSCR的小50％，对电路的影响很小，适合于射频电路。
使用双向SCR具有较低的，对称的，并且可调的触发电压，适合于低压电路，能有效的保护集成电路的内部电路。
因为双向SCR使用深N阱，因此可以接收负压信号，适合于有负压信号的集成电路。
附图说明
图1为常规LVTSCR ESD保护电路结构的剖面示意图。
图2为常规LVTSCR ESD保护电路结构的等效电路图。
图3为本发明提供的第一种双向SCR ESD保护电路结构的剖面示意图。
图4为本发明提供的第一种双向SCR ESD保护电路结构的等效电路图。
图5为本发明提供的第二种双向SCR ESD保护电路结构的剖面示意图。
具体实施方式
一种低寄生电容的双向SCR静电放电保护结构，如图3所示，包括两个对称的在深N阱上的NMOS管，由于这两个NMOS管的漏区通过N阱相连，形成对称的SCR结构，所述对称的SCR保护结构与它们保护的集成电路集成在同一芯片上。
如图3，图4所示，双向SCR器件包括P型衬底(1)，P型衬底(1)内设有深N阱(2)，深N阱(2)上设有P阱，P阱包括对称的第一P阱(5a)和第二P阱(5b)，第三P阱(7)和第四P阱(8)，其中第一P阱(5a)和第二P阱(5b)位于外侧，第三P阱(7)和第四P阱(8)位于内侧，P阱侧面注有与P阱结深相同的N阱，其中第一P阱(5a)和第三P阱(7)间是第一N阱(6a)，第二P阱(5b)和第四P阱(8)间是第二N阱(6b)，第三P阱(7)和第四P阱(8)间是第三N阱(6c)，为了隔离P型衬底(1)和深N阱(2)内的P阱，在P型衬底(1)和深N阱(2)间设置环形N阱(4)，环形N阱(4)外侧设有环形P阱(3)；
第三P阱(7)内设有第一P+注入区(11)、第一N+注入区(13)和第二N+注入区(15)，第一N+注入区(13)和第二N+注入区(15)之间的第三P阱(7)上方具有第一多晶硅区(17)，第一多晶硅区(17)和第三P阱(7)之间具有绝缘层，其中第二N+注入区(15)位于内侧，第一N+注入区(13)位于外侧，第一P+注入区(11)位于第一N+注入区(13)的外侧，第二N+注入区(15)位于第三P阱(7)顶部和第三N阱(6c)顶部相连接的区域；第四P阱(8)内设有第二P+注入区(12)、第三N+注入区(14)和第四N+注入区(16)，第三N+注入区(14)和第四N+注入区(16)之间的第四P阱(8)上方具有第二多晶硅区(18)，第二多晶硅区(18)和第四P阱(8)之间具有绝缘层，其中第四N+注入区(16)位于内侧，第三N+注入区(14)位于外侧，第二P+注入区(12)位于第三N+注入区(14)的外侧，其中第四N+注入区(16)位于第四P阱(8)顶部和第三N阱(6c)顶部相连接的区域；环形N阱(4)顶部设有第五N+注入区(10)，第五N+注入区(10)通过金属和集成电路芯片中的高电位相连；
第一P+注入区(11)、第一N+注入区(13)和第一多晶硅区(17)通过金属导线与被保护的集成电路芯片的端口(19)相连；
第二P+注入区(12)、第三N+注入区(14)和第二多晶硅区(18)通过金属导线与被保护的集成电路芯片的地线(20)相连；
环形P阱(3)顶部和环形N阱(4)顶部相连的区域，第一P+注入区(11)和第五N+注入区(10)之间，第二N+注入区(15)和第四N+注入区(16)之间，第二P+注入区(12)和第五N+注入区(10)之间覆盖浅槽隔离层。
如图5所示，在图3的基础上，去掉第二N+注入区(15)和第四N+注入区(16)之间的STI，连接第二N+注入区(15)和第四N+注入区(16)形成新的N+注入区(33)。
上述方案中，所述一种低寄生电容的双向SCR静电放电保护结构，提供PS模式和NS模式的ESD防护。
以图3所示的技术方案为例说明本发明提供的低寄生电容的双向SCR静电放电保护结构的工作原理(图5所示的实施方式2和图3所示的实施方式1的工作原理基本一样)。
SCR1由第一N+注入区(13)，第三P阱(7)，第三N阱(6c)和第二P+注入区(12)组成，SCR2由第三N+注入区(14)，第四P阱(8)，第三N阱(6c)和第一P+注入区(11)组成。当被保护的集成电路芯片的端口(19)出现正向ESD脉冲时，第三N+注入区(14)和第四N+注入区(16)之间发生击穿，导致第四P阱(8)电位提高，垂直方向的NPN(N+/PW/NW)开启，垂直方向的NPN的发射极向第三N阱(6c)发射电子，导致横向PNP(PW/NW/PW)开启，开启后的PNP又向第四P阱(8)注入空穴，形成正反馈，最终形成端口19到端口20的低阻通路，利用SCR2泄放端口19出现的正的ESD电荷。
双向SCR ESD保护器件是完全对称的，当端口20出现正向ESD脉冲时，第一N+注入区(13)和第二N+注入区(15)之间发生击穿，导致第三P阱(7)电位提高，垂直方向的NPN(N+/PW/NW)开启，垂直方向的NPN的发射极向第三N阱(6c)发射电子，导致横向PNP(PW/NW/PW)开启，开启后的PNP又向第三P阱(7)注入空穴，形成正反馈，最终形成端口20到端口19的低阻通路，利用SCR1泄放端口20出现的正的ESD电荷。
综上所述，本发明提供的一种低寄生电容的双向SCR静电放电保护结构，由于在深N阱上实现，可以接收负压信号，ESD能力很好，在寄生电容小于等于100fF时，依然可以达到HBM 2kV的ESD防护能力，调节多晶硅的宽度和绝缘层的厚度可以调整触发电压，本发明适合于低压射频接口电路的ESD防护应用。

Claims (5)

1.一种双向SCR静电放电保护结构，对集成电路芯片提供ESD保护，其特征在于双向SCR静电放电保护结构包括双向SCR器件，其中，所述双向SCR器件包括P型衬底(1)，P型衬底(1)内设有深N阱(2)，深N阱(2)上设有P阱，P阱包括对称的第一P阱(5a)和第二P阱(5b)，第三P阱(7)和第四P阱(8)，其中第一P阱(5a)和第二P阱(5b)位于外侧，第三P阱(7)和第四P阱(8)位于内侧，P阱侧面注有与P阱结深相同的N阱，其中第一P阱(5a)和第三P阱(7)间是第一N阱(6a)，第二P阱(5b)和第四P阱(8)间是第二N阱(6b)，第三P阱(7)和第四P阱(8)间是第三N阱(6c)，为了隔离P型衬底(1)和深N阱(2)内的P阱，在P型衬底(1)和深N阱(2)间设置环形N阱(4)，环形N阱(4)外侧设有环形P阱(3)；
第三P阱(7)内设有第一P+注入区(11)、第一N+注入区(13)和第二N+注入区(15)，第一N+注入区(13)和第二N+注入区(15)之间的第三P阱(7)上方具有第一多晶硅区(17)，第一多晶硅区(17)和第三P阱(7)之间具有绝缘层，其中第二N+注入区(15)位于内侧，第一N+注入区(13)位于外侧，第一P+注入区(11)位于第一N+注入区(13)的外侧，第二N+注入区(15)位于第三P阱(7)顶部和第三N阱(6c)顶部相连接的区域；第四P阱(8)内设有第二P+注入区(12)、第三N+注入区(14)和第四N+注入区(16)，第三N+注入区(14)和第四N+注入区(16)之间的第四P阱(8)上方具有第二多晶硅区(18)，第二多晶硅区(18)和第四P阱(8)之间具有绝缘层，其中第四N+注入区(16)位于内侧，第三N+注入区(14)位于外侧，第二P+注入区(12)位于第三N+注入区(14)的外侧，其中第四N+注入区(16)位于第四P阱(8)顶部和第三N阱(6c)顶部相连接的区域；环形N阱(4)顶部设有第五N+注入区(10)，第五N+注入区(10)通过金属和集成电路芯片中的高电位相连；
第一P+注入区(11)、第一N+注入区(13)和第一多晶硅区(17)通过金属导线与被保护的集成电路芯片的端口(19)相连；
第二P+注入区(12)、第三N+注入区(14)和第二多晶硅区(18)通过金属导线与被保护的集成电路芯片的地线(20)相连；
环形P阱(3)顶部和环形N阱(4)顶部相连的区域，第一P+注入区(11)和第五N+注入区(10)之间，第二N+注入区(15)和第四N+注入区(16)之间，第二P+注入区(12)和第五N+注入区(10)之间覆盖浅槽隔离层。
2.根据权利要求1所述的双向SCR静电放电保护结构，其特征在于：第一多晶硅区(17)和第二多晶硅区(18)的宽度根据触发电压的需要进行调节。
3.根据权利要求1所述的双向SCR静电放电保护结构，其特征在于：第一多晶硅区(17)和第三P阱(7)之间的绝缘层，以及第二多晶硅区(18)和第四P阱(8)之间的绝缘层厚度根据触发电压的需要进行调节。
4.根据权利要求1所述的双向SCR静电放电保护结构，其特征在于：第三P阱(7)和第四P阱(8)位于深N阱(2)之上，被保护的集成电路芯片的端口(19)能够接收负压信号。
5.根据权利要求1所述的双向SCR静电放电保护结构，其特征在于：去掉第二N+注入区(15)和第四N+注入区(16)之间的浅槽隔离层，连接第二N+注入区(15)和第四N+注入区(16)形成新的N+注入区(33)。
CN201110255639.0A 2011-08-31 2011-08-31 一种低寄生电容的双向scr静电放电保护结构 Active CN102956632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110255639.0A CN102956632B (zh) 2011-08-31 2011-08-31 一种低寄生电容的双向scr静电放电保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110255639.0A CN102956632B (zh) 2011-08-31 2011-08-31 一种低寄生电容的双向scr静电放电保护结构

Publications (2)

Publication Number Publication Date
CN102956632A CN102956632A (zh) 2013-03-06
CN102956632B true CN102956632B (zh) 2016-09-14

Family

ID=47765223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110255639.0A Active CN102956632B (zh) 2011-08-31 2011-08-31 一种低寄生电容的双向scr静电放电保护结构

Country Status (1)

Country Link
CN (1) CN102956632B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414174B (zh) * 2013-08-21 2016-02-03 成都成电光信科技有限责任公司 静电防护型接口电路
CN103985710B (zh) * 2014-05-13 2016-07-06 西安电子科技大学 一种双向scr结构的esd防护器件
CN104022111B (zh) * 2014-06-17 2017-01-11 东南大学 一种具有双向防护能力的静电放电保护结构
CN105305396A (zh) * 2014-07-22 2016-02-03 无锡麟力科技有限公司 一种具有防反接保护集成电路的esd
CN105428354B (zh) * 2015-12-17 2018-02-23 江南大学 一种具有内嵌叉指nmos双向scr结构的esd保护器件
CN105633074B (zh) * 2016-03-10 2019-01-22 湖南静芯微电子技术有限公司 一种由反偏二极管触发的双向可控硅器件
CN106876369A (zh) * 2017-03-01 2017-06-20 中国电子科技集团公司第五十八研究所 用于薄外延工艺静电放电保护的可控硅整流器及制备方法
CN108899313B (zh) * 2018-05-22 2020-09-08 湖南大学 静电保护器件
CN108899314B (zh) * 2018-05-23 2023-05-12 湖南大学 静电保护器件
CN109065538B (zh) * 2018-09-30 2020-07-24 湖南大学 多指scr静电保护器件
CN109962099A (zh) * 2019-02-25 2019-07-02 中国科学院微电子研究所 双向可控硅静电放电保护结构及soi结构
CN109962098A (zh) * 2019-02-25 2019-07-02 中国科学院微电子研究所 双向可控硅静电放电保护结构及soi结构
CN111725204B (zh) * 2019-07-18 2023-05-26 中国科学院上海微系统与信息技术研究所 一种具有双向scr结构的esd保护器件
CN115483206A (zh) * 2021-06-15 2022-12-16 无锡华润上华科技有限公司 静电保护结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945575A (en) * 2008-04-30 2009-11-01 Amazing Microelectronic Corp Bidirectional silicon-controlled rectifier
CN101752372A (zh) * 2010-01-19 2010-06-23 浙江大学 Npn双极型晶体管辅助触发的互补型scr结构
CN101807598A (zh) * 2010-03-17 2010-08-18 浙江大学 一种pnpnp型双向可控硅
CN101816069A (zh) * 2007-10-08 2010-08-25 英特赛尔美国股份有限公司 可调电压隔离地对地esd钳位电路
CN101834433A (zh) * 2010-03-17 2010-09-15 浙江大学 一种基于互补型scr的静电放电防护电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202114B2 (en) * 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
TW200905860A (en) * 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101816069A (zh) * 2007-10-08 2010-08-25 英特赛尔美国股份有限公司 可调电压隔离地对地esd钳位电路
TW200945575A (en) * 2008-04-30 2009-11-01 Amazing Microelectronic Corp Bidirectional silicon-controlled rectifier
CN101752372A (zh) * 2010-01-19 2010-06-23 浙江大学 Npn双极型晶体管辅助触发的互补型scr结构
CN101807598A (zh) * 2010-03-17 2010-08-18 浙江大学 一种pnpnp型双向可控硅
CN101834433A (zh) * 2010-03-17 2010-09-15 浙江大学 一种基于互补型scr的静电放电防护电路

Also Published As

Publication number Publication date
CN102956632A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
CN102956632B (zh) 一种低寄生电容的双向scr静电放电保护结构
US11600615B2 (en) Protection devices with trigger devices and methods of formation thereof
US8809961B2 (en) Electrostatic discharge (ESD) guard ring protective structure
US8704271B2 (en) Bidirectional electrostatic discharge (ESD) protection
US8338854B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US11121210B2 (en) Integrated circuit with triple guard wall pocket isolation
US9530768B1 (en) Gate-coupled NMOS device for electro-static discharge protection
US20130119433A1 (en) Isolation structure for esd device
CN102142440B (zh) 一种可控硅器件
CN101281910A (zh) 多晶硅级连二极管
CN109712971B (zh) 半导体静电放电保护元件
US8963202B2 (en) Electrostatic discharge protection apparatus
US9018070B2 (en) Transient voltage suppressor circuit, and diode device therefor and manufacturing method thereof
CN101789428B (zh) 一种内嵌pmos辅助触发可控硅结构
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN100470804C (zh) 一种利用多晶硅构建esd泄放通道的防护电路
CN102034814B (zh) 一种静电放电防护器件
CN103943612B (zh) 静电放电保护装置
CN101814498B (zh) 一种内嵌nmos辅助触发可控硅结构
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN102208455A (zh) 硅控整流器
CN109300895B (zh) Ldmos-scr结构的esd保护器件
CN109742070B (zh) 一种fdsoi可控硅静电保护器件
CN113838847B (zh) 一种用于低压esd防护的双向dcscr器件
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building,

Applicant after: Beijing CEC Huada Electronic Design Co., Ltd.

Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer

Applicant before: Beijing CEC Huada Electronic Design Co., Ltd.

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant