CN103985710B - 一种双向scr结构的esd防护器件 - Google Patents
一种双向scr结构的esd防护器件 Download PDFInfo
- Publication number
- CN103985710B CN103985710B CN201410200747.1A CN201410200747A CN103985710B CN 103985710 B CN103985710 B CN 103985710B CN 201410200747 A CN201410200747 A CN 201410200747A CN 103985710 B CN103985710 B CN 103985710B
- Authority
- CN
- China
- Prior art keywords
- region
- well region
- district
- well
- floating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及集成电路的静电防护技术领域，公开了一种专用于电源箝位电路的新型双向SCR型ESD防护器件。本发明的双向SCR型ESD器件应用于电源轨与地轨之间，通用于任何不同电位的电源轨之间的静电防护，该器件以其独有的双向导通性，可在ESD事件到来时迅速导通形成低阻抗通路来泄放大电流从而保护内部的核心电路免受ESD事件的损害，再者由于其双向性，在应用于电源轨与地轨之间时，亦可在一定程度上减轻I/O口处二极管对于反向放电的压力。本发明的有益效果是结构简单，成本低。
Description
技术领域
本发明属于半导体物理和电子电路技术领域，涉及一种双向SCR结构的ESD防护器件。
背景技术
自然界的静电放电现象(ESD)是引起集成电路失效的最主要的可靠性问题之一，相关调查研究表明，集成电路失效产品中30％-40％都是由于静电放电现象引起的,针对静电放电的问题，现阶段的防护方式主要有两类，一类是位于I/O口的静电防护，其难点是对内部电路匹配特性具有很大影响的寄生效应与其所能产生的防护能力之间的折衷；另一类则是位于电源轨与地轨之间或不同电位的电源轨之间的电源箝位电路，其难点在于在不影响电源上电正常工作的情况下，正确识别ESD事件并迅速形成低阻抗通路从而将ESD电流泄放。区别于传统的电源箝位电路，双向电源箝位电路的优势是它可以控制其所接端口之间双向ESD脉冲，防护效率高于单向器件，并且由于其双向可用性，当使用在混合信号集成电路中时，不同电位之间的ESD防护可以不依靠地线传输而仅仅通过两个电源轨之间的双向电源箝位电路来进行泄放，进一步提高了电源轨之间的防护效率。
浙江大学拥有的“一种PNPNP型双向可控硅”(授权公告号：CN101807598A)公开了一种双向可用的SCR结构，通过加入“漂移区”的工艺，构造了双向SCR所需要的PNPNP结构，该结构增加漂移区无疑多了一道工艺增加了成本，在简单的BiCMOS工艺之下实现起来有一定难度，再者模型电路中基本是三个双极型晶体管串联的结构，造成了结构的冗余，容易抬高触发电压并且没有响应的调整措施，而且，电路模型中间部分的NPN管由于两个N端为N型漂移区，掺杂类型属轻掺杂，轻掺杂发射极的NPN晶体管性能未必可以达到晶闸管的要求，因此需要牺牲一部分的性能，具体实现上也并不容易。
发明内容
本发明的目的在于提供一种双向SCR结构的ESD防护器件，解决了现有的双向SCR结构结构复杂成本高的问题。
本发明所采用的技术方案是包括衬底区、阱区、悬浮衬底区和栅区；
所述阱区形成于衬底区之上，包括左方N阱区、右方N阱区，P阱区以及左方深N阱区、右方深N阱区，所述左方N阱区和右方N阱区与所述P阱区相邻，左方深N阱区和右方深N阱区分别与左方N阱区和右方N阱区相邻并需要左方N阱区和右方N阱区提供通路与外界电路及电位相连；
所述左方N阱区和右方N阱区为环形N阱区，分别位于左方和右方，左方N阱区和右方N阱区共同被深槽隔离包围；
所述左方深N阱区和右方深N阱区分别位于左方环形N阱区和右方环形N阱区之下并与之相接触；
所述P阱区位于左方N阱区和右方N阱区之间，P阱区与左方环形N阱区之间表面设有左方N+注入区，P阱区与右方环形N阱区之间表面设有右方N+注入区；
悬浮衬底区包括左方悬浮衬底区和右方悬浮衬底区，均为P型，分别位于左方N阱区和右方N阱区内，所述左方悬浮衬底区上设有左方P+注入区和左方N+注入区，所述右方悬浮衬底区上设有右方P+注入区和右方N+注入区，在左方环形N阱区与左方悬浮衬底区之间上方设有左方N+注入区，在右方环形N阱区与右方悬浮衬底区之间上方设有右方N+注入区，左方悬浮衬底区通过左方深N阱区与衬底区相隔离，右方悬浮衬底区通过所述右方深N阱区与衬底区相隔离；
所述栅区包括左方栅区和右方栅区，左方栅区形成于左方悬浮衬底区之上，右方栅区形成于右方悬浮衬底区之上，左方栅区和右方栅区包括栅氧化层区和多晶硅区，栅氧化层区设于左方悬浮衬底区和右方悬浮衬底区的上表面；
进一步，所述左方栅区与所述右方悬浮衬底区之上的所述右方P+注入区以及所述右方N+注入区相连并引出作为左方电极，所述右方栅区与所述左方悬浮衬底区之上的所述左方P+注入区以及所述左方N+注入区相连并引出作为右方电极。
进一步，所述左方悬浮衬底区上的所述左方N+注入区与所述左方P+注入区为基准，若到来ESD正向脉冲，右方悬浮衬底区上的NMOS管沟道内将形成强反型层，由所述左方悬浮衬底区、所述左方环形N阱、所述P阱、以及所述右方环形N阱共同形成左方为阳极、右方为阴极的PNPN结构的晶闸管，并利用晶闸管的正反馈特性将ESD脉冲泄放；
若到来ESD负向脉冲，则左方悬浮衬底区上的NMOS管沟道内将形成强反型层，由所述右方悬浮衬底区、所述右方环形N阱、所述P阱区、以及所述左方环形N阱共同形成右方为阳极、左方为阴极的PNPN结构的晶闸管，并利用所述晶闸管的正反馈特性将ESD脉冲泄放。
进一步，所述栅氧化层区采用高K介质Si3N4，该材料作为栅介质的漏电流比SiO2小几个数量级，并且与多晶硅栅以及硅衬底的界面态良好，不存在过渡层，因此有效减小了泄漏电流，增大了其抗静电能力；
进一步，通过控制所述左方电极与右方电极以及控制NMOS管栅极之间金属线的宽度来控制二者之间的寄生金属电阻值，增大金属电阻值则可以协同所述的高K栅氧化层共同保护所述右方栅控制管免受静电冲击的破坏，所述右方电极接在所述左方控制NMOS管栅极由于左右方距离较远，可通过控制所述右方电极与所述左方控制NMOS管栅极之间金属线的宽度来控制二者之间的寄生金属电阻值，增大所述金属电阻值则可以协同所述的高K栅氧化层共同保护所述左方栅控制管免受静电冲击的破坏。
进一步，所述整个双向晶闸管的衬底区接触整个电路版图包括深槽隔离的外围，如此做法可以在的所述P阱区与衬底区接触之间通过深槽隔离增加一个很大的电阻Rsub，该深槽隔离的作用是进一步隔绝与衬底区相接触的P阱区与外界的寄生对电路性能的影响。
本发明的有益效果是结构简单，成本低。
附图说明
图1为本发明的应用电路结构示意图；
图2为本发明防护器件的版图横截面图；
图3为本发明防护器件的版图俯视图；
图4为本发明防护的电学模型电路图。
图中，1.衬底区，2.左方N阱区，3.右方N阱区，4.P阱区，5.左方深N阱区，6.右方深N阱区，7.左方悬浮衬底区，8.右方悬浮衬底区，9.第一左方N+注入区，10.第二左方N+注入区，11.第三左方N+注入区，12.第一右方N+注入区，13.第二右方N+注入区，14.第三右方N+注入区，15.左方P+注入区，16.右方P+注入区，17.左方栅区，18.右方栅区，19.深槽隔离。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
如图1所示，本发明为图中所示双向晶闸管，主要用于电源箝位电路的防护，即在ESD事件到来时，通过其双向导通及低阻性，可将其两端的电压钳制在一个较低的范围之内，使图示核心电路免受来自的VDD端与GND端之间高电压及大电流的损害。
如图2所示，本发明一种双向SCR结构的ESD防护器件包括衬底区1、阱区、悬浮衬底区和栅区；所述阱区形成于衬底区1之上，包括左方N阱区2、右方N阱区3，P阱区4以及左方深N阱区5、右方深N阱区6，所述左方N阱区2和右方N阱区3与所述P阱区4相邻并通过P阱区4连接，左方深N阱区5和右方深N阱区6分别与左方N阱区2和右方N阱区3相连并通过左方N阱区2和右方N阱区3提供通路与外界电路及电位相连；所述左方N阱区2和右方N阱区3为环形N阱区，分别位于左方和右方，左方N阱区2和右方N阱区3共同被深槽隔离19包围；所述左方深N阱区5和右方深N阱区6分别位于左方环形N阱区2和右方环形N阱区3之下并与之相接触；所述P阱区4位于左方N阱区2和右方N阱区3之间，P阱区4与左方环形N阱区2接触面之间内嵌有第三左方N+注入区11，P阱区4与右方环形N阱区3接触面之间内嵌有第一右方N+注入区12；悬浮衬底区包括左方悬浮衬底区7和右方悬浮衬底区8，均为P型，分别位于左方N阱区2和右方N阱区3的环形内部，所述左方悬浮衬底区7上方设有左方P+注入区15和第二左方N+注入区10，所述右方悬浮衬底区8上设有右方P+注入区16和第二右方N+注入区13，在左方环形N阱区2与左方悬浮衬底区7接触面上方内嵌有第一左方N+注入区9，在右方环形N阱区3与右方悬浮衬底区8接触面上方内嵌有第三右方N+注入区14，左方悬浮衬底区7通过左方深N阱区5与衬底区1相隔离，右方悬浮衬底区8通过右方深N阱区6与衬底区1相隔离，所述栅区包括左方栅区17和右方栅区18，左方栅区17形成于左方悬浮衬底区7之上，右方栅区18形成于右方悬浮衬底区8之上，左方栅区17和右方栅区18由下部的栅氧化层区和上部的多晶硅层区构成，栅氧化层区设于左方悬浮衬底区7和右方悬浮衬底区8的上表面，第一左方N+注入区9和第二左方N+注入区10之间增加左方栅区17形成NMOS管，第二右方N+注入区13和第三右方N+注入区14分别作为源级和漏级，其间的右方悬浮衬底区8上设置右方栅区18形成N型MOS晶体管。
第一左方N+注入区9与第三左方N+注入区11相连，第一右方N+注入区12与第三右方N+注入区14相连，左方栅区17通过与右方P+注入区16、第二右方N+注入区13相连并引出成为左方电极，右方栅区18通过金属电阻与第二左方N+注入区10、左方P+注入区15相连并引出成为右方电极。金属层是在衬底区1及栅氧化层的上方负责将电极相互连接的多层金属，即集成电路常说的“布局布线”中的“线”。金属电阻起到对抗静电能力的调节作用，分别位于18与左边电极以及17与右边电极之间。
左方栅区17与所述右方悬浮衬底8之上的所述右方P+注入区16以及所述右方N+注入区13相连并引出作为左方电极，所述右方栅区18与所述左方悬浮衬底7之上的所述左方P+注入区15以及所述左方N+注入区10相连并引出作为右方电极。
本发明的特征在于双向可用性，所述左方悬浮衬底区7上的所述左方N+注入区10与所述左方P+注入区15为基准，若到来ESD正向脉冲，右方悬浮衬底区8上的NMOS管沟道内将形成强反型层，由所述左方悬浮衬底区7、所述左方环形N阱2、所述P阱4、以及所述右方环形N阱3共同形成左方为阳极、右方为阴极的PNPN结构的晶闸管，并利用晶闸管的正反馈特性将ESD脉冲泄放；若到来ESD负向脉冲，则左方悬浮衬底区7上的NMOS管沟道内将形成强反型层，由所述右方悬浮衬底区8、所述右方环形N阱3、所述P阱区4、以及所述左方环形N阱2共同形成右方为阳极、左方为阴极的PNPN结构的晶闸管，并利用所述晶闸管的正反馈特性将ESD脉冲泄放。
栅区氧化层采用高K介质Si3N4，该材料作为栅介质的漏电流比SiO2小几个数量级，并且与多晶硅栅以及硅衬底的界面态良好，不存在过渡层，因此有效减小了泄漏电流，增大了其抗静电能力；
通过控制所述左方电极与右方电极以及控制NMOS管栅极之间金属线的宽度来控制二者之间的寄生金属电阻值，增大金属电阻值则可以协同所述的高K栅氧化层共同保护所述右方栅控制管免受静电冲击的破坏，所述右方电极接在所述左方控制NMOS管栅极由于左右方距离较远，可通过控制所述右方电极与所述左方控制NMOS管栅极之间金属线的宽度来控制二者之间的寄生金属电阻值，增大所述金属电阻值则可以协同所述的高K栅氧化层共同保护所述左方栅控制管免受静电冲击的破坏。
整个双向晶闸管的衬底接触整个电路版图包括深槽隔离的外围，如此做法可以在的所述P阱区4与衬底区1接触之间通过深槽隔离19增加一个很大的电阻Rsub，该深槽隔离19的作用是进一步隔绝与衬底区1相接触的P阱区4与外界的寄生对电路性能的影响。
参照图3，为图2所对应的俯视图，图2是版图，图4是图2版图对应的电路模型图，图4中上下两个端口分别对应图2中左右两个端口，图4为的双向SCR型ESD器件的模型电路图，其中A、B两端为该器件的两个电路端口，即上面说的左方电极和右方电极，同时晶体管Q2由于其工艺的特殊性，其发射极和集电极关于基极轴对称，并且均为N+掺杂。Q1Q2Q3均为从图2的版图所示结构中提取出的器件模型。以Q3基极相连的电极为发射极为准：以A端为参考点，当正向ESD事件到来时，A点产生高电压，因此MOS管M2将在沟道产生强反型层，M2的源、漏之间电阻很小，同时由于A点的高电压以及MOS管M1的关断，晶体管Q1的发射结正偏，从而Q1导通，逐渐将晶体管Q2的基极电压升高，如前，M2沟道为强反型层，因此其沟道电阻极小，则Q2发射结正偏，Q2导通，因此其集电极电流被放大，由于Q2的集电极电流同时又是Q1的基极电流，因此Q1的基极电流被放大，于是Q1与Q2形成了基极电流、集电极电流的正反馈；当负向ESD事件到来时，B点产生高电压，因此MOS管M1将在沟道产生强反型层，M1的源、漏之间电阻很小，同时由于B点的高电压以及MOS管M2的关断，晶体管Q3的发射结正偏，从而Q3导通，逐渐将晶体管Q2的基极电压升高，如前，M2沟道为强反型层，因此其沟道电阻极小，则Q2集电结正偏，Q2反向导通，因此其发射极电流被放大，由于Q2的发射极电流同时又是Q3的基极电流，因此Q3的基极电流被放大，于是Q3与Q2形成了基极电流、发射极电流的正反馈。这两种正反馈使得节点A、B之间的泄放电流不断增大，从而将A、B之间的电压钳制在一个安全的范围内，从而避免了ESD事件对核心电路的损伤，达到了保护的作用。
本发明的优点还有：
1.双向可用，提高了SCR的应用面，在一定程度上减轻了I/O口反向防护的压力，间接减小了输入I/O口防护器件的寄生，使得匹配以及内部电路性能更为优越。
2.以单纯的BiCMOS工艺实现，更为容易。
Claims (6)
1.一种双向SCR结构的ESD防护器件，其特征在于:包括衬底区(1)、阱区、悬浮衬底区和栅区；
所述阱区形成于衬底区(1)之上，包括左方N阱区(2)、右方N阱区(3)，P阱区(4)以及左方深N阱区(5)、右方深N阱区(6)，所述左方N阱区(2)和右方N阱区(3)与所述P阱区(4)相邻，左方深N阱区(5)和右方深N阱区(6)分别与左方N阱区(2)和右方N阱区(3)相邻并需要左方N阱区(2)和右方N阱区(3)提供通路与外界电路及电位相连；
所述左方N阱区(2)和右方N阱区(3)为环形N阱区，分别位于左方和右方，左方N阱区(2)和右方N阱区(3)共同被深槽隔离(19)包围；
所述左方深N阱区(5)和右方深N阱区(6)分别位于左方环形N阱区(2)和右方环形N阱区(3)之下并与之相接触；
所述P阱区(4)位于左方N阱区(2)和右方N阱区(3)之间，P阱区(4)与左方环形N阱区(2)之间表面设有左方N+注入区(11),P阱区(4)与右方环形N阱区(3)之间表面设有右方N+注入区(12)；
悬浮衬底区包括左方悬浮衬底区(7)和右方悬浮衬底区(8)，均为P型，分别位于左方N阱区(2)和右方N阱区(3)内，所述左方悬浮衬底区(7)上设有左方P+注入区(15)和左方N+注入区(10)，所述右方悬浮衬底区(8)上设有右方P+注入区(16)和右方N+注入区(13)，在左方环形N阱区(2)与左方悬浮衬底区(7)之间上方设有左方N+注入区(9)，在右方环形N阱区(3)与右方悬浮衬底区(8)之间上方设有右方N+注入区(14)，左方悬浮衬底区(7)通过左方深N阱区(5)与衬底区(1)相隔离，右方悬浮衬底区(8)通过所述右方深N阱区(6)与衬底区(1)相隔离；
所述栅区包括左方栅区(17)和右方栅区(18)，左方栅区(17)形成于左方悬浮衬底区(7)之上，右方栅区(18)形成于右方悬浮衬底区(8)之上，左方栅区(17)和右方栅区(18)包括栅氧化层区和多晶硅区，栅氧化层区设于左方悬浮衬底区(7)和右方悬浮衬底区(8)的上表面。
2.按照权利要求1所述一种双向SCR结构的ESD防护器件，其特征在于：所述左方栅区(17)与所述右方悬浮衬底区(8)之上的所述右方P+注入区(16)以及所述右方N+注入区(13)相连并引出作为左方电极，所述右方栅区(18)与所述左方悬浮衬底区(7)之上的所述左方P+注入区(15)以及所述左方N+注入区(10)相连并引出作为右方电极。
3.按照权利要求1所述一种双向SCR结构的ESD防护器件，其特征在于：
所述左方悬浮衬底区(7)上的所述左方N+注入区(10)与所述左方P+注入区(15)为基准，若到来ESD正向脉冲，右方悬浮衬底区(8)上的NMOS管沟道内将形成强反型层，由所述左方悬浮衬底区(7)、所述左方N阱区(2)、所述P阱区(4)、以及所述右方环形N阱区(3)共同形成左方为阳极、右方为阴极的PNPN结构的晶闸管，并利用晶闸管的正反馈特性将ESD脉冲泄放；
若到来ESD负向脉冲，则左方悬浮衬底区(7)上的NMOS管沟道内将形成强反型层，由所述右方悬浮衬底区(8)、所述右方环形N阱区(3)、所述P阱区(4)、以及所述左方环形N阱区(2)共同形成右方为阳极、左方为阴极的PNPN结构的晶闸管，并利用所述晶闸管的正反馈特性将ESD脉冲泄放。
4.按照权利要求1所述一种双向SCR结构的ESD防护器件，其特征在于：所述栅氧化层区采用高K介质Si3N4，该高K介质材料作为栅介质的漏电流比SiO2小几个数量级，并且与多晶硅栅以及硅衬底的界面态良好，不存在过渡层，因此有效减小了泄漏电流，增大了其抗静电能力。
5.按照权利要求2所述一种双向SCR结构的ESD防护器件，其特征在于：通过控制所述左方电极与右方电极以及控制NMOS管栅极之间金属线的宽度来控制二者之间的寄生金属电阻值，增大金属电阻值则可以协同所述的栅氧化层共同保护右方悬浮衬底区(8)上的NMOS管免受静电冲击的破坏，所述右方电极接在左方悬浮衬底区(7)上的NMOS管栅极由于左右方距离较远，可通过控制所述右方电极与所述左方控制NMOS管栅极之间金属线的宽度来控制二者之间的寄生金属电阻值，增大所述金属电阻值则可以协同所述的高K栅氧化层共同保护左方悬浮衬底区(7)上的NMOS管免受静电冲击的破坏。
6.按照权利要求1所述一种双向SCR结构的ESD防护器件，其特征在于：双向PNPN结构的晶闸管的衬底区接触整个电路版图包括深槽隔离的外围，如此做法可以在所述P阱区(4)与衬底区(1)接触之间通过深槽隔离(19)增加一个很大的电阻Rsub，该深槽隔离(19)的作用是进一步隔绝与衬底区(1)相接触的P阱区(4)与外界的寄生对电路性能的影响。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410200747.1A CN103985710B (zh) | 2014-05-13 | 2014-05-13 | 一种双向scr结构的esd防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410200747.1A CN103985710B (zh) | 2014-05-13 | 2014-05-13 | 一种双向scr结构的esd防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103985710A CN103985710A (zh) | 2014-08-13 |
| CN103985710B true CN103985710B (zh) | 2016-07-06 |
Family
ID=51277617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410200747.1A Expired - Fee Related CN103985710B (zh) | 2014-05-13 | 2014-05-13 | 一种双向scr结构的esd防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103985710B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097798A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | Esd保护器件结构与系统 |
| CN106024779B (zh) * | 2016-07-14 | 2018-12-21 | 中国电子科技集团公司第五十八研究所 | 一种双向耐高压的esd保护器件结构 |
| CN108780794B (zh) * | 2016-09-26 | 2020-10-13 | 深圳市汇顶科技股份有限公司 | 一种静电放电防护电路 |
| JP6643382B2 (ja) * | 2017-03-20 | 2020-02-12 | インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ | パワー半導体デバイス |
| CN108987393B (zh) * | 2018-09-13 | 2024-03-15 | 扬州江新电子有限公司 | 用于功率集成电路输出ldmos器件保护的双向esd结构 |
| CN109698195B (zh) * | 2018-12-28 | 2021-03-02 | 江南大学 | 一种小回滞双向瞬态电压抑制器及其应用 |
| CN109962099A (zh) * | 2019-02-25 | 2019-07-02 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
| CN113990865A (zh) * | 2021-12-28 | 2022-01-28 | 北京芯可鉴科技有限公司 | 一种硅控整流器、芯片及电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204737A (ja) * | 1998-01-19 | 1999-07-30 | Denso Corp | 集積回路用保護装置 |
| CN101281909A (zh) * | 2008-05-28 | 2008-10-08 | 浙江大学 | Nmos管嵌入式双向可控硅静电防护器件 |
| JP4435672B2 (ja) * | 2004-12-01 | 2010-03-24 | パナソニック株式会社 | 半導体集積回路装置 |
| CN101807598A (zh) * | 2010-03-17 | 2010-08-18 | 浙江大学 | 一种pnpnp型双向可控硅 |
| CN102956632A (zh) * | 2011-08-31 | 2013-03-06 | 北京中电华大电子设计有限责任公司 | 一种低寄生电容的双向scr静电放电保护结构 |
| CN103151351A (zh) * | 2013-03-29 | 2013-06-12 | 西安电子科技大学 | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 |
-
2014
- 2014-05-13 CN CN201410200747.1A patent/CN103985710B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204737A (ja) * | 1998-01-19 | 1999-07-30 | Denso Corp | 集積回路用保護装置 |
| JP4435672B2 (ja) * | 2004-12-01 | 2010-03-24 | パナソニック株式会社 | 半導体集積回路装置 |
| CN101281909A (zh) * | 2008-05-28 | 2008-10-08 | 浙江大学 | Nmos管嵌入式双向可控硅静电防护器件 |
| CN101807598A (zh) * | 2010-03-17 | 2010-08-18 | 浙江大学 | 一种pnpnp型双向可控硅 |
| CN102956632A (zh) * | 2011-08-31 | 2013-03-06 | 北京中电华大电子设计有限责任公司 | 一种低寄生电容的双向scr静电放电保护结构 |
| CN103151351A (zh) * | 2013-03-29 | 2013-06-12 | 西安电子科技大学 | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985710A (zh) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103985710B (zh) | 一种双向scr结构的esd防护器件 | |
| CN104752417B (zh) | 可控硅静电保护器件及其形成方法 | |
| TWI580001B (zh) | 靜電放電保護電路、結構及其製造方法 | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN102956632B (zh) | 一种低寄生电容的双向scr静电放电保护结构 | |
| US9299668B2 (en) | Compact electronic device for protecting from electrostatic discharge | |
| CN101630673B (zh) | 静电放电保护电路 | |
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| CN102544115B (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN110335866B (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| US20210167206A1 (en) | Electrostatic discharge guard ring with complementary drain extended devices | |
| CN110047921A (zh) | 双向可控硅结构 | |
| CN108122904A (zh) | 一种esd保护结构 | |
| CN107403797A (zh) | 高压 esd 保护器件、电路及装置 | |
| CN107086216A (zh) | 用于静电放电保护的栅耦合nmos器件 | |
| CN102315212B (zh) | 栅驱动晶闸管电路以及静电保护电路 | |
| CN103715233B (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN102034857B (zh) | 一种pmos场效应晶体管辅助触发的双向可控硅 | |
| CN110491875B (zh) | 一种双向可控硅静电保护器件 | |
| CN102522404A (zh) | 低触发电压的双向scr esd保护电路 | |
| CN108091647A (zh) | 自偏压双向esd保护电路 | |
| CN101901830A (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
| CN102208455B (zh) | 硅控整流器 | |
| CN109314131A (zh) | 具有双浮接阱的低电容静电放电(esd)保护结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160706 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |