CN104752417B - 可控硅静电保护器件及其形成方法 - Google Patents

可控硅静电保护器件及其形成方法 Download PDF

Info

Publication number
CN104752417B
CN104752417B CN201310745752.6A CN201310745752A CN104752417B CN 104752417 B CN104752417 B CN 104752417B CN 201310745752 A CN201310745752 A CN 201310745752A CN 104752417 B CN104752417 B CN 104752417B
Authority
CN
China
Prior art keywords
type
doped region
concentration
foreign ion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310745752.6A
Other languages
English (en)
Other versions
CN104752417A (zh
Inventor
代萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310745752.6A priority Critical patent/CN104752417B/zh
Priority to US14/332,534 priority patent/US9520488B2/en
Publication of CN104752417A publication Critical patent/CN104752417A/zh
Application granted granted Critical
Publication of CN104752417B publication Critical patent/CN104752417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

一种可控硅静电保护器件及其形成方法，所述可控硅静电保护器件，包括：半导体衬底，所述半导体衬底内具有P型阱区和与P型阱区相邻的N型阱区；位于P型阱区内的第一P型掺杂区；位于第一P型掺杂区和N型阱区之间的P型阱区内第一N型掺杂区；位于N型阱区内的第二N型掺杂区；位于第二N型掺杂区和P型阱区之间N型阱区内的第二P型掺杂区；位于第一N型掺杂区和第二P型掺杂区之间且横跨P型阱区和N型阱区的第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区的掺杂的杂质离子的类型相同，第一掺杂区中杂质离子的浓度大于第二掺杂区中的杂质离子浓度。本发明的静电保护器件的触发电压降低，维持电压升高。

Description

可控硅静电保护器件及其形成方法
技术领域
本发明涉及集成电路静电保护电路设计领域，特别涉及一种可控硅静电保护器件及其形成方法。
背景技术
在集成电路芯片的制作和应用中，随着超大规模集成电路工艺技术的不断提高，目前的CMOS集成电路制作技术已经进入深亚微米阶段，MOS器件的尺寸不断缩小，栅氧化层的厚度越来越薄，MOS器件耐压能力显著下降，静电放电（Electrostatic Discharge，ESD）对集成电路的危害变得越来越显著。因此，对集成电路进行ESD的保护也变得尤为重要。
为了加强对静电的防护能力，大都在芯片的输入输出接口端（I/O pad）连接静电保护电路，静电保护电路是为芯片中的内部电路提供静电电流的放电路径，以避免静电将内部电路击穿。
可控硅整流器件（Silicon-Controlled Rectifier，SCR）又被称为晶闸管是经常使用于静电保护器件（ESD），其特点在于，晶闸管的阴极与阳极之间在正常情况下并不能导通，而需要在控制极上加入正向触发脉冲，一旦晶闸管导通形成稳定电流后，即使撤除控制极上的外置电压也能够持续导通，直至阴极与阳极之间的电流小于维持导通的最小电流（称为维持电流），晶闸管才会自行关断。
如图1所示，为一种典型的ESD静电保护电路的电路原理图，待保护器件4通过静电释放端3释放自身静电电荷，第一晶闸管1以及第二晶闸管2可以采用相同规格的双向晶闸管，其中第一晶闸管1的阳极与高位电源线Vdd连接，阴极与静电释放端3连接；第二晶闸管2的阳极与静电释放端3连接，而阴极与低位电源线Vss连接。因此无论静电释放端3上的电势位如何，均可以经由两个晶闸管向高位电源线Vdd或者低位电源线Vss释放静电电荷。
所述第一晶闸管1以及第二晶闸管2中，阳极、阴极仅仅表示晶闸管的输入输出电极，而并不限定晶闸管中的电流流向。此外在电路正常工作时一般将低位电源线Vss接地，以便固定电势位。
再如图1所示，根据静电释放时，不同电势位的静电释放端3向高位电源线Vdd以及低位电源线Vss的电流流向不同，所述双向晶闸管可以定义出四种工作模式，其中第一晶闸管1工作于ND或者PD模式，而第二晶闸管2工作于PS或者NS模式。
图2提供了一种现有的可控硅静电保护器件的剖面结构，包括：
P型衬底100；位于P型衬底100内且相邻的N阱101以及P阱102；位于N阱101表面的第一N+型注入区201、第一P+型注入区202；位于P阱102表面的第二N+型注入区204、第二P+型注入区205；横跨于N阱101以及P阱102表面的N+型连接区203；上述各注入区以及连接区之间通过浅沟槽隔离（STI）109绝缘隔离。其中第一N+型注入区201与第一P+型注入区202相连接作为晶闸管的阳极；第二N+型注入区204作为晶闸管的阴极；而第二P+型注入区205接地。当应用于图1所示ESD保护电路时，可以将第二P+型注入区205与低位电压源Vss连接。
图3为上述可控硅静电保护器件的等效电路图，结合图3以及图2所示，N阱101、P阱102以及第二N+型注入区204构成NPN型三极管T2，其中根据注入浓度的差异可知，P阱102与第二N+型注入区204构成的PN结为发射极；同理第一P+型注入区202、N阱101以及P阱102构成PNP型三极管T1，其中根据注入浓度差异可推断，第一P+型注入区202与N阱101构成的PN界面为发射极。由于相邻的同掺杂类型的区域之间可以视为电连接，因此所述晶闸管的等效电路连接如下：NPN型三极管T2的发射极连接晶闸管的阴极，基极连接PNP型三极管T1的集电极；而集电极经由N阱101的等效电阻Rnwell连接晶闸管的阳极；同时PNP型三极管T1的基极连接NPN型三极管T2的集电极，发射极连接晶闸管的阳极，集电极经由P阱102的等效电阻Rpwell连接地。NPN型三极管T2与PNP型三极管T1构成了典型的晶闸管结构。在阳极与阴极之间外加正向偏置电压并超过触发值，所述偏置电压需在N阱以及P阱间形成反向击穿电流，从而才能够在晶闸管中形成稳定电流，而无需另行设置控制极。
但是现有的可控硅静电保护器件的性能仍有待提高。
发明内容
本发明解决的问题是提高静电保护器件的性能。
为解决上述问题，本发明提供一种可控硅静电保护器件，包括：半导体衬底，所述半导体衬底内具有P型阱区和与P型阱区相邻的N型阱区；位于P型阱区内的第一P型掺杂区；位于第一P型掺杂区和N型阱区之间的P型阱区内第一N型掺杂区；位于N型阱区内的第二N型掺杂区；位于第二N型掺杂区和P型阱区之间N型阱区内的第二P型掺杂区；位于第一N型掺杂区和第二P型掺杂区之间且横跨P型阱区和N型阱区的第一掺杂区和第二掺杂区，第一掺杂区位于第二掺杂区中，第二掺杂区的深度大于第一掺杂区的深度，第一掺杂区和第二掺杂区的掺杂的杂质离子的类型相同，第一掺杂区中杂质离子的浓度大于第二掺杂区中的杂质离子浓度。
可选的，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为N型。
可选的，所述第二掺杂区的深度小于N型阱区的深度，第二掺杂区中杂质离子的浓度大于N型阱区中杂质离子的浓度。
可选的，所述N型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
可选的，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为P型。
可选的，所述第二掺杂区的深度小于P型阱区的深度，第二掺杂区中杂质离子的浓度大于P型阱区中杂质离子的浓度。
可选的，所述P型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
可选的，还包括：位于相邻掺杂区之间的浅沟槽隔离结构。
可选的，所述第二掺杂区中杂质离子的浓度从第二掺杂区的下部表面向上部表面逐渐增大。
可选的，所述第一N型掺杂区内具有若干分立的第三P型掺杂区。
可选的，所述第二P型掺杂区内具有若干分立的第三N型掺杂区。
本发明还提供了一种可控硅静电保护器件的形成方法，包括：提供半导体衬底，在所述半导体衬底内形成P型阱区和与P型阱区相邻的N型阱区；形成横跨所述P型阱区和N型阱区的第二掺杂区；在所述第二掺杂区内形成第一掺杂区，第二掺杂区的深度大于第一掺杂区的深度，第一掺杂区和第二掺杂区的掺杂的杂质离子的类型相同，第一掺杂区中杂质离子的浓度大于第二掺杂区中的杂质离子浓度；在第二掺杂区一侧的P型阱区内形成第一P型掺杂区；在第二掺杂区一侧的P型阱区内形成第一N型掺杂区，第一N型掺杂区位于第一P型掺杂区和第二掺杂区之间；在第二掺杂区一侧的N型阱区内形成第二N型掺杂区；在第二掺杂区一侧的N型阱区内形成第二P型掺杂区，所述第二P型掺杂区位于第二N型掺杂区和第二掺杂区之间。
可选的，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为N型。
可选的，所述第二掺杂区的深度小于N型阱区的深度，第二掺杂区中杂质离子的浓度大于N型阱区中杂质离子的浓度。
可选的，所述N型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
可选的，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为P型。
可选的，所述第二掺杂区的深度小于P型阱区的深度，第二掺杂区中杂质离子的浓度大于P型阱区中杂质离子的浓度。
可选的，所述P型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
可选的，在所述半导体衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构用于隔离相邻的相邻掺杂区。
可选的，其特征在于，第一掺杂区中掺杂的杂质离子的类型为N型时，第一掺杂区与第一N型掺杂区和第二N型掺杂区通过同一离子注入工艺形成；第一掺杂区中掺杂的杂质离子的类型为P型时，第一掺杂区与第一P型掺杂区和第二P型掺杂区通过同一离子注入工艺形成。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的可控硅静电保护器件，包括横跨N型阱区和P型阱区的第二掺杂区与第一掺杂区，第二掺杂区中杂质离子浓度小于和第一掺杂区中杂质离子的浓度，通过增加掺杂浓度较大的第二掺杂区与第一掺杂区，可控硅静电保护器件触发时反向击穿的结为P型阱区或N型阱区和第二掺杂区304构成的PN结，从而减小了触发电压的大小。并且通过掺杂浓度不同的第二掺杂区与第一掺杂区以及N型阱区和P型阱区，可控硅静电保护器件在泄放静电电流时，随着电流的增大，第二掺杂区与第一掺杂区也会参与泄放电流，电流泄放的路径会增加，电流分布也会较为的均匀，使得寄生PNP晶体管或寄生NPN晶体管的电流放大倍率降低，从而增大了静电释放时的维持电压，有效防止闩锁效应的产生。
进一步，所述第一N型掺杂区内具有若干分立的第三P型掺杂区，通过第三P型掺杂区的作用使得第一N型掺杂区的面积减小，即寄生NPN晶体管的发射极的面积减小，发射效率降低，降低了寄生NPN晶体管的电流放大倍率，可控硅静电保护器件的维持电压升高。
进一步，所述第二P型掺杂区内具有若干分立的第三N型掺杂区，通过第三N型掺杂区的作用使得第二P型掺杂区的面积减小，即寄生PNP晶体管的发射极的面积减小，发射效率降低，降低了寄生PNP晶体管的电流放大倍率，可控硅静电保护器件的维持电压升高。
附图说明
图1现有技术ESD静电保护电路的电路原理图；
图2为现有技术可控硅静电保护器件的剖面结构示意图；
图3为现有技术可控硅静电保护器件的等效电路图；
图4～图5为本发明实施例可控硅静电保护器件的结构示意图。
具体实施方式
现有技术的可控硅静电保护器件的触发电压过高，维持电压过低，容易引入闩锁效应，不利于可控硅静电保护器件性能的提高。
本发明提供了一种可控硅静电保护器件，降低了触发电压，增加了维持电压。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图4为本发明实施例可控硅静电保护器件的俯视结构示意图，图5为图4沿切割线AB方向的剖面结构示意图。
结合参考图4和图5，所述可控硅静电保护器件包括：半导体衬底300，所述半导体衬底300内具有P型阱区301和与P型阱区301相邻的N型阱区302；位于P型阱区301内的第一P型掺杂区307；位于第一P型掺杂区307和N型阱区302之间的P型阱区301内第一N型掺杂区311；位于N型阱区302内的第二N型掺杂区306；位于第二N型掺杂区306和P型阱区301之间N型阱区302内的第二P型掺杂区309；位于第一N型掺杂区311和第二P型掺杂区309之间且横跨P型阱区301和N型阱区302的第一掺杂区305和第二掺杂区304，第一掺杂区305位于第二掺杂区304中，第二掺杂区304的深度大于第一掺杂区305的深度，第一掺杂区305和第二掺杂区304的掺杂的杂质离子的类型相同，第一掺杂区305中杂质离子的浓度大于第二掺杂区304中的杂质离子浓度。
本实施例中，所述第一掺杂区305和第二掺杂区304中掺杂的杂质离子的类型为N型，所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种，所述第二掺杂区304的深度小于N型阱区302的深度，第二掺杂区304中N型杂质离子的浓度大于N型阱区302中N型杂质离子的浓度，第二掺杂区304中的N型杂质离子的浓度小于第一掺杂区305中的N型杂质离子的浓度。
所述第一N型掺杂区311、P型阱区301和第二掺杂区304（和第一掺杂区305和N型阱区302）构成寄生NPN晶体管，第一N型掺杂区311构成寄生NPN晶体管的发射区，P型阱区301构成寄生NPN晶体管的基区，第二掺杂区304（和第一掺杂区305和N型阱区302）构成寄生NPN晶体管的集电区，第二P型掺杂区309、N型阱区302（和第二掺杂区304与第一掺杂区305）、P型阱区301构成寄生PNP晶体管，第二P型掺杂区309构成寄生PNP晶体管的发射区，N型阱区302（和第二掺杂区304与第一掺杂区305）构成寄生PNP晶体管的基区，P型阱区301构成寄生PNP晶体管的集电区。
当发生静电的积聚时，可控硅静电保护器件的触发是通过阱的结的反向击穿，产生触发电流来触发的，本实施例中，N型阱区302、第二掺杂区304和第一掺杂区305中N型杂质离子的浓度从半导体衬底300的底部向表面是逐级增大的，通过增加掺杂浓度较大的第二掺杂区304与第一掺杂区305，可控硅静电保护器件触发时反向击穿的结为P型阱区301和第二掺杂区304构成的PN结，从而减小了触发电压的大小（相比于P型阱区301和N型阱区302构成的PN结击穿时的触发电压）。当静电的积聚使得P型阱区301和第二掺杂区304之间的PN结反向击穿后，击穿电流会集中在寄生电阻较低的地方（即第一掺杂区305和第二掺杂区304与P型阱区301的界面处），击穿电流产生的电压降，使得寄生NPN晶体管开启，寄生NPN晶体管开启后，寄生PNP晶体管开启，寄生NPN晶体管和寄生PNP晶体管开启后进入线性工作区或线性放大区，由晶体管的工作原理可知，此时电流会选择掺杂浓度较低的基区路径（N型阱区302和P型阱区301），随着电流的增大，由于大注入效应的影响（第二P型掺杂区309的掺杂浓度较高），寄生PNP晶体管的电流放大倍率降低，电流开始向寄生PNP晶体管的掺杂浓度较高的基区（第二掺杂区304与第一掺杂区305）转移，此时第二掺杂区304与第一掺杂区305也参与泄放电流，因而，本发明的可控硅静电保护器件，在泄放静电电流时，随着电流的增大，电流泄放的路径会增加，电流分布也会较为的均匀，使得寄生PNP晶体管的电流放大倍率降低，从而增大了静电释放时的维持电压，有效防止闩锁效应的产生。
为了使可控硅静电保护器件的触发电压降低、维持电压增大的同时，使得可控硅静电保护器件在泄放静电电流时，电流分布更为的均匀，所述第一掺杂区305的宽度D1为3～20微米，第一掺杂区305和第二掺杂区304中掺杂的杂质离子的类型为N型时，所述N型阱区302中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区304中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区305中杂质离子的浓度大于1E19atom/cm3。
所述第一N型掺杂区311内具有若干分立的第三P型掺杂区312（参考图4），所述若干第三P型掺杂区312将第一N型掺杂区311分割成面积相等若干第一N型子掺杂区，第三P型掺杂区312的深度等于或大于第一N型掺杂区311的深度，第三P型掺杂区312的宽度等于或大于第一N型掺杂区311的宽度（宽度是指平行于切割线AB方向的第三P型掺杂区312或第一N型掺杂区311的尺寸），每个第一N型子掺杂区的长度D2为0.5～5微米，通过第三P型掺杂区312的作用使得第一N型掺杂区311的面积减小，即寄生NPN晶体管的发射极的面积减小，发射效率降低，降低了寄生NPN晶体管的电流放大倍率，可控硅静电保护器件的维持电压升高。
所述第二P型掺杂区309内具有若干分立的第三N型掺杂区310，所述第三N型掺杂区310将第二P型掺杂区309分割成面积相等的若干第二P型子掺杂区，第三N型掺杂区310的深度等于或大于第二P型掺杂区309的深度，第三N型掺杂区310的宽度等于或大于第二P型掺杂区309的宽度（宽度是指平行于切割线AB方向的第三N型掺杂区310或第二P型掺杂区309的尺寸），每个第二P型子掺杂区的长度D2为0.5～5微米，通过第三N型掺杂区310的作用使得第二P型掺杂区309的面积减小，即寄生PNP晶体管的发射极的面积减小，发射效率降低，降低了寄生PNP晶体管的电流放大倍率，可控硅静电保护器件的维持电压升高。
在本发明的其他实施例中，所述第二掺杂区304中的N型杂质离子的浓度从第二掺杂区304下部表面向上部表面逐渐增大（半导体衬底的底部向表面的方向），第二掺杂区304下部表面的N型杂质离子的浓度大于N型阱区302中的N型杂质离子的浓度，第二掺杂区304中的上部表面的N型杂质离子的浓度小于第一掺杂层305中的N型杂质离子的浓度，随着静电放电电流的增大，静电放电路径会逐渐的增加，静电电流的分布也会更加的均匀。所述第二掺杂区304中N型杂质离子的浓度增大的方式可以为阶梯式的方式增大或线性的方式增大等。
所述相邻的掺杂区之间还具有浅沟槽隔离结构313（参考图5），浅沟槽隔离结构313的材料为氧化硅等。所述相邻的掺杂区之间包括：第一P型掺杂区307与第一N型掺杂区311之间、第一N型掺杂区311与第一掺杂区305和第二掺杂区304之间、第一掺杂区305和第二掺杂区304之间与第二P型掺杂区309之间、第二P型掺杂区309与第二N型掺杂区306之间。
在发明的另一实施例中，所述第一掺杂区305和第二掺杂区304中掺杂的杂质离子的类型为P型，所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种，所述第二掺杂区304的深度小于P型阱区301的深度，第二掺杂区304中杂质离子的浓度大于P型阱区301中P型杂质离子的浓度，第二掺杂区304中的P型杂质离子的浓度小于第一掺杂区305中的P型杂质离子的浓度。
所述第一N型掺杂区311、P型阱区301（和第一掺杂区305和N型阱区302）和N型阱区302构成寄生NPN晶体管，第一N型掺杂区311构成寄生NPN晶体管的发射区，P型阱区301（和第一掺杂区305和N型阱区302）构成寄生NPN晶体管的基区，N型阱区302构成寄生NPN晶体管的集电区；第二P型掺杂区309、N型阱区302、P型阱区301（和第二掺杂区304与第一掺杂区305）构成寄生PNP晶体管，第二P型掺杂区309构成寄生PNP晶体管的发射区，N型阱区302构成寄生PNP晶体管的基区，P型阱区301（和第二掺杂区304与第一掺杂区305）构成寄生PNP晶体管的集电区。
当发生静电的积聚时，可控硅静电保护器件触发时反向击穿的结为N型阱区302和第二掺杂区304构成的PN结，掺杂离子浓度较大的第二掺杂区304的存在减小了触发电压的大小（相比于P型阱区和N型阱区构成的PN结击穿时的触发电压）。当静电的积聚使得N型阱区302和第二掺杂区304之间的PN结反向击穿后，击穿电流会集中在寄生电阻较低的地方（即N型阱区302和第二掺杂区304的界面处），击穿电流产生的电压降，使得寄生PNP晶体管开启，寄生PNP晶体管开启后，寄生NPN晶体管开启，寄生PNP晶体管和寄生NPN晶体管开启后进入线性工作区或线性放大区，由晶体管的工作原理可知，此时电流会选择掺杂浓度较低的基区路径（N型阱区302和P型阱区301），随着电流的增大，由于大注入效应的影响（第一N型掺杂区311的掺杂浓度较高），寄生NPN晶体管的电流放大倍率降低，电流开始向寄生NPN晶体管的掺杂浓度较高的基区（第二掺杂区304与第一掺杂区305）转移，此时第二掺杂区304与第一掺杂区305也参与泄放电流，因而，本发明的可控硅静电保护器件，在泄放静电电流时，随着电流的增大，电流泄放的路径会增加，电流分布也会较为的均匀，使得寄生NPN晶体管的电流放大倍率降低，从而增大了静电释放时的维持电压，有效防止闩锁效应的产生。
为了使可控硅静电保护器件的触发电压降低、维持电压增大的同时，使得可控硅静电保护器件在泄放静电电流时，电流分布更为的均匀，所述第一掺杂区305的宽度D1为3～20微米，第一掺杂区305和第二掺杂区304中掺杂的杂质离子的类型为P型时，所述P型阱区301中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区304中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区305中杂质离子的浓度大于1E19atom/cm3。
在本发明的其他实施例中，所述第二掺杂区304中的P型杂质离子的浓度从第二掺杂区304下部表面向上部表面逐渐增大（半导体衬底的底部向表面的方向），第二掺杂区304下部表面的P型杂质离子的浓度大于P型阱区301中的P型杂质离子的浓度，第二掺杂区304中的上部表面的P型杂质离子的浓度小于第一掺杂层305中的P型杂质离子的浓度，随着静电放电电流的增大，静电放电路径会逐渐的增加，静电电流的分布也会更加的均匀。所述第二掺杂区304中P型杂质离子的浓度增大的方式可以为阶梯式的方式增大或线性的方式增大等。
本发明实施例还提供了一种形成上述可控硅静电保护器件的方法，其特包括：
提供半导体衬底，在所述半导体衬底内形成P型阱区和与P型阱区相邻的N型阱区；
形成横跨所述P型阱区和N型阱区的第二掺杂区；
在所述第二掺杂区内形成第一掺杂区，第二掺杂区的深度大于第一掺杂区的深度，第一掺杂区和第二掺杂区的掺杂的杂质离子的类型相同，第一掺杂区中杂质离子的浓度大于第二掺杂区中的杂质离子浓度；
在第二掺杂区一侧的P型阱区内形成第一P型掺杂区；
在第二掺杂区一侧的P型阱区内形成第一N型掺杂区，第一N型掺杂区位于第一P型掺杂区和第二掺杂区之间；
在第二掺杂区一侧的N型阱区内形成第二N型掺杂区；
在第二掺杂区一侧的N型阱区内形成第二P型掺杂区，所述第二P型掺杂区位于第二N型掺杂区和第二掺杂区之间。
具体的，在一实施例中，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为N型，所述第二掺杂区的深度小于N型阱区的深度，第二掺杂区中杂质离子的浓度大于N型阱区中N型杂质离子的浓度。
所述N型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
在另一实施例中，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为P型，所述第二掺杂区的深度小于P型阱区的深度，第二掺杂区中杂质离子的浓度大于P型阱区中P型杂质离子的浓度。
所述P型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
在形成P型阱区和N型阱区后，在所述半导体衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构用于隔离相邻的相邻掺杂区。
第一掺杂区中掺杂的杂质离子的类型为N型时，第一掺杂区与第一N型掺杂区和第二N型掺杂区通过同一离子注入工艺形成；第一掺杂区中掺杂的杂质离子的类型为P型时，第一掺杂区与第一P型掺杂区和第二P型掺杂区通过同一离子注入工艺形成。
在本发明的其他实施例中，所述第二掺杂区中杂质离子的浓度从第二掺杂区的下部表面向上部表面逐渐增大（从半导体衬底的底部向半导体衬底的表面的方向）。可以通过多次不同剂量和不同能量的离子注入形成所述第二掺杂区，所述多层离子注入的剂量不断增大，能量不断减小。所述第二掺杂区还可以通过刻蚀半导体衬底形成凹槽，然后在凹槽内采用原位掺杂外延工艺形成掺杂杂质离子的第二掺杂区，通过调节原位掺杂外延工艺过程中的杂质源气体的流量调节第二掺杂区中的杂质离子的浓度分布。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种可控硅静电保护器件，其特征在于，包括：
半导体衬底，所述半导体衬底内具有P型阱区和与P型阱区相邻的N型阱区；
位于P型阱区内的第一P型掺杂区；
位于第一P型掺杂区和N型阱区之间的P型阱区内第一N型掺杂区；
位于N型阱区内的第二N型掺杂区；
位于第二N型掺杂区和P型阱区之间N型阱区内的第二P型掺杂区；
位于第一N型掺杂区和第二P型掺杂区之间且横跨P型阱区和N型阱区的第一掺杂区和第二掺杂区，第一掺杂区位于第二掺杂区中，第二掺杂区的深度大于第一掺杂区的深度，第一掺杂区和第二掺杂区的掺杂的杂质离子的类型相同，第一掺杂区中杂质离子的浓度大于第二掺杂区中的杂质离子浓度，且第二掺杂区中的杂质离子浓度大于N型阱区中杂质离子的浓度，或者第二掺杂区中杂质离子的浓度大于P型阱区中杂质离子的浓度。
2.如权利要求1所述的可控硅静电保护器件，其特征在于，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为N型。
3.如权利要求2所述的可控硅静电保护器件，其特征在于，所述第二掺杂区的深度小于N型阱区的深度。
4.如权利要求3所述的可控硅静电保护器件，其特征在于，所述N型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
5.如权利要求1所述的可控硅静电保护器件，其特征在于，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为P型。
6.如权利要求5所述的可控硅静电保护器件，其特征在于，所述第二掺杂区的深度小于P型阱区的深度。
7.如权利要求6所述的可控硅静电保护器件，其特征在于，所述P型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
8.如权利要求1所述的可控硅静电保护器件，其特征在于，还包括：位于相邻掺杂区之间的浅沟槽隔离结构。
9.如权利要求1所述的可控硅静电保护器件，其特征在于，所述第二掺杂区中杂质离子的浓度从第二掺杂区的下部表面向上部表面逐渐增大。
10.如权利要求1所述的可控硅静电保护器件，其特征在于，所述第一N型掺杂区内具有若干分立的第三P型掺杂区。
11.如权利要求1所述的可控硅静电保护器件，其特征在于，所述第二P型掺杂区内具有若干分立的第三N型掺杂区。
12.一种可控硅静电保护器件的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底内形成P型阱区和与P型阱区相邻的N型阱区；
形成横跨所述P型阱区和N型阱区的第二掺杂区；
在所述第二掺杂区内形成第一掺杂区，第二掺杂区的深度大于第一掺杂区的深度，第一掺杂区和第二掺杂区的掺杂的杂质离子的类型相同，第一掺杂区中杂质离子的浓度大于第二掺杂区中的杂质离子浓度，且第二掺杂区中的杂质离子浓度大于N型阱区中杂质离子的浓度，或者第二掺杂区中杂质离子的浓度大于P型阱区中杂质离子的浓度；
在第二掺杂区一侧的P型阱区内形成第一P型掺杂区；
在第二掺杂区一侧的P型阱区内形成第一N型掺杂区，第一N型掺杂区位于第一P型掺杂区和第二掺杂区之间；
在第二掺杂区一侧的N型阱区内形成第二N型掺杂区；
在第二掺杂区一侧的N型阱区内形成第二P型掺杂区，所述第二P型掺杂区位于第二N型掺杂区和第二掺杂区之间。
13.如权利要求12所述可控硅静电保护器件的形成方法，其特征在于，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为N型。
14.如权利要求13所述的可控硅静电保护器件的形成方法，其特征在于，所述第二掺杂区的深度小于N型阱区的深度。
15.如权利要求14所述的可控硅静电保护器件的形成方法，其特征在于，所述N型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
16.如权利要求12所述的可控硅静电保护器件的形成方法，其特征在于，所述第一掺杂区和第二掺杂区中掺杂的杂质离子的类型为P型。
17.如权利要求16所述的可控硅静电保护器件的形成方法，其特征在于，所述第二掺杂区的深度小于P型阱区的深度。
18.如权利要求17所述的可控硅静电保护器件的形成方法，其特征在于，所述P型阱区中杂质离子的浓度小于1E18atom/cm3，所述第二掺杂区中的杂质离子的浓度为1E18～1E19atom/cm3，所述第一掺杂区中杂质离子的浓度大于1E19atom/cm3。
19.如权利要求12所述的可控硅静电保护器件的形成方法，其特征在于，还包括：在所述半导体衬底内形成浅沟槽隔离结构，所述浅沟槽隔离结构用于隔离相邻的相邻掺杂区。
20.如权利要求12所述的可控硅静电保护器件的形成方法，其特征在于，其特征在于，第一掺杂区中掺杂的杂质离子的类型为N型时，第一掺杂区与第一N型掺杂区和第二N型掺杂区通过同一离子注入工艺形成；第一掺杂区中掺杂的杂质离子的类型为P型时，第一掺杂区与第一P型掺杂区和第二P型掺杂区通过同一离子注入工艺形成。
CN201310745752.6A 2013-12-30 2013-12-30 可控硅静电保护器件及其形成方法 Active CN104752417B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310745752.6A CN104752417B (zh) 2013-12-30 2013-12-30 可控硅静电保护器件及其形成方法
US14/332,534 US9520488B2 (en) 2013-12-30 2014-07-16 Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310745752.6A CN104752417B (zh) 2013-12-30 2013-12-30 可控硅静电保护器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104752417A CN104752417A (zh) 2015-07-01
CN104752417B true CN104752417B (zh) 2017-11-03

Family

ID=53482710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310745752.6A Active CN104752417B (zh) 2013-12-30 2013-12-30 可控硅静电保护器件及其形成方法

Country Status (2)

Country Link
US (1) US9520488B2 (zh)
CN (1) CN104752417B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318479B2 (en) * 2014-08-21 2016-04-19 Apple Inc. Electrostatic discharge (ESD) silicon controlled rectifier (SCR) with lateral gated section
US9960251B2 (en) * 2015-03-19 2018-05-01 Nxp Usa, Inc. ESD protection structure and method of fabrication thereof
US10037986B2 (en) 2015-03-19 2018-07-31 Nxp Usa, Inc. ESD protection structure and method of fabrication thereof
US9614369B2 (en) * 2015-03-26 2017-04-04 Nxp Usa, Inc. ESD protection device
US10083952B2 (en) * 2017-02-02 2018-09-25 Globalfoundries Inc. Diode-triggered schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
US10446537B2 (en) * 2017-06-20 2019-10-15 Texas Instruments Incorporated Electrostatic discharge devices
TWI724256B (zh) * 2017-11-24 2021-04-11 源芯半導體股份有限公司 暫態電壓抑制器
KR102454469B1 (ko) * 2018-04-17 2022-10-14 주식회사 디비하이텍 Esd 보호용 scr 소자
CN108630747A (zh) * 2018-05-18 2018-10-09 湖南大学 Ldmos-scr器件
CN110875302B (zh) * 2018-08-31 2022-08-12 无锡华润上华科技有限公司 瞬态电压抑制器件及其制造方法
CN109686782B (zh) * 2018-12-18 2021-11-12 吉林华微电子股份有限公司 半导体器件及其制作方法
CN111584479B (zh) * 2019-02-18 2022-08-12 无锡华润上华科技有限公司 静电保护结构和半导体器件
US11545481B2 (en) * 2019-04-02 2023-01-03 Vanguard International Semiconductor Corporation Electrostatic discharge protection devices
CN111785717B (zh) * 2019-04-04 2023-05-26 中芯国际集成电路制造(上海)有限公司 Scr静电保护结构及其形成方法
CN110085573A (zh) * 2019-05-06 2019-08-02 德淮半导体有限公司 静电防护结构、图像传感器结构及制备方法
CN110197825B (zh) * 2019-06-06 2024-03-08 江苏吉莱微电子股份有限公司 一种基于scr结构的新型esd保护器件
US11282831B2 (en) 2019-09-18 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having multiple electrostatic discharge (ESD) paths
CN110690213A (zh) * 2019-10-24 2020-01-14 湖南静芯微电子技术有限公司 一种双向可控硅静电防护器件
CN113497027B (zh) * 2020-04-03 2024-03-26 长鑫存储技术有限公司 半导体器件
US11271099B2 (en) * 2020-07-28 2022-03-08 Amazing Microelectronic Corp. Vertical bipolar transistor device
CN112397505B (zh) * 2020-11-12 2023-04-14 泉芯集成电路制造(济南)有限公司 一种硅控整流器和静电放电保护器件
CN116169136A (zh) * 2021-05-17 2023-05-26 派克微电子(深圳)有限公司 具有分流孔的浪涌保护器
CN115708210A (zh) * 2021-08-19 2023-02-21 长鑫存储技术有限公司 一种静电保护器件以及电子装置
CN117727755A (zh) * 2024-02-02 2024-03-19 芯联先锋集成电路制造(绍兴)有限公司 静电放电保护器件及其制作方法
CN117712121A (zh) * 2024-02-02 2024-03-15 芯联先锋集成电路制造(绍兴)有限公司 静电放电保护结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286510A (zh) * 2007-04-11 2008-10-15 快捷半导体有限公司 无辅助、低触发电压和高维持电压的scr
CN102082183A (zh) * 2010-10-22 2011-06-01 上海北京大学微电子研究院 用于静电放电保护的器件和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466489B2 (en) * 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8963200B2 (en) * 2012-06-20 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286510A (zh) * 2007-04-11 2008-10-15 快捷半导体有限公司 无辅助、低触发电压和高维持电压的scr
CN102082183A (zh) * 2010-10-22 2011-06-01 上海北京大学微电子研究院 用于静电放电保护的器件和系统

Also Published As

Publication number Publication date
US9520488B2 (en) 2016-12-13
CN104752417A (zh) 2015-07-01
US20150187749A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN104752417B (zh) 可控硅静电保护器件及其形成方法
CN106206569B (zh) 一种基于埋层触发的低触发电压双向scr器件
CN103633087B (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
CN100583429C (zh) Pmos管嵌入式双向可控硅静电防护器件
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN104078459B (zh) 静电保护结构及静电保护电路
CN102969312A (zh) 一种双向衬底触发的高压esd保护器件
CN103985710B (zh) 一种双向scr结构的esd防护器件
CN107403797A (zh) 高压 esd 保护器件、电路及装置
US8723269B2 (en) Buried power grid designs for improved radiation hardness in CMOS technologies
CN107731811A (zh) 一种用于esd防护的依靠纵向bjt触发的scr器件
CN107799517A (zh) 用于半导体结构的esd装置
CN107248514A (zh) 一种新型esd保护结构及其实现方法
CN101901830B (zh) 绝缘体上硅的正反导通横向绝缘栅双极晶体管
CN203071072U (zh) 一种双向衬底触发的高压esd保护器件
CN107195630B (zh) 一种新型esd保护结构及其实现方法
CN106024634A (zh) 带静电放电保护二极管结构的功率晶体管及其制造方法
CN110491875B (zh) 一种双向可控硅静电保护器件
CN105489503B (zh) 半导体结构及其形成方法、静电保护电路
CN106876389A (zh) 一种具有阻容二极管辅助触发scr结构的esd防护器件
CN109087866A (zh) 一种外延前硼注入复合双层外延的n-MOSFET制备方法
CN110289257A (zh) 一种双向增强型栅控可控硅静电保护器件及其制作方法
CN109300895A (zh) Ldmos-scr结构的esd保护器件
CN102244076B (zh) 一种用于射频集成电路的静电放电防护器件
CN105374816B (zh) 一种基于锗硅异质结工艺的双向esd保护器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant