CN112397505B - 一种硅控整流器和静电放电保护器件 - Google Patents
一种硅控整流器和静电放电保护器件 Download PDFInfo
- Publication number
- CN112397505B CN112397505B CN202011275296.XA CN202011275296A CN112397505B CN 112397505 B CN112397505 B CN 112397505B CN 202011275296 A CN202011275296 A CN 202011275296A CN 112397505 B CN112397505 B CN 112397505B
- Authority
- CN
- China
- Prior art keywords
- doped region
- doping
- region
- scr
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 25
- 239000010703 silicon Substances 0.000 title claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 16
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种硅控整流器和静电放电保护器件，涉及半导体技术领域，可以在SCR导通时，电流路径为第三掺杂区至第二阱区，由于第一阱区至第二阱区的崩溃电压大于第三掺杂区至第二阱区的崩溃电压，故，可以有效的降低SCR的导通电压Vt1。同时，由于只将第一掺杂区作为电流输入端的电压VDD，且隔离层在鳍体的竖向的两侧形成隔离，第二掺杂区则在第一掺杂区的右侧完全挡住第一掺杂区，在整个电流路径中，由第一掺杂区和第二掺杂区形成一个逆偏的二极体，故，在整个SCR导通后，其维持电压多了一个逆偏二极体的崩溃电压，因此也就提高了整个SCR的维持电压，可以有效改善闩锁问题。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种硅控整流器和静电放电保护器件。
背景技术
静电在芯片的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，容易在静电泄放(ElectrostaticDischarge，简称ESD)冲击来临时被损坏。为了在各个阶段都能有效保护芯片，人们采用多种片上防静电保护器件。常用的保护器件结构有二极管和可控硅整流器(SCR)等。利用SCR对于防止ESD是一种理想的解决方案。横向SCR对相对于其他保护结构来说具有更加优异的性能，特别是在高集成密度的先进器件中。
现有SCR的结构主要为在衬底中形成N阱和P阱，在N阱中形成第一N型掺杂区、第一P型掺杂区，在P阱中形成第二N型掺杂区、第二P型掺杂区，其中，第一N型掺杂区、第一P型掺杂区均连接于输入焊盘，第二N型掺杂区、第二P型掺杂区均接地。该种结构中由于SCR导通电压较高难以对器件进行有效保护，且该种结构还具有维持电压较低，容易导致闩锁的问题。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种硅控整流器和静电放电保护器件，以改善现有SCR导通电压较高且维持电压较低的问题。
为实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例的一方面，提供一种硅控整流器，包括：基底，在基底上形成有第一阱区和第二阱区，在第一阱区和第二阱区上形成有鳍体；鳍体包括沿鳍体延伸方向顺次间隔设置的第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区，其中，第一掺杂区和第二掺杂区位于第一阱区，第三掺杂区横跨于第一阱区和第二阱区，第四掺杂区和第五掺杂区位于第二阱区，第一阱区、第一掺杂区、第三掺杂区和第四掺杂区为第一掺杂类型，第二阱区、第二掺杂区和第五掺杂区为第二掺杂类型，第一掺杂类型和第二掺杂类型不同；第一掺杂区用于连接电流输入端，第四掺杂区和第五掺杂区用于连接电流输出端。
可选的，第一掺杂区、第三掺杂区和第四掺杂区的掺杂浓度大于第一阱区的掺杂浓度。
可选的，第二掺杂区和第五掺杂区的掺杂浓度大于第二阱区的掺杂浓度。
可选的，在第一掺杂区、第四掺杂区和第五掺杂区之上分别形成导电接触层。
可选的，在第一掺杂区和第二掺杂区之间、第二掺杂区和第三掺杂区之间、第三掺杂区和第四掺杂区之间以及第四掺杂区和第五掺杂区之间还形成有闸极，闸极分别与第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区浮接。
可选的，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。
可选的，第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。
可选的，鳍体为多个，多个鳍体依次排列设置于第一阱区和第二阱区，在相邻鳍体之间形成有隔离层。
可选的，隔离层为浅沟槽隔离层。
本发明实施例的另一方面，提供一种静电放电保护器件，包括上述任一种的硅控整流器。
本发明的有益效果包括：
本发明提供了一种硅控整流器，包括：基底，在基底上形成有第一阱区和第二阱区，在第一阱区和第二阱区上形成有鳍体；鳍体包括沿鳍体延伸方向顺次间隔设置的第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区，其中，第一掺杂区和第二掺杂区位于第一阱区，第三掺杂区横跨于第一阱区和第二阱区，第四掺杂区和第五掺杂区位于第二阱区，第一阱区、第一掺杂区、第三掺杂区和第四掺杂区为第一掺杂类型，第二阱区、第二掺杂区和第五掺杂区为第二掺杂类型，第一掺杂类型和第二掺杂类型不同；第一掺杂区用于连接电流输入端，第四掺杂区和第五掺杂区用于连接电流输出端。如此，可以在SCR导通时，将原本电流由第一阱区至第二阱区的路径改变为第三掺杂区至第二阱区的路径，由于第一阱区至第二阱区的崩溃电压大于第三掺杂区至第二阱区的崩溃电压，故，可以有效的降低SCR的导通电压Vt1。同时，由于只将第一掺杂区作为电流输入端的电压VDD，且隔离层在鳍体的竖向的两侧形成隔离，第二掺杂区则在第一掺杂区的右侧完全挡住第一掺杂区，在整个电流路径中，由第一掺杂区和第二掺杂区形成一个逆偏的二极体，故，在整个SCR导通后，其维持电压多了一个逆偏二极体的崩溃电压，因此也就提高了整个SCR的维持电压，可以有效改善闩锁问题。
本发明提供了一种静电放电保护器件，将上述的硅控整流器用于静电放电防护，通过硅控整流器中的第三掺杂区形成低导通电压区域来降低导通电压，通过将硅控整流器中的第一掺杂区作为电流输入端可以提高维持电压，有效改善闩锁效应。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有硅控整流器的静电设计范围示意图；
图2为本发明实施例提供的一种硅控整流器的结构示意图之一；
图3为图2中A-A的剖视图；
图4为图3中的硅控整流器的等效电路图；
图5为本发明实施例提供的一种硅控整流器的静电设计范围示意图；
图6为本发明实施例提供一种硅控整流器的结构示意图之二。
图标：100-基底；110-第一阱区；120-第二阱区；130-隔离层；200-鳍体；210-第一掺杂区；220-第二掺杂区；230-第三掺杂区；240-第四掺杂区；250-第五掺杂区；300-闸极；400-导电接触层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。需要说明的是，在不冲突的情况下，本发明的实施例中的各个特征可以相互结合，结合后的实施例依然在本发明的保护范围内。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
随着半导体器件尺寸的逐渐微小化，对于其静电防护能力也越来越重要，如图1所示，给出了现有SCR结构的静电设计范围曲线图，从图1中可以看出，现有SCR结构的导通电压Vt1的较高大于被保护元件的闸极崩溃电压Vgox，因此具有较高的导通电压，导致现有SCR结构难以对被保护元件进行有效的保护。同时，还可以看出现有SCR结构的维持电压Vh较低，小于输入电压VDD，当有杂讯或ESD发生时，SCR会被误导通或强制导通进入闩锁状态，小的维持电压会允许SCR保持触发状态之后的低阻抗状态，称为ESD事件引起的闩锁(ESD-inducedlatch up)。基于此基础，本申请提出一种硅控整流器和静电放电保护器件，以降低SCR结构的导通电压的同时，提高其的维持电压。
本发明实施例的一方面，提供一种硅控整流器，包括：基底100，在基底100上形成有第一阱区110和第二阱区120，在第一阱区110和第二阱区120上形成有鳍体200；鳍体200包括沿鳍体200延伸方向顺次间隔设置的第一掺杂区210、第二掺杂区220、第三掺杂区230、第四掺杂区240和第五掺杂区250，其中，第一掺杂区210和第二掺杂区220位于第一阱区110，第三掺杂区230横跨于第一阱区110和第二阱区120，第四掺杂区240和第五掺杂区250位于第二阱区120，第一阱区110、第一掺杂区210、第三掺杂区230和第四掺杂区240为第一掺杂类型，第二阱区120、第二掺杂区220和第五掺杂区250为第二掺杂类型，第一掺杂类型和第二掺杂类型不同；第一掺杂区210用于连接电流输入端，第四掺杂区240和第五掺杂区250用于连接电流输出端。
示例的，如图2所示，硅控整流器SCR的结构可以包括作为承载的基底100，在基底100上形成第一阱区110和第二阱区120，同时，在第一阱区110和第二阱区120之上形成有鳍体200，即鳍体200横跨于第一阱区110和第二阱区120。鳍体200包括有第一掺杂区210、第二掺杂区220、第三掺杂区230、第四掺杂区240和第五掺杂区250，由于第一掺杂区210、第二掺杂区220、第三掺杂区230、第四掺杂区240和第五掺杂区250对于同一鳍体200来讲均是沿着鳍体200的延伸方向(图2中的水平方向)依次间断设置，因此，参照图3所示，在第一掺杂区210和第二掺杂区220之间、第二掺杂区220和第三掺杂区230之间、第三掺杂区230和第四掺杂区240之间以及第四掺杂区240和第五掺杂区250之间均由鳍体本体间隔开，其间隔作用的鳍体本体可以是无掺杂的半导体材料。
结合图2和图3所示，第一阱区110、第一掺杂区210、第三掺杂区230和第四掺杂区240为第一掺杂类型，第二阱区120、第二掺杂区220和第五掺杂区250为第二掺杂类型，第一掺杂类型和第二掺杂类型不同，以便于形成多个三极体。第一掺杂区210和第二掺杂区220均位于第一阱区110，即第一掺杂区210和第二掺杂区220在基底100的正投影位于第一阱区110。第四掺杂区240和第五掺杂区250均位于第二阱区120，同理，第四掺杂区240和第五掺杂区250的正投影也均位于第二阱区120。第三掺杂区230则横跨于第一阱区110和第二阱区120之上，即第三掺杂区230在基底100上的正投影部分位于第一阱区110，另一部分则位于第二阱区120，形成低导通电压区域。将第一掺杂区210作为电流的输入端的电压VDD，并将第四掺杂区240和第五掺杂区250分别作为电流输出端，电流输出端可以是如图4所示，将第四掺杂区240和第五掺杂区250直接接地GND，由此形成整个SCR的导通路径。
当第一阱区110、第一掺杂区210、第三掺杂区230和第四掺杂区240为N型掺杂，第二阱区120、第二掺杂区220和第五掺杂区250为P型掺杂时，结合图3和图4所示，第一掺杂区210和第二掺杂区220形成导通路径上的逆偏N+/P+二极体，第二掺杂区220的电阻可以等效为电阻Rp，第二掺杂区220作为发射极、第三掺杂区230作为基极、第二阱区120作为集电极形成三级体PNP结构，第二阱区120的电阻可以等效为电阻Rpw，第一阱区110的电阻可以等效为电阻Rnw，第三掺杂区230作为集电极、第二阱区120作为基极、第四掺杂区240作为发射极形成三级体NPN结构，第四掺杂区240的电阻可以等效为电阻Rn。
如此，可以在SCR导通时，将原本电流由第一阱区110至第二阱区120的路径改变为第三掺杂区230至第二阱区120的路径，由于第一阱区110至第二阱区120的崩溃电压大于第三掺杂区230至第二阱区120的崩溃电压，故，可以有效的降低SCR的导通电压Vt1。如图5所示，由电流输入端的电压VDD和被保护元件的崩溃电压闸极Vgox可以形成ESD设计范围区间，降低后的SCR的导通电压Vt1小于被保护元件的闸极崩溃电压Vgox，可以使得整个SCR能够对被保护元件形成静电防护。
同时，由于只将第一掺杂区210作为电流输入端的电压VDD，且隔离层130在图2中的鳍体200的竖向的两侧形成隔离，第二掺杂区220则在第一掺杂区210的右侧完全挡住第一掺杂区210，故，在整个SCR导通时，电流路径为第一掺杂区210、第二掺杂区220、第三掺杂区230、第二阱区120至第四掺杂区240流出。在整个电流路径中，由第一掺杂区210和第二掺杂区220形成一个逆偏的二极体，故，在整个SCR导通后，其维持电压多了一个逆偏二极体的崩溃电压，因此也就提高了整个SCR的维持电压。如图5所示，提高后的SCR维持电压Vh高于输入电流端的电压VDD的值，因此也可以有效的改善SCR因维持电压Vh较低导致的闩锁效应。
可选的，如图3所示，第一掺杂区210、第三掺杂区230和第四掺杂区240的掺杂浓度可以大于第一阱区110的掺杂浓度。可选的，第二掺杂区220和第五掺杂区250的掺杂浓度可以大于第二阱区120的掺杂浓度，如此，可以进一步的提高整个SCR导通电流路径的可控性。
可选的，在第一掺杂区210、第四掺杂区240和第五掺杂区250之上分别形成导电接触层400。
示例的，如图3所示为了实现第一掺杂区210作为电流输入端，第四掺杂区240和第五掺杂区250作为电流输出端，可以在第一掺杂区210、第四掺杂区240和第五掺杂区250之上还设置有导电接触层400，导电接触层400可以是金属接触条，例如铜、锡、银等等。
可选的，在第一掺杂区210和第二掺杂区220之间、第二掺杂区220和第三掺杂区230之间、第三掺杂区230和第四掺杂区240之间以及第四掺杂区240和第五掺杂区250之间还形成有闸极300，闸极300分别与第一掺杂区210、第二掺杂区220、第三掺杂区230、第四掺杂区240和第五掺杂区250浮接。
示例的，如图3所示，在第一掺杂区210和第二掺杂区220之间、第二掺杂区220和第三掺杂区230之间、第三掺杂区230和第四掺杂区240之间以及第四掺杂区240和第五掺杂区250之间还形成有闸极300，闸极300设置于鳍体200之上，如图2所示，当鳍体200包括有多个时，闸极300可以沿竖向横跨于多个横向设置的鳍体200之上。闸极300和鳍体200之间可以设置有介电层，起到绝缘隔离作用。由于位于鳍体200上的每个掺杂区可以是通过掺杂以及外延生长的工艺形成，即外延生长是透过应力改变掺杂区载流子的迁移率，以提高元件的速度。故，鳍体200需在一定范围内将闸极300设置于其之上，可以有效提高鳍体200的强度，以避免鳍体200倒塌。
可选的，第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。
示例的，结合图2和图3所示，第一掺杂类型可以是N型掺杂，第二掺杂类型可以是P型掺杂，即第一阱区110为N型阱区，第二阱区120为P型阱区，第一掺杂区210、第三掺杂区230和第四掺杂区240均为N型掺杂，第二掺杂区220和第五掺杂区250均为P型掺杂，如此可以形成高维持电压的低导通电压NSCR结构。
可选的，第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。
示例的，如图6所示，提供一种高维持电压的低导通电压PSCR结构：第一阱区110为P型阱区，第二阱区120为N型阱区，第一掺杂区210、第三掺杂区230和第四掺杂区240均为P型掺杂，第二掺杂区220和第五掺杂区250均为N型掺杂。该种PSCR结构实现高维持电压和低导通电压与NSCR结构类似，此处不再赘述。
可选的，鳍体200为多个，多个鳍体200依次排列设置于第一阱区110和第二阱区120，在相邻鳍体200之间形成有隔离层130。
示例的，如图2所示，鳍体200可以是多个，多个鳍体200可以是相互平行排列设置，且相邻的鳍体200之间均通过隔离层130进行隔离，每个鳍体200均可以采用前述实施例中的SCR结构进行设置，如此，可以进一步的提高对被保护元件的静电防护能力。
可选的，隔离层130为浅沟槽隔离层130。浅槽隔离(Shallow Trench Isolation，STI)技术可以实现制作主动区域之间的绝缘结构。STI结构的形成可以是先在半导体基底100上沉积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜。接着蚀刻基底100，在相邻的元件之间形成陡峭的沟渠。最后，在沟渠中填入氧化物形成元件隔离结构。
本发明实施例的另一方面，提供一种静电放电保护器件，包括上述任一种的硅控整流器。
示例的，将上述的硅控整流器用于静电放电防护，通过硅控整流器中的第三掺杂区230形成低导通电压区域来降低导通电压，通过将硅控整流器中的第一掺杂区210作为电流输入端可以提高维持电压，有效改善闩锁效应。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种硅控整流器，其特征在于，包括：基底，在所述基底上形成有第一阱区和第二阱区，在所述第一阱区和所述第二阱区上形成有鳍体；所述鳍体包括沿鳍体延伸方向顺次间隔设置的第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区，其中，所述第一掺杂区和所述第二掺杂区位于所述第一阱区，所述第三掺杂区横跨于所述第一阱区和所述第二阱区，所述第四掺杂区和所述第五掺杂区位于所述第二阱区，所述第一阱区、所述第一掺杂区、所述第三掺杂区和所述第四掺杂区为第一掺杂类型，所述第二阱区、所述第二掺杂区和所述第五掺杂区为第二掺杂类型，所述第一掺杂类型和所述第二掺杂类型不同；所述第一掺杂区用于连接电流输入端，所述第四掺杂区和所述第五掺杂区用于连接电流输出端。
2.如权利要求1所述的硅控整流器，其特征在于，所述第一掺杂区、所述第三掺杂区和所述第四掺杂区的掺杂浓度大于所述第一阱区的掺杂浓度。
3.如权利要求1所述的硅控整流器，其特征在于，所述第二掺杂区和所述第五掺杂区的掺杂浓度大于所述第二阱区的掺杂浓度。
4.如权利要求1所述的硅控整流器，其特征在于，在所述第一掺杂区、所述第四掺杂区和所述第五掺杂区之上分别形成导电接触层。
5.如权利要求1所述的硅控整流器，其特征在于，在所述第一掺杂区和所述第二掺杂区之间、所述第二掺杂区和所述第三掺杂区之间、所述第三掺杂区和所述第四掺杂区之间以及所述第四掺杂区和所述第五掺杂区之间还形成有闸极，所述闸极分别与所述第一掺杂区、所述第二掺杂区、所述第三掺杂区、所述第四掺杂区和所述第五掺杂区浮接。
6.如权利要求1至5任一项所述的硅控整流器，其特征在于，所述第一掺杂类型为N型掺杂，所述第二掺杂类型为P型掺杂。
7.如权利要求1至5任一项所述的硅控整流器，其特征在于，所述第一掺杂类型为P型掺杂，所述第二掺杂类型为N型掺杂。
8.如权利要求1至5任一项所述的硅控整流器，其特征在于，所述鳍体为多个，多个所述鳍体依次排列设置于所述第一阱区和所述第二阱区，在相邻所述鳍体之间形成有隔离层。
9.如权利要求8所述的硅控整流器，其特征在于，所述隔离层为浅沟槽隔离层。
10.一种静电放电保护器件，其特征在于，包括如权利要求1至9任一项所述的硅控整流器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011275296.XA CN112397505B (zh) | 2020-11-12 | 2020-11-12 | 一种硅控整流器和静电放电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011275296.XA CN112397505B (zh) | 2020-11-12 | 2020-11-12 | 一种硅控整流器和静电放电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112397505A CN112397505A (zh) | 2021-02-23 |
| CN112397505B true CN112397505B (zh) | 2023-04-14 |
Family
ID=74599483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011275296.XA Active CN112397505B (zh) | 2020-11-12 | 2020-11-12 | 一种硅控整流器和静电放电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112397505B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172403B1 (en) * | 1998-12-15 | 2001-01-09 | Winbond Electronics Corp. | Electrostatic discharge protection circuit triggered by floating-base transistor |
| CN104752417A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 可控硅静电保护器件及其形成方法 |
| US9318481B1 (en) * | 2015-05-15 | 2016-04-19 | Allegro Microsystems, Llc | Electrostatic discharge protection device |
| US9520389B1 (en) * | 2015-07-07 | 2016-12-13 | National Chiao Tung University | Silicon-controlled rectifier and an ESD clamp circuit |
| CN107369682A (zh) * | 2017-08-23 | 2017-11-21 | 上海华力微电子有限公司 | 一种新型硅控整流器型esd保护结构及其实现方法 |
| CN111354724A (zh) * | 2020-04-27 | 2020-06-30 | 上海华力微电子有限公司 | 一种硅控整流器及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4942007B2 (ja) * | 2004-10-25 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US9171833B2 (en) * | 2013-07-17 | 2015-10-27 | Intersil Americas LLC | Semiconductor structure for enhanced ESD protection |
| KR20200074581A (ko) * | 2018-12-17 | 2020-06-25 | 에스케이하이닉스 주식회사 | Esd 보호 장치 |
-
2020
- 2020-11-12 CN CN202011275296.XA patent/CN112397505B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172403B1 (en) * | 1998-12-15 | 2001-01-09 | Winbond Electronics Corp. | Electrostatic discharge protection circuit triggered by floating-base transistor |
| CN104752417A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 可控硅静电保护器件及其形成方法 |
| US9318481B1 (en) * | 2015-05-15 | 2016-04-19 | Allegro Microsystems, Llc | Electrostatic discharge protection device |
| US9520389B1 (en) * | 2015-07-07 | 2016-12-13 | National Chiao Tung University | Silicon-controlled rectifier and an ESD clamp circuit |
| CN107369682A (zh) * | 2017-08-23 | 2017-11-21 | 上海华力微电子有限公司 | 一种新型硅控整流器型esd保护结构及其实现方法 |
| CN111354724A (zh) * | 2020-04-27 | 2020-06-30 | 上海华力微电子有限公司 | 一种硅控整流器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112397505A (zh) | 2021-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868387B2 (en) | Low leakage protection device | |
| US6909149B2 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
| KR101454537B1 (ko) | 반도체 핀을 구비한 esd 디바이스 | |
| US9576945B2 (en) | Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection | |
| US6770918B2 (en) | Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies | |
| EP3467874B1 (en) | Single-stack bipolar-based esd protection device | |
| CN106030808B (zh) | 分段式npn垂直双极晶体管 | |
| US10373944B2 (en) | ESD protection circuit with integral deep trench trigger diodes | |
| KR20040023477A (ko) | 실리콘 게르마늄 기술용 정전 방전 보호 실리콘 제어정류기(ｅｓｄ-ｓｃｒ) | |
| US7973334B2 (en) | Localized trigger ESD protection device | |
| US8598625B2 (en) | ESD protection device with tunable design windows | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| CN100423256C (zh) | 半导体集成电路中的静电放电保护电路 | |
| CN112397505B (zh) | 一种硅控整流器和静电放电保护器件 | |
| US8866228B2 (en) | Diode and electrostatic discharge protection circuit including the same | |
| CN107275324B (zh) | 静电放电保护装置及方法 | |
| US11699696B2 (en) | Silicon-controlled rectifier with back-to-back diodes | |
| TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
| US11011510B2 (en) | Breakdown uniformity for ESD protection device | |
| JP4781620B2 (ja) | 静電気放電保護素子 | |
| CN111180439A (zh) | 一种应用于FinFET工艺中的集成电路芯片的静电保护装置及其制备方法 | |
| CN116314277B (zh) | Scr型esd防护器件、电子装置及制备方法 | |
| CN214279985U (zh) | 一种提高防静电能力的mosfet器件 | |
| CN218602432U (zh) | 一种具有scr骤回特性的超低容单向tvs | |
| KR20230036859A (ko) | 정전기 방전 보호 소자 및 이를 포함하는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |