CN107248514A - 一种新型esd保护结构及其实现方法 - Google Patents

一种新型esd保护结构及其实现方法 Download PDF

Info

Publication number
CN107248514A
CN107248514A CN201710420095.6A CN201710420095A CN107248514A CN 107248514 A CN107248514 A CN 107248514A CN 201710420095 A CN201710420095 A CN 201710420095A CN 107248514 A CN107248514 A CN 107248514A
Authority
CN
China
Prior art keywords
high concentration
type doping
traps
type
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710420095.6A
Other languages
English (en)
Other versions
CN107248514B (zh
Inventor
朱天志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710420095.6A priority Critical patent/CN107248514B/zh
Publication of CN107248514A publication Critical patent/CN107248514A/zh
Application granted granted Critical
Publication of CN107248514B publication Critical patent/CN107248514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种新型ESD保护结构及其实现方法，该ESD保护结构包括：半导体基体；生成于所述半导体基体中的第一N阱和第二N阱；设置于所述第一N阱中的硅控整流器以及设置于所述第二N阱中的二极管结构，高浓度P型掺杂(28)、高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述第一N阱上部，P型ESD植入层(40)设置于所述高浓度N型掺杂(22)下方，该高浓度N型掺杂(20)浮接，其与该高浓度P型掺杂(28)间隔距离S，该高浓度N型掺杂(20)、高浓度N型掺杂(22)之间隔离设置，所述高浓度P型掺杂(28)、第一N阱(60)、ESD植入层(40)、高浓度N型掺杂(22)构成该硅控整流器，通过本发明，可增加ESD保护结构回滞效应的维持电压。

Description

一种新型ESD保护结构及其实现方法
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种低触发电压高维持电压的新型ESD保护结构及其实现方法。
背景技术
在静电(ESD，Electro-Static Discharge)保护设计领域，硅控整流器(SCR，Silicon Controlled Rectifier)因具有ESD泄流能力强，寄生电容小的特性而广受重视，但是该类器件存在的两个严重缺陷限制了其应用：第一个缺陷是回滞效应的触发电压很高，因为其触发电压主要受N阱对P阱之间较高的反向击穿电压决定；第二个缺陷是回滞效应的维持电压很低，很容易导致闩锁效应。
针对触发电压较高这个缺陷，产业界提出了各种方案来降低回滞效应的触发电压，如图1和图2所示的硅控整流器型ESD保护结构。
图1所示的硅控整流器型ESD保护结构是在N阱和P阱之间插入一个横跨N阱和P阱的N型重掺杂，从而达到降低N阱对P阱的反向击穿电压的目的，从而降低回滞效应的触发电压。具体来说，图1所示的硅控整流器(SCR)型包括多个浅沟道隔离层(STI，Shallow TrenchIsolation)10、高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28、N阱(N-Well)50、P阱(P-Well)60、基体(Psub)70。
整个ESD保护结构置于基体(Psub)70上，在基体(Psub)70左边生成一个N阱(N-Well)50，在基体(Psub)70右边生成一个P阱(P-Well)60，高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22置于N阱(N-Well)50上部，高浓度P型掺杂(P+)22、N阱(N-Well)50以及基体(Psub)70构成等效PNP三极管结构，高浓度N型掺杂(N+)20与N阱(N-Well)50形成扩散电阻等效连接至该PNP三极管基极，高浓度P型掺杂(P+)22与N阱(N-Well)50构成该PNP三极管的发射极PN结，基体(Psub)70与N阱(N-Well)50构成该PNP三极管之集电极PN结，高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28置于P阱(P-Well)60上部，N阱(N-Well)50、基体(Psub)70/P阱(P-Well)60与高浓度N型掺杂(N+)26构成等效NPN三极管结构，N阱(N-Well)50与基体(Psub)70构成该NPN三极管之集电极PN结，基体(Psub)70/P阱(P-Well)60与高浓度N型掺杂(N+)26构成等效NPN三极管的发射极PN结，高浓度P型掺杂(P+)26、P阱(P-Well)60、基体(Psub)70构成扩散电阻连接至该等效NPN三极管的基极，高浓度N型掺杂(N+)24置于N阱(N-Well)50与P阱(P-Well)60分界处上方，高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离；用金属连接高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)24构成该ESD保护结构的阳极A，高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28相连后连接至硅控整流器(SCR)ESD保护结构的阴极K。
图2所示的硅控整流器型ESD保护结构是在图1所示的硅控整流器型ESD保护结构的基础上，将右侧的高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28向右移动，在新空出来的P阱(P-Well)60的上方增加一N型栅极30，并连接至硅控整流器(SCR)之阴极K，与P阱60组成N型栅控二极管，通过引入N型gated diode(栅控二极管)，从而进一步降低N阱对P阱的反向击穿电压，但是即使如此，图2所示的硅控整流器的触发电压还是比较高的，而且该触发电压也是受限于既有的工艺参数，调整自由度不大。
针对维持电压比较低的这个缺陷，产业界一般通过增加硅控整流器N阱中的P结到P阱中的N结的距离(c+d)来实现，如图1所示，或者通过外接二极管来实现，如图3所示。
图3所示现有技术的ESD保护结构包括氧化层(OX)10、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26、P型ESD植入层(ESD IMP)40、N阱(N-Well)60、N阱(N-Well)70、P型基体(Psub)80、电阻R。
整个ESD保护结构置于P型基体(Psub)80上，在P型基体(Psub)80中生成两个N阱(N-Well)60/70，两个N阱(N-Well)60/70间仍由P型基体(Psub)80隔离(两个N阱(N-Well)60/70不能重叠)，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22置于左边N阱(N-Well)60上部，高浓度N型掺杂(N+)20、左边N阱(N-Well)60，P型ESD植入层(ESD IMP)40与高浓度N型掺杂(N+)22构成NPN结构，高浓度N型掺杂(N+)22为集电极，高浓度N型掺杂(N+)20为发射极，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26置于右边N阱(N-Well)70上部，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26构成二极管结构，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26间用氧化层(OX)10隔离，ESD植入层(ESD IMP)40置于集电极N结(高浓度N型掺杂(N+)22)下方；用金属连接高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24至电阻R之一端，电阻R之另一端连接至高浓度N型掺杂(N+)26即ESD保护结构阴极K，高浓度N型掺杂(N+)20为ESD保护结构的阳极A。
其中，N阱(N-Well)60用于将左边位于N阱(N-Well)60内的NPN结构与右边位于N阱(N-Well)70内的二极管结构隔离。
但是上述外接并联电阻的正向导通二极管的方法的缺点是每增加一级正向导通二极管仅能将维持电压增大0.6伏至0.8伏左右，另外这种方法需要大大增加了硅控整流器的整体面积。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种新型ESD保护结构及其实现方法，其可增加ESD保护结构回滞效应的维持电压。
为达上述及其它目的，本发明提出一种新型ESD保护结构，该新型ESD保护结构包括：
半导体衬底；
生成于所述半导体衬底中的第一N阱和第二N阱；
设置于所述第一N阱中的硅控整流器以及设置于所述第二N阱中的二极管结构，高浓度P型掺杂(28)、高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述第一N阱上部，ESD植入层(40)设置于所述高浓度N型掺杂(22)下方，该高浓度N型掺杂(20)浮接，其与该高浓度P型掺杂(28)间隔距离S，该高浓度N型掺杂(20)、高浓度N型掺杂(22)之间隔离设置，所述高浓度P型掺杂(28)、第一N阱、ESD植入层(40)、高浓度N型掺杂(22)构成该硅控整流器。
进一步地，高浓度P型掺杂(24)、高浓度N型掺杂(26)隔离设置于第二N阱上部，构成所述二极管结构，该高浓度N型掺杂(22)与高浓度P型掺杂(24)隔离设置。
进一步地，所述高浓度P型掺杂(28)为该新型ESD保护结构的阳极A。
进一步地，所述间隔距离S的范围为0.2um～20um
进一步地，所述高浓度N型掺杂(20)、高浓度N型掺杂(22)、高浓度P型掺杂(24)、高浓度N型掺杂(26)间用氧化层(10)隔离。
进一步地，该高浓度P型掺杂(28)的左侧、高浓度N型掺杂(26)的右侧放置氧化层(10)用于隔离其他器件。
进一步地，所有隔离用的氧化层(10)的深度均超过掺杂区的深度。
为达到上述目的，本发明还提供一种新型ESD保护结构的实现方法，包括如下步骤：
步骤一，提供一半导体衬底；
步骤二，于该半导体衬底中生成第一N阱与第二N阱；
步骤三，在所述第一N阱中形成硅控整流器，在所述第二N阱中形成二极管结构，将高浓度P型掺杂(28)、高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述第一N阱上部，ESD植入层(40)设置于所述高浓度N型掺杂(22)下方，该高浓度N型掺杂(20)浮接，其与该高浓度P型掺杂(28)间隔距离S，该高浓度N型掺杂(20)、高浓度N型掺杂(22)之间隔离设置，所述高浓度P型掺杂(28)、第一N阱、ESD植入层(40)、高浓度N型掺杂(22)构成该硅控整流器。
进一步地，于步骤三中，将高浓度P型掺杂(24)、高浓度N型掺杂(26)隔离设置于第二N阱上部，构成所述二极管结构，该高浓度N型掺杂(22)与高浓度P型掺杂(24)隔离设置。
进一步地，于步骤三后，还包括：
将该高浓度P型掺杂(28)作为该新型ESD保护结构的阳极，利用金属连接该高浓度N型掺杂(22)、高浓度P型掺杂(24)至一电阻的一端，所述电阻的另一端连接至所述高浓度N型掺杂(26)作为该新型ESD保护结构的阴极。
与现有技术相比，本发明一种新型ESD保护结构及其实现方法，其通过在现有如图3所示的ESD保护结构的基础上，在现有ESD保护结构的三极管的第一N阱60的最左侧加入高浓度P型掺杂(P+)28，将该高浓度P型掺杂(P+)28作为该新型ESD保护结构的阳极，以实现调整P型的ESD IMP(ESD植入层(ESD IMP)40)离子注入的剂量即可降低回滞效应的触发电压的目的，并且本发明通过将三极管的高浓度N型掺杂(N+)20浮接，并去掉高浓度P型掺杂(P+)28与相邻浮接的高浓度N型掺杂20之间的STI，此时浮接的高浓度N型掺杂(N+)20实质起着保护环(Guard Ring)的作用，可以降低高浓度P型掺杂(P+)28向N阱射入少数载流子(空穴)到达N阱(60)与P型ESD植入层(40)界面的效率，从而降低寄生的PNP三级的电流增益，从而实现增加该新型ESD保护结构回滞效应的维持电压的目的，并可实现通过调节浮接的高浓度N型掺杂(N+)20的N+结的大小，深度以及高浓度N型掺杂(20)与高浓度P型掺杂(28)之间的距离S来调节维持电压的目的。并且在较佳情况下，本发明所提及的新型ESD保护结构中的硅控整流器P+/N-Well/PESD/N+(即28/60/40/22)器件的维持电压可以达到某理想值，实现即使将外界的并联正向导通二极管(即24/26)去除也能满足ESD保护电路的设计需求，从而大大节省集成电路设计的版图面积。
附图说明
图1为一现有技术的ESD保护结构的示意图；
图2为另一现有技术的ESD保护结构的示意图；
图3为又一现有技术的ESD保护结构的示意图；
图4为本发明一种新型ESD保护结构之较佳实施例的电路结构图；
图5为本发明一种新型ESD保护结构的实现方法的步骤流程图；
图6为本发明的应用场景示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图4为本发明一种新型ESD保护结构之较佳实施例的电路结构图。如图4所示，本发明一种新型ESD保护结构，包括氧化层(OX)10、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28、P型ESD植入层(ESD IMP)40、第一N阱(N-Well)60、第二N阱(N-Well)70、P型衬底(P-Sub)80、电阻R。
整个ESD保护结构置于P型衬底(P-Sub)80上，在P型衬底(P-Sub)80中生成两个N型阱N阱：第一N阱(N-Well)60和第二N阱(N-Well)70，两个N阱(N-Well)60/70间仍由P型衬底(P-Sub)80隔离(两个N阱(N-Well)60/70不能重叠)，高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22置于左边第一N阱(N-Well)60上部，P型ESD植入层(ESD IMP)40置于高浓度N型掺杂(N+)22下方，高浓度N型掺杂(N+)20浮接，其与高浓度P型掺杂(P+)28间隔距离S，较佳地，该间隔距离S的范围为0.2um～20um，高浓度P型掺杂(P+)28与高浓度N型掺杂(N+)20之间无隔离层，高浓度P型掺杂(P+)28、第一N阱60、ESD植入层(ESD IMP)40、高浓度N型掺杂(N+)22构成硅控整流器，高浓度P型掺杂(P+)28为该ESD保护结构的阳极A，本发明将高浓度P型掺杂(P+)28与相邻浮接的高浓度N型掺杂(N+)20之间的STI去掉，此时浮接的高浓度N型掺杂(N+)20实质起着保护环(Guard Ring)的作用，可以降低高浓度P型掺杂(P+)28向N阱射入少数载流子(空穴)到达N阱(60)与P型ESD植入层(40)界面的效率，因此可以降低寄生的PNP三级的电流增益，从而实现提高维持电压的目的，并可以通过调节浮接的高浓度N型掺杂(N+)20的大小、深度以及与高浓度P型掺杂(P+)28之间的距离S来调节维持电压，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26置于右边第二N阱(N-Well)70上部，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26构成二极管结构，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26间用氧化层(OX)10隔离，高浓度P型掺杂(P+)28的左侧、高浓度N型掺杂(N+)26的右侧也放置氧化层(OX)10隔离以将ESD保护结构与其他器件隔离，所有隔离用的氧化层(OX)10的深度均超过掺杂区(高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22+ESD植入层(ESD IMP)40、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26)的深度；用金属连接高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24至电阻R之一端，电阻R之另一端连接至高浓度N型掺杂(N+)26即ESD保护结构的阴极K。
其中，第一N阱(N-Well)60和第一N阱(N-Well)70用于将位于第一N阱(N-Well)60内的PNPN结构与位于第二N阱(N-Well)70内的二极管结构隔离。
图5为本发明一种新型ESD保护结构的实现方法的步骤流程图。如图5所示，本发明一种新型ESD保护结构的实现方法，包括如下步骤：
步骤501，提供一半导体衬底，在本发明具体实施例中，提供一P型衬底(P-Sub)80。
步骤502，于该半导体衬底中生成两个N阱，即第一N阱(N-Well)60、第二N阱(N-Well)70，在本发明具体实施例中，在P型基体(P-Sub)80中生成两个N阱，两个N阱60/70间仍由P型基体(P-Sub)80隔离(两个N阱60/70不能重叠)，在本发明较佳实施例中，第一N阱生成于P型基体左侧，第二N阱生成于P型基体右侧。
步骤503，在第一N阱60中形成硅控整流器，在第二N阱70中形成二极管结构。具体地说，将高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22置于左边第一N阱(N-Well)60上部，ESD植入层(ESD IMP)40置于高浓度N型掺杂(N+)22下方，高浓度N型掺杂(N+)20浮接，其与高浓度P型掺杂(P+)28间隔距离S，较佳地，该间隔距离S的范围为0.2um～20um，高浓度P型掺杂(P+)28、第一N阱60、ESD植入层(ESD IMP)40、高浓度N型掺杂(N+)22构成硅控整流器结构，本发明将高浓度P型掺杂(P+)28与相邻浮接的高浓度N型掺杂(N+)20之间的STI去掉，此时浮接的高浓度N型掺杂(N+)20实质起着保护环(Guard Ring)的作用，可以降低高浓度P型掺杂(P+)28向N阱射入少数载流子(空穴)到达N阱(60)与P型ESD植入层(40)界面的效率，因此可以降低寄生的PNP三极管的电流增益，从而实现提高维持电压的目的，并可以通过调节浮接的高浓度N型掺杂(N+)20的大小、深度以及与高浓度P型掺杂(P+)28之间的距离S来调节维持电压。较佳地，将高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26置于右边第二N阱(N-Well)70上部，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26构成二极管结构，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26间用氧化层(OX)10隔离，较佳地，高浓度P型掺杂(P+)28的左侧、高浓度N型掺杂(N+)26的右侧也放置氧化层(OX)10隔离以将ESD保护结构与其他器件隔离。所有隔离用的氧化层(OX)10的深度均超过掺杂区(高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22+ESD植入层(ESD IMP)40、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26)的深度。
步骤504，构建该新型ESD保护结构的阳极A与阴极K，即将高浓度P型掺杂(P+)28作为该新型ESD保护结构的阳极A，利用金属连接该高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24至一电阻R的一端，电阻R的另一端连接至高浓度N型掺杂(N+)26作为该新型ESD保护结构的阴极K。
可见本发明是在已有的图3所示的NPN三极管型ESD保护结构和图1所示的硅控整流器型ESD保护结构基础上提出的一种ESD保护结构，本发明之新型ESD保护结构由P+/N-Well/PESD/N+(即28/60/40/22)结构构成，可以通过调整P型的ESD IMP(ESD植入层(ESDIMP)40)离子注入的剂量来降低回滞效应的触发电压；本发明将高浓度P型掺杂(P+)28与相邻浮接的高浓度N型掺杂(N+)20之间的STI去掉，此时浮接的高浓度N型掺杂(N+)20实质起着保护环(Guard Ring)的作用，可以降低高浓度P型掺杂(P+)28向N阱射入少数载流子(空穴)到达N阱(60)与P型ESD植入层界面(40)的效率，所以可以降低寄生的PNP三极管的电流增益，从而实现提高维持电压的目的，另外本发明可以通过调节浮接的高浓度N型掺杂(N+)20的大小、深度以及与高浓度P型掺杂(P+)28之间的距离S来调节维持电压，并且在较佳情况下，本发明所提及的新型ESD结构中的硅控整流器P+/N-Well/PESD/N+(即28/60/40/22)保护结构的维持电压可以达到理想值，实现即使将外界的并联正向导通二极管去除也能满足ESD保护电路设计，从而大大节省电路设计的版图面积。
可以将本发明的新型ESD应用到ESD保护电路中的输入输出端的保护电路中和电源对地的保护电路中，来提升芯片整体的ESD防护能力，如图6所示。
综上所述，本发明一种新型ESD保护结构及其实现方法，其通过在现有ESD基础上，在现有ESD保护结构的三极管的第一N阱60的最左侧加入高浓度P型掺杂(P+)28，将该高浓度P型掺杂(P+)28作为该新型ESD保护结构的阳极，以实现调整P型的ESD IMP(ESD植入层(ESD IMP)40)离子注入的剂量即可降低回滞效应的触发电压的目的，并且本发明通过将三极管的高浓度N型掺杂(N+)20浮接，插入到高浓度P型掺杂(28)与高浓度N型掺杂22之间，并去掉高浓度P型掺杂(P+)28与相邻浮接的高浓度N型掺杂(N+)20之间的STI，此时浮接的高浓度N型掺杂(N+)20实质起着保护环(Guard Ring)的作用，可以降低高浓度P型掺杂(P+)28向N阱射入少数载流子(空穴)到达N阱(60)与P型ESD植入层(40)界面的效率，降低寄生的PNP三极管的电流增益，从而实现提高维持电压的目的，并可实现通过调节浮接的高浓度N型掺杂(N+)20的大小，深度以及与高浓度P型掺杂(P+)28之间的距离S来调节维持电压的目的，并且在较佳情况下，本发明所提及的新型ESD结构中的硅控整流器P+/N-Well/PESD/N+(即28/60/40/22)保护结构的维持电压可以达到理想值，实现即使将外界的并联正向导通二极管去除也能满足ESD保护电路设计，从而大大节省电路设计的版图面积。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种新型ESD保护结构，其特征在于，该ESD保护结构包括：
半导体衬底；
生成于所述半导体衬底中的第一N阱和第二N阱；
设置于所述第一N阱中的硅控整流器以及设置于所述第二N阱中的二极管结构，高浓度P型掺杂(28)、高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述第一N阱上部，P型ESD植入层(40)设置于所述高浓度N型掺杂(22)下方，该高浓度N型掺杂(20)浮接，其与该高浓度P型掺杂(28)间隔距离S，该高浓度N型掺杂(20)、高浓度N型掺杂(22)之间隔离设置，所述高浓度P型掺杂(28)、第一N阱(60)、ESD植入层(40)、高浓度N型掺杂(22)构成该硅控整流器。
2.如权利要求1所述的一种新型ESD保护结构，其特征在于：所述高浓度P型掺杂(28)为该新型ESD保护结构的阳极A。
3.如权利要求1所述的一种新型ESD保护结构，其特征在于：所述间隔距离S的范围为0.2um～20um。
4.如权利要求2所述的一种新型ESD保护结构，其特征在于：，高浓度P型掺杂(24)、高浓度N型掺杂(26)隔离设置于第二N阱上部，构成所述二极管结构，该高浓度N型掺杂(22)与高浓度P型掺杂(24)隔离设置。
5.如权利要求4所述的一种新型ESD保护结构，其特征在于：所述高浓度N型掺杂(20)、高浓度N型掺杂(22)、高浓度P型掺杂(24)、高浓度N型掺杂(26)间用氧化层(10)隔离。
6.如权利要求5所述的一种新型ESD保护结构，其特征在于：该高浓度P型掺杂(28)的左侧、高浓度N型掺杂(26)的右侧放置氧化层(10)用于隔离其他器件。
7.如权利要求6所述的一种新型ESD保护结构，其特征在于：所有隔离用的氧化层(10)的深度均超过掺杂区的深度。
8.一种新型ESD保护结构的实现方法，包括如下步骤：
步骤一，提供一半导体衬底；
步骤二，于该半导体衬底中生成第一N阱与第二N阱；
步骤三，在所述第一N阱中形成硅控整流器，在所述第二N阱中形成二极管结构，将高浓度P型掺杂(28)、高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述第一N阱上部，P型ESD植入层(40)设置于所述高浓度N型掺杂(22)下方，该高浓度N型掺杂(20)浮接，其与该高浓度P型掺杂(28)间隔距离S，该高浓度N型掺杂(20)、高浓度N型掺杂(22)之间隔离设置，所述高浓度P型掺杂(28)、第一N阱、ESD植入层(40)、高浓度N型掺杂(22)构成该硅控整流器。
9.如权利要求8所述的一种新型ESD保护结构的实现方法，其特征在于：于步骤三中，将高浓度P型掺杂(24)、高浓度N型掺杂(26)隔离设置于第二N阱上部，构成所述二极管结构，该高浓度N型掺杂(22)与高浓度P型掺杂(24)隔离设置。
10.如权利要求9所述的一种新型ESD保护结构的实现方法，其特征在于，于步骤三后，还包括：
将该高浓度P型掺杂(28)作为该新型ESD保护结构的阳极，利用金属连接该高浓度N型掺杂(22)、高浓度P型掺杂(24)至一电阻的一端，所述电阻的另一端连接至所述高浓度N型掺杂(26)作为该新型ESD保护结构的阴极。
CN201710420095.6A 2017-06-06 2017-06-06 一种新型esd保护结构及其实现方法 Active CN107248514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710420095.6A CN107248514B (zh) 2017-06-06 2017-06-06 一种新型esd保护结构及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710420095.6A CN107248514B (zh) 2017-06-06 2017-06-06 一种新型esd保护结构及其实现方法

Publications (2)

Publication Number Publication Date
CN107248514A true CN107248514A (zh) 2017-10-13
CN107248514B CN107248514B (zh) 2019-11-22

Family

ID=60019068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710420095.6A Active CN107248514B (zh) 2017-06-06 2017-06-06 一种新型esd保护结构及其实现方法

Country Status (1)

Country Link
CN (1) CN107248514B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法
CN109065534A (zh) * 2018-08-20 2018-12-21 上海华力微电子有限公司 一种硅控整流器结构及其制造方法
CN110323219A (zh) * 2018-03-29 2019-10-11 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN111755439A (zh) * 2019-03-29 2020-10-09 拉碧斯半导体株式会社 半导体装置及其制造方法
CN112331616A (zh) * 2021-01-06 2021-02-05 晶芯成(北京)科技有限公司 Esd保护电路、esd保护结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163840A (zh) * 2010-02-24 2011-08-24 台湾积体电路制造股份有限公司 静电放电保护电路、结构及射频接收器
CN102569360A (zh) * 2012-03-09 2012-07-11 浙江大学 一种基于二极管辅助触发的双向可控硅器件
KR20140038813A (ko) * 2012-09-21 2014-03-31 단국대학교 산학협력단 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자
CN103730461A (zh) * 2014-01-16 2014-04-16 湘潭大学 一种具有高维持电压的scr结构及其制作方法
KR101392587B1 (ko) * 2013-02-19 2014-05-27 주식회사 동부하이텍 고전압 정전기 방전 보호 소자
CN106326335A (zh) * 2016-07-22 2017-01-11 浪潮集团有限公司 一种基于显著属性选择的大数据归类方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163840A (zh) * 2010-02-24 2011-08-24 台湾积体电路制造股份有限公司 静电放电保护电路、结构及射频接收器
CN102569360A (zh) * 2012-03-09 2012-07-11 浙江大学 一种基于二极管辅助触发的双向可控硅器件
KR20140038813A (ko) * 2012-09-21 2014-03-31 단국대학교 산학협력단 낮은 트리거 전압과 높은 홀딩 전압 특성을 가지는 정전기 방전 보호소자
KR101392587B1 (ko) * 2013-02-19 2014-05-27 주식회사 동부하이텍 고전압 정전기 방전 보호 소자
CN103730461A (zh) * 2014-01-16 2014-04-16 湘潭大学 一种具有高维持电压的scr结构及其制作方法
CN106326335A (zh) * 2016-07-22 2017-01-11 浪潮集团有限公司 一种基于显著属性选择的大数据归类方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323219A (zh) * 2018-03-29 2019-10-11 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US11145678B2 (en) 2018-03-29 2021-10-12 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device
CN110323219B (zh) * 2018-03-29 2022-04-26 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法
CN109065534A (zh) * 2018-08-20 2018-12-21 上海华力微电子有限公司 一种硅控整流器结构及其制造方法
CN111755439A (zh) * 2019-03-29 2020-10-09 拉碧斯半导体株式会社 半导体装置及其制造方法
CN112331616A (zh) * 2021-01-06 2021-02-05 晶芯成(北京)科技有限公司 Esd保护电路、esd保护结构及其制造方法
CN112331616B (zh) * 2021-01-06 2021-04-09 晶芯成(北京)科技有限公司 Esd保护电路、esd保护结构及其制造方法

Also Published As

Publication number Publication date
CN107248514B (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN107248514B (zh) 一种新型esd保护结构及其实现方法
US20220165725A1 (en) High Voltage ESD Protection Apparatus
CN107369682B (zh) 一种新型硅控整流器型esd保护结构及其实现方法
CN108183101B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US7626243B2 (en) ESD protection for bipolar-CMOS-DMOS integrated circuit devices
CN104752417B (zh) 可控硅静电保护器件及其形成方法
US9899368B2 (en) ESD protection circuit with plural avalanche diodes
CN107564906B (zh) 一种新型硅控整流器型esd保护结构及其实现方法
CN101506974A (zh) 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构
CN107195630B (zh) 一种新型esd保护结构及其实现方法
EP3116026B1 (en) Silicon controlled rectifier
CN109037203A (zh) 硅控整流器型esd保护结构及实现方法
US10930641B2 (en) Series connected ESD protection circuit
CN107403797B (zh) 高压esd保护器件、电路及装置
CN106449635A (zh) 一种新型低触发电压硅控整流器及其制作方法
CN110518012A (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN112928112B (zh) 低触发高维持双向scr防护器件及其工艺方法
US8829565B1 (en) High voltage electrostatic discharge protection device
CN110504253A (zh) 一种新型栅约束硅控整流器esd器件及其实现方法
CN107516657B (zh) 一种新型esd保护结构及其实现方法
CN110504254A (zh) 一种新型栅约束硅控整流器esd器件及其实现方法
CN110518010A (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
US20070120191A1 (en) High trigger current electrostatic discharge protection device
CN112447703A (zh) 静电放电防护元件
CN112928111B (zh) 耐正负高压的scr esd防护器件及其工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant