CN109065534A - 一种硅控整流器结构及其制造方法 - Google Patents
一种硅控整流器结构及其制造方法 Download PDFInfo
- Publication number
- CN109065534A CN109065534A CN201810948203.1A CN201810948203A CN109065534A CN 109065534 A CN109065534 A CN 109065534A CN 201810948203 A CN201810948203 A CN 201810948203A CN 109065534 A CN109065534 A CN 109065534A
- Authority
- CN
- China
- Prior art keywords
- type
- doped region
- heavily doped
- type heavily
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 34
- 239000010703 silicon Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000725 suspension Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 abstract description 19
- 230000000694 effects Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000024241 parasitism Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 241000406668 Loxodonta cyclotis Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种硅控整流器结构及其制造方法，硅控整流器结构包括衬底；位于衬底中的N型阱和P型阱；N型阱内设有连接至阳极的N型重掺杂区410和P型重掺杂区422，N型阱内还设有浮接的保护环，保护环位于N型重掺杂区410与P型重掺杂区422之间，保护环与N型重掺杂区410通过浅沟槽隔离间隔，保护环与P型重掺杂区422之间为预定宽度的有源区；P型阱内设有连接至阴极的N型重掺杂区414和P型重掺杂区424，N型重掺杂区414与P型重掺杂区424之间通过浅沟槽隔离间隔，N型重掺杂区414与N型重掺杂区410之间具有连接至阴极的栅控二极管。根据本发明所提供的制造方法所制造的硅控整流器结构具有较低的触发电压和较高的维持电压。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种硅控整流器结构及其制造方法。
背景技术
在静电ESD(ESD，Electro-Static discharge)保护设计领域，硅控整流器(SCR，Silicon Controlled Rectifier)因具有ESD泄流能力强的特性而广受重视，但是该类器件存在两个严重缺陷限制了其应用：第一个缺陷是回滞效应(Snapback)的触发电压很高，因为其触发电压主要受N型阱对P型阱的高反向击穿电压限制；第二个缺陷是回滞效应的维持电压很低，很容易导致闩锁效应。
针对触发电压较高这个缺陷，产业界提出了各种方案来降低回滞效应的触发电压，如图1和图2所示的硅控整流器结构，图1所示的硅控整流器是在N型阱和P型阱之间插入一个横跨N型阱和P型阱的N型重掺杂区，从而达到降低N型阱对P型阱的反向击穿电压的目的。具体的，如图1所示的硅控整流器包括P型衬底100、N型掺杂的N型阱210(N-Well)、P型掺杂的P型阱220(P-Well)，位于N型阱210内的N型重掺杂区412和P型重掺杂区422，位于P型阱220内的N型重掺杂区414和P型重掺杂区424，位于N型阱210和P型阱220邻接处横跨N型阱210和P型阱220的N型重掺杂区410。N型重掺杂区412、P型重掺杂区422、N型重掺杂区410、N型重掺杂区414、P型重掺杂区424之间通过浅沟槽隔离300(STI，Shallow TrenchIsolation)间隔开。其中，P型重掺杂区422、N型阱210以及衬底100构成等效PNP三极管结构，N型重掺杂区412与N型阱210形成扩散电阻等效连接在上述PNP三极管的基极，P型重掺杂区422构成上述PNP三极管的发射极，衬底100为上述PNP三极管的集电极，N型阱210为上述PNP三极管的基极。N型阱210、衬底100/P型阱220与N型重掺杂区414构成等效NPN三极管结构，N型阱210构成该NPN三极管的集电极，N型重掺杂区414构成该NPN三极管的发射极，衬底100/P型阱220构成该NPN三极管的基极。并且，上述N型重掺杂区412、P型重掺杂区422连接到硅控整流器的阳极、N型重掺杂区414、P型重掺杂区424连接到硅控整流器的阴极。
图2所示的硅控整流器是在图1所示的硅控整流器的基础上，去除N型重掺杂区410与N型重掺杂区414之间的浅沟槽隔离300，并在对应去除浅沟槽隔离300的区域衬底表面形成N型栅极430，并连接至硅控整流器的阴极，与P型阱220构成N型栅控二极管。如图2所示的硅控整流器，引入N型栅控二极管进一步降低N型阱对P型阱的反向击穿电压，但是即使如此，图2所示的硅控整流器的触发电压仍然较高，受限于既有的工艺参数，调整自由度不大，无法满足实际需求。
针对硅控整流器回滞效应的维持电压较低的缺陷，业界进一步提出了如图3所示的硅控整流器ESD保护结构。与如图2所示的硅控整流器相比较，图3所示的硅控整流器中为了降低硅控整流器回滞效应触发电压而引入的设置于横跨N型阱与P型阱的N型重掺杂区410与P型重掺杂区422一起直接连接到硅控整流器的阳极，而将图2中连接至器件阳极的N型重掺杂区412除去。由于如图3所示的硅控整流器中设置于N型阱210和P型阱220之间的高浓度掺杂的N型重掺杂区410和阳极直接相连，所以该硅控整流器回滞效应的触发电压直接由N型重掺杂区410与P型阱220之间的击穿电压决定并大幅降低，另外，N型重掺杂区410因为直接和阳极相连，所施加的正压会降低空穴从P型重掺杂区422入射迁移到达N型阱210/P型阱220界面的几率，所以该硅控整流器ESD保护结构中由P型重掺杂区422、N型阱210与P型阱220构成的寄生PNP三极管的电流增益大幅降低，因而，如图3所示的硅控整流器回滞效应的维持电压相应提高。
图4示出了在某工艺平台中得到的如图3所示的硅控整流器的回滞效应曲线和回滞效应漏电图，其中带有菱形图标的曲线为如图3所示的硅控整流器的回滞效应曲线，带有正方形图标的曲线为如图3所示的硅控整流器的回滞效应漏电曲线。从图4示出的回滞效应曲线来看，如图3所示的硅控整流器的触发电压为8.4V，小于该工艺平台2.5V/3.3V外围接口电路器件的栅极氧化层瞬态击穿电压的11.6V，从触发电压的角度，如图3所示的硅控整流器已经能够适用于上述平台。而如图3所示的硅控整流器的维持电压为3.2V，虽然已经大于该工艺平台2.5V外围接口电路的最大最大工作电压(Vddmax＝2.75V)，但是仍小于该工艺平台3.3V外围接口电路的最大工作电压(Vddmax＝3.65V)。
这表明如图3所示的硅控整流器虽然已经完全适用于该工艺平台2.5V外围接口电路的ESD保护电路设计，但对于该工艺平台3.3V外围接口电路的ESD保护电路设计，还需要进一步提高其维持电压至4V以上。
因此，亟需一种新型的硅控整流器，能够使得回滞效应的触发电压进一步降低，并进一步提高维持电压。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
如上所述，为了使硅控整流器回滞效应的触发电压降低的同时提高维持电压，本发明提供了一种硅控整流器结构，包括：衬底(100)；位于上述衬底(100)中的N型阱(210)和P型阱(220)，上述N型阱(210)邻接上述P型阱(220)；上述N型阱(210)内设有连接至阳极的N型重掺杂区(410)和P型重掺杂区(422)，上述N型重掺杂区(410)横跨上述N型阱(210)与上述P型阱(220)，上述N型阱(210)内还设有浮接的保护环(416)，上述保护环(416)位于上述N型重掺杂区(410)与上述P型重掺杂区(422)之间，上述保护环(416)与上述N型重掺杂区(410)通过浅沟槽隔离间隔，上述保护环(416)与上述P型重掺杂区(422)之间为预定宽度的有源区；上述P型阱(220)内设有连接至阴极的N型重掺杂区(414)和P型重掺杂区(424)，上述N型重掺杂区(414)与上述P型重掺杂区(424)之间通过浅沟槽隔离间隔，上述N型重掺杂区(414)与上述N型重掺杂区(410)之间具有连接至上述阴极的栅控二极管。
如上述的硅控整流器结构，可选的，上述保护环(416)为N型重掺杂区。
如上述的硅控整流器结构，可选的，上述保护环(416)的重掺杂离子浓度范围为1e14cm-2～1e16cm-2。
如上述的硅控整流器结构，可选的，上述保护环(416)的宽度为0.1-10um。
如上述的硅控整流器结构，可选的，上述有源区的上述预定宽度为0.2-10um。
如上述的硅控整流器结构，可选的，上述P型阱(220)中还设有P型掺杂的ESD重掺杂区(500)，上述ESD重掺杂区(500)位于上述N型重掺杂区(410)下方的上述P型阱(220)中，且与上述N型阱(210)邻接。
本发明还提供了一种硅控整流器结构的制造方法，包括：提供衬底(100)；在上述衬底(100)中形成N型阱(210)和P型阱(220)，上述N型阱(210)邻接上述P型阱(220)；在上述N型阱(210)邻接上述P型阱(220)处形成横跨上述N型阱(210)与上述P型阱(220)的N型重掺杂区(410)；在上述N型阱(210)中形成P型重掺杂区(422)；在上述N型重掺杂区(410)与上述P型重掺杂区(422)之间形成保护环(416)；在上述P型阱(220)中形成N型重掺杂区(414)和P型重掺杂区(424)；在上述保护环(416)与上述N型重掺杂区(410)之间、上述N型重掺杂区(414)和P型重掺杂区(424)之间形成浅沟槽隔离，上述保护环(416)与上述P型重掺杂区(422)之间为预定宽度的有源区；在上述N型重掺杂区(414)与上述N型重掺杂区(410)之间形成栅控二极管；将上述N型重掺杂区(410)、上述P型重掺杂区(422)连接至阳极，将上述N型重掺杂区(414)、上述P型重掺杂区(424)、上述栅控二极管的栅极(430)连接至阴极。
如上述的制造方法，可选的，上述形成保护环(416)的步骤进一步包括：在上述N型重掺杂区(410)与上述P型重掺杂区(422)之间进行N型离子重掺杂，上述N型离子重掺杂的浓度范围为1e14cm-2～1e16cm-2。
如上述的制造方法，可选的，还包括：在上述N型阱(210)中与上述P型阱(220)邻接的另一侧形成与上述P型重掺杂区(422)邻接的浅沟槽隔离；在上述P型阱(220)中与上述N型阱(210)邻接的另一侧形成与上述P型重掺杂区(424)邻接的浅沟槽隔离。
如上述的制造方法，可选的，形成宽度为0.1-10um的上述保护环(416)。
如上述的制造方法，可选的，在距离上述P型重掺杂区(422)0.2-10um的上述N型阱(210)内形成上述保护环(416)。
如上述的制造方法，可选的，上述制造方法还包括在上述P型阱(220)中形成P型掺杂的ESD重掺杂区(500)，上述ESD重掺杂区(500)位于上述N型重掺杂区(410)下方的上述P型阱(220)中，且与上述N型阱(210)邻接。
根据本发明所提供的制造方法所制造的硅控整流器结构，能够有效降低硅控整流器的触发电压，并且通过在连接至阳极的P型重掺杂区和横跨N型阱和P型阱的N型重掺杂区之间插入一个浮接的N型重掺杂区，相当于接入了一个弱化的保护环(Guard Ring)，从P型重掺杂区422注入到N型阱210的部分空穴流经该保护环416附近时会与该保护环416中的大量电子因复合作用而湮灭，从而有效降低了该寄生PNP三极管的空穴从发射极422注入迁移到达N型阱与P型阱交界的N型重掺杂区410的几率，近而有效降低了该寄生PNP三极管的电流增益，起到提高其维持电压的作用。并且，由于保护环416与连接至阳极的P型重掺杂区422之间没有浅沟槽隔离，两者之间为有源区(AA，Active Area)，从P型重掺杂区422注入到N型阱210的空穴因电场分布有更多的机会流经该保护环416附近并与该保护环416中的大量电子因复合作用而湮灭，所以相较于保护环416与连接至阳极的P型重掺杂区422之间有浅沟槽隔离的结构，本发明所涉及的结构降低寄生三极管的电流增益以及提高维持电压的效果更优。
附图说明
图1示出了现有的硅控整流器的结构示意图。
图2示出了现有另一硅控整流器的结构示意图。
图3示出了现有另一硅控整流器的结构示意图。
图4示出了图3所示硅控整流器的回滞效应曲线和回滞效应漏电曲线。
图5示出了本发明所提供的制造方法的流程示意图。
图6示出了本发明所提供的硅控整流器一实施例结构示意图。
图7示出了本发明所提供的硅控整流器另一实施例结构示意图。
图8示出了本发明所提供的硅控整流器的应用场景示意图。
附图标记
衬底 100
N型阱 210
P型阱 220
浅沟槽隔离 300
N型重掺杂区 410、412、414
保护环 416
P型重掺杂区 422、424
栅控二极管栅极 430
ESD重掺杂区 500
具体实施方式
为了提供能够满足工艺平台要求，具有较低的触发电压并保持较高的维持电压的硅控整流器，本发明提供了一种硅控整流器结构及其制造方法。本发明还提供了其他实施例。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
如上所述，本发明提供了一种能够满足工艺平台参数要求的硅控整流器结构和制造方法，具体的，图5示出了本发明所提供的制造方法的流程示意图，以制造如图6、7示出的硅控整流器。
首先，如图5所示，执行步骤S101，提供衬底。衬底可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。在一实施例中，上述衬底为P型掺杂的P型衬底。
步骤S102，形成N型掺杂的N型阱和P型掺杂的P型阱。其中每个阱的形成都至少包括三到五个步骤来完成制作，包括但不限于外延生长、原氧化生长、采用掩膜版进行离子注入，并再次高能的离子注入以及退火工序。
步骤S103，在对应位置形成浅沟槽隔离(STI，Shallow Trench Isolation)，浅沟槽隔离工艺STI包括但不限于浅沟槽刻蚀、氧化物填充和氧化物平坦化。其中浅沟槽刻蚀包括但不限于隔离氧化层、氮化物沉淀、采用掩膜版进行浅槽隔离以及进行STI浅槽刻蚀。其中STI氧化物填充包括但不限于沟槽衬垫氧化硅、沟槽CVD(化学气相沉积)氧化物填充或PVD(物理气相沉积)氧化物填充。其中硅片表面的平坦化可以通过多种方法实现。可以通过使用SOG(spin-on-glass)填充间隙实现硅片的平坦化，SOG可以由80％的溶剂与20％的二氧化硅构成，淀积之后烘焙SOG，蒸发掉溶剂，将二氧化硅留在间隙当中，也可以进行全部表面的反刻，以减少整个硅片的厚度。亦可以通过CMP工艺(也称为抛光工艺)有效地进行平坦化处理，包括但不限于对沟槽氧化物进行抛光(可以采用化学机械抛光)以及氮化物去除。本领域技术人员应当知道，借由上述浅沟槽隔离，能够有效实现衬底之间器件与器件之间的电气隔绝。
步骤S104，在N型阱和P型阱中的对应位置形成N型重掺杂区410、保护环和N型重掺杂区414，其中，在本实施例中，N型掺杂可具有掺杂物，例如砷(As)、磷(P)、其他第五族(group V)元素或前述的组合。N型重掺杂区410位于N型阱和P型阱邻接处且N型重掺杂区410横跨N型阱和P型阱，保护环位于N型阱中，和N型重掺杂区410之间通过浅沟槽隔离间隔，N型重掺杂区414位于P型阱中，和N型重掺杂区410间隔一端距离，以使N型重掺杂区410与N型重掺杂区414之间的P型阱部分在后续步骤中形成栅控二极管。
步骤S105，在N型阱和P型阱中的对应位置形成P型重掺杂区422和P型重掺杂区424，其中，在本实施例中，P型掺杂可具有掺杂物，例如硼(B)或其他第三族(group III)元素。其中，P型重掺杂区422位于N型阱中，且与保护环间隔开一端距离，并且，P型重掺杂区422与保护环之间没有浅沟槽隔离，而是有源区(AA，Active Area)。
在上述的实施例中，由于P型重掺杂区422与N型阱以及P型阱构成了硅控整流器中的寄生PNP三极管，降低该寄生三极管的电流增益能够使硅控整流器的维持电压提高。而在N型重掺杂区410与P型重掺杂区422之间插入一个浮接的N型掺杂的保护环，从P型重掺杂区422注入到N型阱210的部分空穴流经该保护环附近时会与该保护环中的大量电子因复合作用而湮灭，从而有效降低了该寄生PNP三极管的空穴从发射极422注入迁移到达N型阱与P型阱交界的N型重掺杂区410的几率，从而降低了该寄生三极管的电流增益，可以有效增大维持电压。并且，在本实施例中，由于P型重掺杂区422与保护环之间并没有设置浅沟槽隔离，两者之间为有源区，从P型重掺杂区422注入到N型阱210的空穴因电场分布有更多的机会流经该保护环附近并与该保护环中的大量电子因复合作用而湮灭，所以相较于保护环与连接至阳极的P型重掺杂区之间有浅沟槽隔离的结构，本发明所涉及的结构降低寄生三极管的电流增益以及提高维持电压的效果更优。
步骤S106，在N型重掺杂区410与N型重掺杂区414之间形成栅控二极管，如上所述，在N型重掺杂区410与N型重掺杂区414之间形成的栅控二极管能够有效降低硅控整流器的触发电压。
步骤S107，将上述N型重掺杂区410、P型重掺杂区422连接至阳极，使保护环浮接，将N型重掺杂区414、P型重掺杂区424以及栅控二极管的栅极430连接至阴极。据此，已经形成了具有较低触发电压以及较高维持电压的硅控整流器，上述硅控整流器的电特性能够满足工艺平台的参数要求。
更具体的，通过控制保护环的宽度，以及控制保护环与P型重掺杂区422之间的距离来调节回滞效应的维持电压。在一实施例中，可以调节保护环的宽度在0.1-10um范围内，以及可以调节保护环与P型重掺杂区422之间的距离为0.2-10um，以使所设计的硅控整流器具有较优的电特性能。
在另一实施例中，本发明所提供的制造方法还包括在P型阱中形成P型重掺杂的ESD离子注入，位于P型阱与N型阱邻接处，上述ESD重掺杂区500与横跨N型阱和P型阱的N型重掺杂区410邻接，并位于N型重掺杂区410下方的P型阱中。通过设置ESD重掺杂区，能够进一步有效降低N型阱/P型阱的反向击穿电压，从而有效减低硅控整流器回滞效应的触发电压。
图6示出了根据本发明提供的硅控整流器的结构示意图，图7示出了在图6所示的硅控整流器中形成ESD重掺杂区以进一步降低硅控整流器触发电压的硅控整流器的结构示意图。
如图6所示，本发明所提供的硅控整流器包括衬底100，N型阱210，P型阱220，若干浅沟槽隔离300，N型重掺杂区410、保护环416和N型重掺杂区414，P型重掺杂区422和P型重掺杂区424，上述N型重掺杂区410与P型重掺杂区422连接至阳极，保护环416浮接，N型重掺杂区410与N型重掺杂区414之间形成有栅控二极管430，N型重掺杂区414、P型重掺杂区424以及栅控二极管的栅极430连接至阴极。更具体的，上述衬底100为P型掺杂的衬底。
在上述的实施例中，由于P型重掺杂区422与N型阱210以及P型阱220构成了硅控整流器中的寄生PNP三极管，降低该寄生三极管的电流增益使得硅控整流器的维持电压提高。而在N型重掺杂区410与P型重掺杂区422之间插入一个浮接的N型掺杂的保护环416，从P型重掺杂区422注入到N型阱210的部分空穴流经该保护环附近时会与该保护环中的大量电子因复合作用而湮灭，从而有效降低了该寄生PNP三极管的空穴从发射极422注入迁移到达N型阱与P型阱交界的N型重掺杂区410的几率，从而降低了该寄生三极管的电流增益，可以有效增大维持电压。并且，在本实施例中，由于P型重掺杂区422与保护环之间并没有设置浅沟槽隔离，两者之间为有源区，从P型重掺杂区422注入到N型阱210的空穴因电场分布有更多的机会流经该保护环附近并与该保护环中的大量电子因复合作用而湮灭，所以相较于保护环与连接至阳极的P型重掺杂区之间有浅沟槽隔离的结构，本发明所涉及的结构降低寄生三极管的电流增益以及提高维持电压的效果更优。
更具体的，在上述实施例中，通过控制保护环416的宽度，以及控制保护环416与P型重掺杂区422之间的距离来调节回滞效应的维持电压。在一实施例中，可以调节保护环416的宽度在0.1-10um范围内，以及可以调节保护环416与P型重掺杂区422之间的距离为0.2-10um，以使所设计的硅控整流器具有较优的电特性能。
在另一实施例中，如图7所述，在P型阱220中还形成有ESD重掺杂区500，上述ESD重掺杂区500为P型掺杂，位于P型阱220与N型阱210邻接处，上述ESD重掺杂区500与横跨N型阱210和P型阱220的N型重掺杂区410邻接，并位于N型重掺杂区410下方的P型阱220中。通过设置ESD重掺杂区500，能够进一步有效降低N型阱/P型阱的反向击穿电压，从而有效减低硅控整流器回滞效应的触发电压，如图7所示的硅控整流器的电特性能更为优异。
图8示出了本发明所提供的硅控整流器的应用场景示意图。如图8所示，将本发明所提供的硅控整流器应用于ESD保护电路中，能够有效启到保护电路的作用。
至此，已经描述了用于一种硅控整流器及其制造方法的实施例。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。
Claims (12)
1.一种硅控整流器结构，包括：
衬底(100)；
位于所述衬底(100)中的N型阱(210)和P型阱(220)，所述N型阱(210)邻接所述P型阱(220)；
所述N型阱(210)内设有连接至阳极的N型重掺杂区(410)和P型重掺杂区(422)，所述N型重掺杂区(410)横跨所述N型阱(210)与所述P型阱(220)，所述N型阱(210)内还设有浮接的保护环(416)，所述保护环(416)位于所述N型重掺杂区(410)与所述P型重掺杂区(422)之间，所述保护环(416)与所述N型重掺杂区(410)通过浅沟槽隔离间隔，所述保护环(416)与所述P型重掺杂区(422)之间为预定宽度的有源区；
所述P型阱(220)内设有连接至阴极的N型重掺杂区(414)和P型重掺杂区(424)，所述N型重掺杂区(414)与所述P型重掺杂区(424)之间通过浅沟槽隔离间隔，所述N型重掺杂区(414)与所述N型重掺杂区(410)之间具有连接至所述阴极的栅控二极管。
2.如权利要求1所述的硅控整流器结构，其特征在于，所述保护环(416)为N型重掺杂区。
3.如权利要求2所述的硅控整流器结构，其特征在于，所述保护环(416)的重掺杂离子浓度范围为1e14cm-2～1e16cm-2。
4.如权利要求1所述的硅控整流器结构，其特征在于，所述保护环(416)的宽度为0.1-10um。
5.如权利要求1所述的硅控整流器结构，其特征在于，所述有源区的所述预定宽度为0.2-10um。
6.如权利要求1所述的硅控整流器结构，其特征在于，所述P型阱(220)中还设有P型掺杂的ESD重掺杂区(500)，所述ESD重掺杂区(500)位于所述N型重掺杂区(410)下方的所述P型阱(220)中，且与所述N型阱(210)邻接。
7.一种硅控整流器结构的制造方法，包括：
提供衬底(100)；
在所述衬底(100)中形成N型阱(210)和P型阱(220)，所述N型阱(210)邻接所述P型阱(220)；
在所述N型阱(210)邻接所述P型阱(220)处形成横跨所述N型阱(210)与所述P型阱(220)的N型重掺杂区(410)；
在所述N型阱(210)中形成P型重掺杂区(422)；
在所述N型重掺杂区(410)与所述P型重掺杂区(422)之间形成保护环(416)；
在所述P型阱(220)中形成N型重掺杂区(414)和P型重掺杂区(424)；
在所述保护环(416)与所述N型重掺杂区(410)之间形成浅沟槽隔离，所述保护环(416)与所述P型重掺杂区(422)之间为预定宽度的有源区；
在所述N型重掺杂区(414)和P型重掺杂区(424)之间形成浅沟槽隔离；
在所述N型重掺杂区(414)与所述N型重掺杂区(410)之间形成栅控二极管；
将所述N型重掺杂区(410)、所述P型重掺杂区(422)连接至阳极，将所述N型重掺杂区(414)、所述P型重掺杂区(424)、所述栅控二极管的栅极(430)连接至阴极。
8.如权利要求7所述的制造方法，其特征在于，所述形成保护环(416)的步骤进一步包括：在所述N型重掺杂区(410)与所述P型重掺杂区(422)之间进行N型离子重掺杂，所述N型离子重掺杂的浓度范围为1e14cm-2～1e16cm-2。
9.如权利要求7所述的制造方法，其特征在于，还包括：
在所述N型阱(210)中与所述P型阱(220)邻接的另一侧形成与所述P型重掺杂区(422)邻接的浅沟槽隔离；
在所述P型阱(220)中与所述N型阱(210)邻接的另一侧形成与所述P型重掺杂区(424)邻接的浅沟槽隔离。
10.如权利要求7所述的制造方法，其特征在于，形成宽度为0.1-10um的所述保护环(416)。
11.如权利要求7所述的制造方法，其特征在于，在距离所述P型重掺杂区(422)0.2-10um的所述N型阱(210)内形成所述保护环(416)。
12.如权利要求7所述的制造方法，其特征在于，所述制造方法还包括在所述P型阱(220)中形成P型掺杂的ESD重掺杂区(500)，所述ESD重掺杂区(500)位于所述N型重掺杂区(410)下方的所述P型阱(220)中，且与所述N型阱(210)邻接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810948203.1A CN109065534A (zh) | 2018-08-20 | 2018-08-20 | 一种硅控整流器结构及其制造方法 |
| US16/192,818 US10700186B2 (en) | 2018-08-20 | 2018-11-16 | Silicon-controlled rectifier structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810948203.1A CN109065534A (zh) | 2018-08-20 | 2018-08-20 | 一种硅控整流器结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109065534A true CN109065534A (zh) | 2018-12-21 |
Family
ID=64686455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810948203.1A Pending CN109065534A (zh) | 2018-08-20 | 2018-08-20 | 一种硅控整流器结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10700186B2 (zh) |
| CN (1) | CN109065534A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065535A (zh) * | 2018-08-20 | 2018-12-21 | 上海华力微电子有限公司 | 一种硅控整流器结构及其制造方法 |
| CN111354724A (zh) * | 2020-04-27 | 2020-06-30 | 上海华力微电子有限公司 | 一种硅控整流器及其制造方法 |
| US11652097B2 (en) * | 2020-11-30 | 2023-05-16 | Amazing Microelectronic Corp. | Transient voltage suppression device |
| US20240079482A1 (en) * | 2022-09-01 | 2024-03-07 | Globalfoundries U.S. Inc. | Gated protection device structures for an electrostatic discharge protection circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962876A (en) * | 1998-04-06 | 1999-10-05 | Winbond Electronics Corporation | Low voltage triggering electrostatic discharge protection circuit |
| US20020072178A1 (en) * | 2000-12-07 | 2002-06-13 | Jun Cai | ESD protection structure |
| CN106449635A (zh) * | 2016-09-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种新型低触发电压硅控整流器及其制作方法 |
| CN107248514A (zh) * | 2017-06-06 | 2017-10-13 | 上海华力微电子有限公司 | 一种新型esd保护结构及其实现方法 |
| CN107564906A (zh) * | 2017-08-23 | 2018-01-09 | 上海华力微电子有限公司 | 一种新型硅控整流器型esd保护结构及其实现方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856214A (en) * | 1996-03-04 | 1999-01-05 | Winbond Electronics Corp. | Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits |
| TW473977B (en) * | 2000-10-27 | 2002-01-21 | Vanguard Int Semiconduct Corp | Low-voltage triggering electrostatic discharge protection device and the associated circuit |
| US6791146B2 (en) * | 2002-06-25 | 2004-09-14 | Macronix International Co., Ltd. | Silicon controlled rectifier structure with guard ring controlled circuit |
| US7285828B2 (en) * | 2005-01-12 | 2007-10-23 | Intersail Americas Inc. | Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply |
-
2018
- 2018-08-20 CN CN201810948203.1A patent/CN109065534A/zh active Pending
- 2018-11-16 US US16/192,818 patent/US10700186B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962876A (en) * | 1998-04-06 | 1999-10-05 | Winbond Electronics Corporation | Low voltage triggering electrostatic discharge protection circuit |
| US20020072178A1 (en) * | 2000-12-07 | 2002-06-13 | Jun Cai | ESD protection structure |
| CN106449635A (zh) * | 2016-09-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种新型低触发电压硅控整流器及其制作方法 |
| CN107248514A (zh) * | 2017-06-06 | 2017-10-13 | 上海华力微电子有限公司 | 一种新型esd保护结构及其实现方法 |
| CN107564906A (zh) * | 2017-08-23 | 2018-01-09 | 上海华力微电子有限公司 | 一种新型硅控整流器型esd保护结构及其实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200058781A1 (en) | 2020-02-20 |
| US10700186B2 (en) | 2020-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109065535A (zh) | 一种硅控整流器结构及其制造方法 | |
| CN109065534A (zh) | 一种硅控整流器结构及其制造方法 | |
| US6924531B2 (en) | LDMOS device with isolation guard rings | |
| CN103489863A (zh) | 采用鳍式场效应晶体管工艺的同质结二极管结构 | |
| CN101271926B (zh) | 高效整流器 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN101257039A (zh) | 半导体结构及其制造方法 | |
| CN103022107A (zh) | 鳍式双极结型晶体管及制造方法 | |
| US9202886B2 (en) | Method for fabricating a Schottky diode including a guard ring overlapping an insolation layer | |
| US9773777B2 (en) | Low dynamic resistance low capacitance diodes | |
| CN113035931B (zh) | 沟槽式金属氧化物半导体场效应管器件及其制造方法 | |
| US9337292B1 (en) | Very high aspect ratio contact | |
| US9673273B2 (en) | High breakdown n-type buried layer | |
| US6670255B2 (en) | Method of fabricating lateral diodes and bipolar transistors | |
| CN110289257B (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| CN103872038B (zh) | 双向三极栅流体装置及其制造方法以及包含该装置的电路 | |
| US10833072B1 (en) | Heterojunction bipolar transistors having bases with different elevations | |
| US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
| CN111354724A (zh) | 一种硅控整流器及其制造方法 | |
| CN111370402A (zh) | 一种应用于烧结炉温控系统的静电保护器件 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| KR102424762B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN111403384B (zh) | 一种硅控整流器及其制造方法 | |
| CN111370409B (zh) | 一种硅控整流器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181221 |
|
| WD01 | Invention patent application deemed withdrawn after publication |