CN111403384B - 一种硅控整流器及其制造方法 - Google Patents

一种硅控整流器及其制造方法 Download PDF

Info

Publication number
CN111403384B
CN111403384B CN202010350856.7A CN202010350856A CN111403384B CN 111403384 B CN111403384 B CN 111403384B CN 202010350856 A CN202010350856 A CN 202010350856A CN 111403384 B CN111403384 B CN 111403384B
Authority
CN
China
Prior art keywords
heavily doped
doped region
type
type heavily
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010350856.7A
Other languages
English (en)
Other versions
CN111403384A (zh
Inventor
朱天志
黄冠群
陈昊瑜
邵华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010350856.7A priority Critical patent/CN111403384B/zh
Publication of CN111403384A publication Critical patent/CN111403384A/zh
Priority to US17/217,517 priority patent/US11532611B2/en
Application granted granted Critical
Publication of CN111403384B publication Critical patent/CN111403384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种硅控整流器及其制造方法，硅控整流器包括：P型衬底80；P型衬底80中的N型阱60和P型阱70；N型阱60的上部具有构成阳极的P型重掺杂区20和N型重掺杂区28，N型重掺杂区28靠近N型阱60和P型阱70之间的交界面，N型重掺杂区28与交界面之间为N型阱60的有源区；以及P型阱70的上部具有构成阴极的P型重掺杂区26和N型重掺杂区24，N型重掺杂区24靠近交界面，N型重掺杂区24与交界面之间具有与N型重掺杂区24邻接的浅沟槽隔离，浅沟槽隔离与交界面之间为P型阱70的有源区。根据本发明所提供的制造方法所制造的硅控整流器能够提高无回滞效应硅控整流器的触发电压，有利于减少多级串联应用所需的串联级数，能够节省版图面积。

Description

一种硅控整流器及其制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种无回滞效应的硅控整流器结构及其制造方法。
背景技术
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如：LDMOS)本身不像普通的低压器件适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。这体现在以下两点：1、维持电压(Vh)过低，往往大大低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应；2、二次击穿电流(热击穿电流，It2)过低，这是由于LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(Localized Current Crowding)所致。
因而工业界在解决高压电路防静电保护设计的时候，往往采用两种思路来实现：1、对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计，但往往因为高压器件本身的结构特性的原因实践起来比较困难；2、用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。对于第二种思路，由于低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往比较喜欢用一定数量的低压防静电保护器件串联的方法来实线高压电路防静电保护的设计。
因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。低压PMOS器件是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小，但低压PMOS器件的不足之处是其回滞效应的二次击穿电流(It2)比较小，所以工业界纷纷研究开发一种既没有回滞效应又具有较高的二次击穿电流的防静电保护器件。
工业界于2015年提出新型的无回滞效应硅控整流器(No-Snapback SCR)，如图1所示出的，该硅控整流器100包括P型衬底180，P型衬底中具有N型阱160和P型阱170，N型阱160和P型阱170彼此邻接，以在N型阱160和P型阱170的交界处形成PN结(PN Junction)。在N型阱160和P型阱170的交界处的上部形成有P型重掺杂区122。N型阱160的上部依次形成有N型重掺杂区128、P型重掺杂区120和N型重掺杂区130。P型重掺杂区120和N型重掺杂区130构成硅控整流器100的阳极A。N型重掺杂区128靠近P型重掺杂区122，N型重掺杂区128和P型重掺杂区122之间间隔一段距离。N型重掺杂区128、P型重掺杂区120和N型重掺杂区130彼此之间通过浅沟槽隔离110间隔。P型阱170的上部形成有构成硅控整流器阴极K的P型重掺杂区126和N型重掺杂区124。N型重掺杂区124靠近P型重掺杂区122，P型重掺杂区122、N型重掺杂区124和P型重掺杂区126彼此之间通过浅沟槽隔离110间隔。
如图1所示出的无回滞效应硅控整流器的实验数据表明，当N型重掺杂区128和P型重掺杂区122的尺寸达到一定程度(大于4um)时，该硅控整流器表现出无回滞效应的特性，非常适合低压器件串联用于高压电路防静电保护设计的需要。但该新型无回滞效应硅控整流器的缺点是器件尺寸比较大，特别是在需要多级串联的时候，版图面积比较大。
在图1所示出的无回滞效应硅控整流器的基础上，已有中国专利(授权公告号：CN108183101B)在业界进一步提出了如图2所示出的无回滞效应硅控整流器。在图2中所示出的硅控整流器200的阴极部分与硅控整流器100的阴极部分相同，对于原本浮接的N型重掺杂区128与阳极A直接相连，即图2中的N型重掺杂区228，这使得N型重掺杂区228能够有效降低空穴从P型重掺杂区220注入到N型阱260后迁移到达N型阱260/P型阱270的交界面的几率，也就是说，N型重掺杂区228作为保护环的效率进一步提升，所以N型重掺杂区228的宽度可以设计得更小，节省版图面积。另外N型重掺杂区228兼具N型阱260接出点(Pick up)的作用，所以可以进一步将如图1中的已存在的无回滞效应硅控整流器中的N型阱260接出点N型重掺杂区130去除，进一步节省版图面积。
但随着半导体技术的发展，对于节省版图面积的追求在进一步提高，因此，为了能够再进一步地缩小无回滞效应硅控整流器所占据的版图面积，还需要进一步提高无回滞效应硅控整流器的触发电压，从而能够减少多级串联应用于高压防静电保护时所需的串联级数。
有鉴于此，亟需要开发一种能够再进一步提高触发电压的无回滞效应硅控整流器，从而有利于减少多级串联应用于高压防静电保护时所需的串联级数，以此来达到节省版图面积的目的。
发明内容
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
为了能够进一步提高无回滞效应硅控整流器的触发电压，从而进一步节省版图面积，本发明的一方面提供了一种硅控整流器，具体包括：
P型衬底(80)；
位于上述P型衬底(80)中的N型阱(60)和P型阱(70)，上述N型阱(60)和P型阱(70)之间具有交界面；
上述N型阱(60)的上部具有构成上述硅控整流器的阳极的P型重掺杂区(20)和N型重掺杂区(28)，上述N型重掺杂区(28)靠近上述交界面，上述N型重掺杂区(28)与上述交界面之间为上述N型阱(60)的有源区；以及
上述P型阱(70)的上部具有构成上述硅控整流器的阴极的P型重掺杂区(26)和N型重掺杂区(24)，上述N型重掺杂区(24)靠近上述交界面，上述N型重掺杂区(24)与上述交界面之间具有浅沟槽隔离(90)，上述浅沟槽隔离(90)邻接上述N型重掺杂区(24)，上述浅沟槽隔离(90)与上述交界面之间为上述P型阱(70)的有源区。
在上述硅控整流器的一实施例中，可选的，上述N型重掺杂区(28)与上述交界面之间的有源区的宽度D1关联于上述硅控整流器的触发电压。
在上述硅控整流器的一实施例中，可选的，上述宽度D1为0-2微米。
在上述硅控整流器的一实施例中，可选的，上述硅控整流器的触发电压还关联于上述浅沟槽隔离(90)与上述交界面之间的有源区的宽度D3。
在上述硅控整流器的一实施例中，可选的，上述宽度D3为0-5微米。
在上述硅控整流器的一实施例中，可选的，上述P型重掺杂区(20)和N型重掺杂区(28)之间为上述N型阱(60)的有源区。
在上述硅控整流器的一实施例中，可选的，上述N型重掺杂区(26)的宽度D2与上述P型重掺杂区(20)和N型重掺杂区(28)之间的有源区的宽度S关联于上述硅控整流器的无回滞效应状态。
在上述硅控整流器的一实施例中，可选的，上述宽度D2为0.4-10微米，上述宽度S为0-2微米。
本发明的另一方面还提供了一种硅控整流器的制造方法，具体包括：
提供P型衬底(80)；
在上述P型衬底(80)中形成N型阱(60)和P型阱(70)，上述N型阱(60)和P型阱(70)之间具有交界面；
在上述N型阱(60)的上部形成构成上述硅控整流器的阳极的P型重掺杂区(20)和N型重掺杂区(28)，上述N型重掺杂区(28)靠近上述交界面，上述N型重掺杂区(28)与上述交界面之间为上述N型阱(60)的有源区；
在上述P型阱(70)的上部形成构成上述硅控整流器的阴极的P型重掺杂区(26)和N型重掺杂区(24)，上述N型重掺杂区(24)靠近上述交界面；以及
在上述N型重掺杂区(24)与上述交界面之间形成浅沟槽隔离(90)，上述浅沟槽隔离(90)邻接上述N型重掺杂区(24)，上述浅沟槽隔离(90)与上述交界面之间为上述P型阱(70)的有源区。
在上述制造方法的一实施例中，可选的，还包括：调整上述N型重掺杂区(28)与上述交界面之间的有源区的宽度D1，以调整上述硅控整流器的触发电压。
在上述制造方法的一实施例中，可选的，上述宽度D1为0-2微米。
在上述制造方法的一实施例中，可选的，还包括：调整上述浅沟槽隔离(90)与上述交界面之间的有源区的宽度D3，以调整上述硅控整流器的触发电压。
在上述制造方法的一实施例中，可选的，在0-5微米的范围内调整上述宽度D3。
在上述制造方法的一实施例中，可选的，上述P型重掺杂区(20)和N型重掺杂区(28)之间为上述N型阱(60)的有源区。
在上述制造方法的一实施例中，可选的，还包括：调整上述N型重掺杂区(26)的宽度D2与上述P型重掺杂区(20)和N型重掺杂区(28)之间的有源区的宽度S，以调整上述硅控整流器的无回滞效应状态。
在上述制造方法的一实施例中，可选的，在0.4-10微米范围内调整上述宽度D2，在0-2微米范围内调整上述宽度S。
本发明的一方面所提供的硅控整流器通过提高决定其触发电压的寄生PN二极管的反向击穿电压，从而在一定范围内提高无回滞效应硅控整流器的触发电压，有利于减少多级串联应用于高压防静电保护时所需的串联级数，从而达到节省版图面积的目的。本发明的另一方面所提供的硅控整流器的制造方法与现有的CMOS工艺兼容，能够在不增加制造复杂度的情况下，制造出能够进一步提高触发电压的无回滞效应硅控整流器。
附图说明
在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。
图1示出了现有技术中硅控整流器的结构示意图。
图2示出了现有技术中另一硅控整流器的结构示意图。
图3示出了本发明的一方面所提供的硅控整流器的制造方法一实施例的流程示意图。
图4示出了本发明的一方面所提供的硅控整流器一实施例的结构示意图。
图5示出了本发明的一方面所提供的硅控整流器的应用场景示意图。
附图标记
100、200 硅控整流器
110 浅沟槽隔离
120、122、126 P型重掺杂区
124、128、130 N型重掺杂区
160 N型阱
170 P型阱
180 P型衬底
210 浅沟槽隔离
220、222、226 P型重掺杂区
224、228 N型重掺杂区
260 N型阱
270 P型阱
280 P型衬底
10 浅沟槽隔离
20、26 P型重掺杂区
24、28 N型重掺杂区
60 N型阱
70 P型阱
80 P型衬底
90 浅沟槽隔离
具体实施方式
为了能够进一步提高无回滞效应硅控整流器的触发电压，本发明提供了一种硅控整流器结构及其制造方法。本发明还提供了其他实施例。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如本文使用的术语“在...上方(over)”、“在...下方(under)”、“在...之间(between)”和“在...上(on)”指的是这一层相对于其它层的相对位置。同样地，例如，被沉积或被放置于另一层的上方或下方的一层可以直接与另一层接触或者可以具有一个或多个中间层。此外，被沉积或被放置于层之间的一层可以直接与这些层接触或者可以具有一个或多个中间层。相比之下，在第二层“上”的第一层与该第二层接触。此外，提供了一层相对于其它层的相对位置(假设相对于起始基底进行沉积、修改和去除薄膜操作而不考虑基底的绝对定向)。
如上所述，本发明提供了一种能够进一步提高触发电压的无回滞效应硅控整流器及其制造方法，具体的，图3示出了本发明所提供的制造方法的流程示意图，以制造如图4示出的硅控整流器。
如图3所示，执行步骤S101，提供衬底。衬底可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。在一实施例中，上述衬底为P型掺杂的P型衬底。
步骤S102，形成N型掺杂的N型阱60和P型掺杂的P型阱70。其中每个阱的形成都至少包括三到五个步骤来完成制作，包括但不限于外延生长、原氧化生长、采用掩膜版进行离子注入，并再次高能的离子注入以及退火工序。
在步骤S102中，所形成的N型阱60与P型阱70邻接，N型阱60与P型阱70之间具有交界面，在该交界处能够构成PN结。
步骤S103，在对应位置形成浅沟槽隔离(STI，Shallow Trench Isolation)，浅沟槽隔离工艺STI包括但不限于浅沟槽刻蚀、氧化物填充和氧化物平坦化。其中浅沟槽刻蚀包括但不限于隔离氧化层、氮化物沉淀、采用掩膜版进行浅槽隔离以及进行STI浅槽刻蚀。其中STI氧化物填充包括但不限于沟槽衬垫氧化硅、沟槽CVD(化学气相沉积)氧化物填充或PVD(物理气相沉积)氧化物填充。其中硅片表面的平坦化可以通过多种方法实现。可以通过使用SOG(spin-on-glass)填充间隙实现硅片的平坦化，SOG可以由80％的溶剂与20％的二氧化硅构成，淀积之后烘焙SOG，蒸发掉溶剂，将二氧化硅留在间隙当中，也可以进行全部表面的反刻，以减少整个硅片的厚度。亦可以通过CMP工艺(也称为抛光工艺)有效地进行平坦化处理，包括但不限于对沟槽氧化物进行抛光(可以采用化学机械抛光)以及氮化物去除。本领域技术人员应当知道，借由上述浅沟槽隔离，能够有效实现衬底之间器件与器件之间的电气隔绝。
步骤S104，N型阱60靠近交界面的上部形成N型重掺杂区28、在P型阱70靠近交界面的上部形成N型重掺杂区24。其中，在本实施例中，N型掺杂可具有掺杂物，例如砷(As)、磷(P)、其他第五族(group V)元素或前述的组合。在一实施例中，N型重掺杂区28和N型重掺杂区24具有相同的离子掺杂浓度。N型重掺杂区28与P/N阱之间的交界面之间间隔一段距离，即N型重掺杂区28与P/N阱之间的交界面之间为N型阱60的有源区。N型重掺杂区24与P/N阱之间的交界面之间具有在步骤S103中形成的浅沟槽隔离90，该浅沟槽隔离90与N型重掺杂区24邻接，该浅沟槽隔离90与P/N阱之间的交界面之间间隔一段距离S，即该浅沟槽隔离90与P/N阱之间的交界面之间为P型阱70的有源区。
由于交界面两侧分别是宽度为D1的N型阱60和宽度为D3的P型阱70，因此，在将交界面处原本设置的P型掺杂区去除后，该硅控整流器内部的寄生二极管P型阱70/N型阱60(N型重掺杂区28)的反向击穿电压由N型重掺杂区28与交界面之间的N型阱60的有源区的宽度D1和浅沟槽隔离90与交界面之间的P型阱70的有源区的宽度D3决定。
在上述的实施例中，在将交界面处原本设置的P型掺杂区去除后，由于寄生PN二极管的P端的离子掺杂浓度非常低，基本与N型阱60相当，因此，硅控整流器内部决定触发电压的寄生P-i-N二极管反向击穿电压的上限就不是由P+/N型阱60构成的PN结决定，而是变成由P型阱70和N型阱60构成的PN结决定的，也就是相较于现有的结构可以提高反向击穿电压，从而提高回滞效应的触发电压。
通过提高硅控整流器内部决定触发电压的寄生PN二极管的反向击穿电压，能够在一定范围内有效提高该硅控整流器的触发电压，能够在器件尺寸不变的情况下，提高器件性能。或者说，能够在保持触发电压不变的情况下，在一定范围内缩小器件的设计尺寸，从而能够起到节省版图面积的作用。
在一实施例中，通过调节N型重掺杂区28与交界面之间的N型阱60的有源区的宽度D1来调整硅控整流器的触发电压。在一实施例中，可以调节宽度D1为0-2um来调整触发电压，以使得硅控整流器具有满足不同需要的触发电压。
在另一实施例中，还通过调整浅沟槽隔离90与交界面之间的有源区的宽度D3来调整上述硅控整流器的触发电压。浅沟槽隔离90与交界面之间的有源区的宽度D3会影响寄生二极管P型阱70/N型阱60(N型重掺杂区28)在P型阱70部分的耗尽区域的宽度，会对该寄生PN二极管的反向击穿电压有一定影响，继而影响硅控整流器的触发电压。在一实施例中，可以调整在0～5um的范围内调整D3的宽度，以调整所形成的硅控整流器的触发电压。
在上述的实施例中，N型重掺杂区28与阳极A直接相连，这使得N型重掺杂区28能够有效降低空穴从P型重掺杂区20注入到N型阱60后迁移到达N型阱60/P型阱70的交界面的几率，也就是说，N型重掺杂区28作为保护环的效率进一步提升，所以N型重掺杂区28的宽度可以设计得更小，节省版图面积。可以理解的是，在上述的实施例中，N型重掺杂区28和N型重掺杂区24具有相同的离子掺杂浓度，从而能够保证N型重掺杂区28作为保护环的效率。
步骤S105，在N型阱60远离交界面的上部形成P型重掺杂区20、在P型阱70远离交界面的上部形成P型重掺杂区26。在本实施例中，P型掺杂可具有掺杂物，例如硼(B)或其他第三族(group III)元素。在一实施例中，可以理解的是，P型重掺杂区20和P型重掺杂区26具有相同的离子掺杂浓度。
结合步骤103，N型阱60中的P型重掺杂区20和N型重掺杂区28之间为N型阱60的有源区，P型重掺杂区20和N型重掺杂区28之间设置为有源区即没有浅沟槽隔离的结构将会影响载流子空穴从P+20注入到N型阱60之后的分布。而在硅控整流器的阴极部分，P型重掺杂区26和N型重掺杂区24之间则具有浅沟槽隔离。
步骤S106，将P型重掺杂区20和N型重掺杂区28连接至阳极以及将P型重掺杂区26和N型重掺杂区24连接至阴极。将N型重掺杂区28直接连接至阳极A不仅能够有效地提高N型重掺杂区28作为保护环的效率，同时能够起到N型阱60的接出点的作用，从而不需要额外设置接出N型阱60的N型掺杂区，节省了版图面积。
需要注意的，虽然以先形成浅沟槽隔离，再形成N型掺杂区，最后形成P型掺杂区的方式来说明本发明的一方面所提供的制造方法的流程，但实际上，本领域技术人员可以根据现有或将有的流程形成浅沟槽隔离、N型掺杂区与P型掺杂区，形成浅沟槽隔离、N型掺杂区与P型掺杂区的顺序不应不当地限制本发明的保护范围。
据此，根据本发明的一方面所提供的制造方法已经能够形成进一步提高触发电压的无回滞效应硅控整流器。并且，上述的制造工艺与现有的CMOS工艺兼容，并没有额外增加制造复杂度与制造成本。
更具体的，在本发明的一方面所提供的制造方法的另一实施例中，还可以通过调整N型重掺杂区26的宽度D2、P型重掺杂区20和N型重掺杂区28之间的有源区的宽度S来调整硅控整流器的无回滞效应状态。在一实施例中，可以调节D2为0.4-10um、调节宽度S为0-2um来调节硅控整流器是否进入无回滞效应的状态。
具体的，若D2越大，则该硅控整流器越容易进入无回滞效应状态，本领域技术人员可以根据需要进入无回滞效应状态的难易程度确定合适的D2。另外，可以通过调整P型重掺杂区20和N型重掺杂区28之间的有源区的宽度S来改善载流子空穴从P+20注入到N型阱60之后的分布，以提高N型重掺杂区28作为保护环的效率，即提高载流子空穴被N型重掺杂区28复合湮灭的效率。
图4示出了根据本发明的另一方面所提供的硅控整流器的结构示意图。如图4所示，本发明所提供的硅控整流器包括P型衬底80。P型衬底80的上部形成有N型阱60和P型阱70，上述N型阱60和P型阱70之间具有交界面；以在该交界面出形成PN结。N型阱60的上部具有构成上述硅控整流器的阳极的P型重掺杂区20和N型重掺杂区28，上述N型重掺杂区28靠近上述交界面，上述N型重掺杂区28与上述交界面之间为上述N型阱60的有源区。上述P型阱70的上部具有构成上述硅控整流器的阴极的P型重掺杂区26和N型重掺杂区24，上述N型重掺杂区24靠近上述交界面。上述N型重掺杂区24与上述交界面之间具有浅沟槽隔离90，上述浅沟槽隔离90邻接上述N型重掺杂区24，上述浅沟槽隔离90与上述交界面之间为上述P型阱70的有源区。
由于交界面两侧分别是宽度为D1的N型阱60和D3的P型阱70，因此，该硅控整流器内部的寄生二极管P型阱70/N型阱60(N型重掺杂区28)的反向击穿电压由N型重掺杂区28与交界面之间的N型阱60的有源区的宽度D1以及浅沟槽隔离90与交界面之间的P型阱70的有源区的宽度D3决定。在将交界面处原本设置的P型掺杂区去除后，降低了寄生二极管的P端离子掺杂浓度，从而提高该寄生二极管的反向击穿电压，该反向击穿电压决定了硅控整流器的触发电压，因此，能够在一定范围内有效提高该硅控整流器的触发电压。或者说，能够在保持触发电压不变的情况下，在一定范围内缩小器件的设计尺寸，从而能够起到节省版图面积的作用。
在一实施例中，通过调节N型重掺杂区28与交界面之间的N型阱60的有源区的宽度D1来调整硅控整流器的触发电压。在一实施例中，可以调节宽度D1为0-2um来调整触发电压，以使得硅控整流器具有满足不同需要的触发电压。
在上述的实施例中，硅控整流器的触发电压还关联于所述浅沟槽隔离90与交界面之间的有源区的宽度D3。浅沟槽隔离90与交界面之间的有源区的宽度D3会影响寄生二极管P型阱70/N型阱60(N型重掺杂区28)在P型阱70部分的耗尽区域的宽度，会对该寄生二极管的反向击穿电压有一定影响，继而影响硅控整流器的触发电压。在一实施例中，D3的宽度在0～5um的范围内，以使得硅控整流器具有满足不同需要的触发电压。
在上述的实施例中，N型重掺杂区28与阳极A直接相连，这使得N型重掺杂区28能够有效降低空穴从P型重掺杂区20注入到N型阱60后迁移到达N型阱60/P型阱70的交界面的几率，也就是说，N型重掺杂区28作为保护环的效率进一步提升，所以N型重掺杂区28的宽度可以设计得更小，节省版图面积。可以理解的是，在上述的实施例中，N型重掺杂区28和N型重掺杂区24具有相同的离子掺杂浓度，从而能够保证N型重掺杂区28作为保护环的效率。
如图4所示出的，本发明所提供的硅控整流器的N型阱60中的P型重掺杂区20和N型重掺杂区28之间为N型阱60的有源区，P型重掺杂区20和N型重掺杂区28之间设置为有源区即没有浅沟槽隔离的结构将会影响载流子空穴从P+20注入到N型阱60之后的分布。而在硅控整流器的阴极部分，P型重掺杂区26和N型重掺杂区24之间则具有浅沟槽隔离。
更具体的，N型重掺杂区26的宽度D2与P型重掺杂区20和N型重掺杂区28之间的有源区的宽度S关联于硅控整流器的无回滞效应状态。D2越大，则该硅控整流器越容易进入无回滞效应状态，本领域技术人员可以根据需要进入无回滞效应状态的难易程度确定合适的D2。另外，P型重掺杂区20和N型重掺杂区28之间的有源区的宽度S能够改善载流子空穴从P+20注入到N型阱60之后的分布，以提高N型重掺杂区28作为保护环的效率，即提高载流子空穴被N型重掺杂区28复合湮灭的效率。在一实施例中，D2在0.4-10um范围内，S在0-2um范围内。
根据如上所描述的，本发明的一方面所提供的硅控整流器通过提高决定其触发电压的寄生PN二极管的反向击穿电压，从而在一定范围内提高无回滞效应硅控整流器的触发电压，有利于减少多级串联应用于高压防静电保护时所需的串联级数，从而达到节省版图面积的目的。本发明的另一方面所提供的硅控整流器的制造方法与现有的CMOS工艺兼容，能够在不增加制造复杂度的情况下，制造出能够进一步提高触发电压的无回滞效应硅控整流器。
图5还示出了本发明所提供的硅控整流器的应用场景示意图。如图5所示，将本发明所提供的硅控整流器应用于ESD保护电路中，能够有效启到保护电路的作用。
至此，已经描述了用于一种硅控整流器及其制造方法的实施例。尽管已经关于特定的示例性实施例描述了本公开，但将明显的是，可以对这些实施例做出各种修改和改变而不偏离本公开的更广泛的精神和范围。因此，本说明书和附图应被视为是说明性的含义而不是限制性的含义。
应当理解的是，本说明书将不用于解释或限制权利要求的范围或意义。此外，在前面的详细描述中，可以看到的是，各种特征被在单个实施例中组合在一起以用于精简本公开的目的。本公开的此方法不应被解释为反映所要求保护的实施例要求比在每个权利要求中明确列举的特征更多的特征的目的。相反，如所附权利要求所反映的，创造性主题在于少于单个所公开的实施例的所有特征。因此，所附权利要求据此并入详细描述中，其中每个权利要求独立地作为单独的实施例。
在该描述中提及的一个实施例或实施例意在结合该实施例描述的特定的特征、结构或特性被包括在电路或方法的至少一个实施例中。在说明书中各处出现的短语一个实施例不一定全部指的是同一实施例。

Claims (12)

1.一种硅控整流器，其特征在于，包括：
P型衬底(80)；
位于所述P型衬底(80)中的N型阱(60)和P型阱(70)，所述N型阱(60)和P型阱(70)之间具有交界面；
所述N型阱(60)的上部具有构成所述硅控整流器的阳极的第一P型重掺杂区(20)和第一N型重掺杂区(28)，所述第一N型重掺杂区(28)靠近所述交界面，所述第一N型重掺杂区(28)与所述交界面之间为所述N型阱(60)的有源区；以及
所述P型阱(70)的上部具有构成所述硅控整流器的阴极的第二P型重掺杂区(26)和第二N型重掺杂区(24)，所述第二N型重掺杂区(24)靠近所述交界面，所述第二N型重掺杂区(24)与所述交界面之间具有浅沟槽隔离(90)，所述浅沟槽隔离(90)邻接所述第二N型重掺杂区(24)，所述浅沟槽隔离(90)与所述交界面之间为所述P型阱(70)的有源区；
其中，所述第一N型重掺杂区(28)与所述交界面之间的有源区的宽度D1关联于所述硅控整流器的触发电压；其中，所述宽度D1为0-2微米；
其中，所述第一N型重掺杂区(28)与所述交界面之间只有所述N型阱(60)，以及所述浅沟槽隔离(90)与所述交界面之间只有所述P型阱(70)。
2.如权利要求1所述的硅控整流器，其特征在于，所述硅控整流器的触发电压还关联于所述浅沟槽隔离(90)与所述交界面之间的有源区的宽度D3。
3.如权利要求2所述的硅控整流器，其特征在于，所述宽度D3为0-5微米。
4.如权利要求1所述的硅控整流器，其特征在于，所述第一P型重掺杂区(20)和所述第一N型重掺杂区(28)之间为所述N型阱(60)的有源区。
5.如权利要求4所述的硅控整流器，其特征在于，所述第一N型重掺杂区(28)的宽度D2与所述第一P型重掺杂区(20)和所述第一N型重掺杂区(28)之间的有源区的宽度S关联于所述硅控整流器的无回滞效应状态。
6.如权利要求5所述的硅控整流器，其特征在于，所述宽度D2为0.4-10微米，所述宽度S为0-2微米。
7.一种硅控整流器的制造方法，其特征在于，包括：
提供P型衬底(80)；
在所述P型衬底(80)中形成N型阱(60)和P型阱(70)，所述N型阱(60)和P型阱(70)之间具有交界面；
在所述N型阱(60)的上部形成构成所述硅控整流器的阳极的第一P型重掺杂区(20)和第一N型重掺杂区(28)，所述第一N型重掺杂区(28)靠近所述交界面，所述第一N型重掺杂区(28)与所述交界面之间为所述N型阱(60)的有源区；
在所述P型阱(70)的上部形成构成所述硅控整流器的阴极的第二P型重掺杂区(26)和第二N型重掺杂区(24)，所述第二N型重掺杂区(24)靠近所述交界面；以及
在所述第二N型重掺杂区(24)与所述交界面之间形成浅沟槽隔离(90)，所述浅沟槽隔离(90)邻接所述第二N型重掺杂区(24)，所述浅沟槽隔离(90)与所述交界面之间为所述P型阱(70)的有源区；
其中，所述方法还包括：调整所述第一N型重掺杂区(28)与所述交界面之间的有源区的宽度D1，以调整所述硅控整流器的触发电压；
其中，所述宽度D1为0-2微米；
其中，所述第一N型重掺杂区(28)与所述交界面之间只有所述N型阱(60)，以及所述浅沟槽隔离(90)与所述交界面之间只有所述P型阱(70)。
8.如权利要求7所述的制造方法，其特征在于，还包括：调整所述浅沟槽隔离(90)与所述交界面之间的有源区的宽度D3，以调整所述硅控整流器的触发电压。
9.如权利要求8所述的制造方法，其特征在于，在0-5微米的范围内调整所述宽度D3。
10.如权利要求7所述的制造方法，其特征在于，所述第一P型重掺杂区(20)和所述第一N型重掺杂区(28)之间为所述N型阱(60)的有源区。
11.如权利要求10所述的制造方法，其特征在于，还包括：调整所述第一N型重掺杂区(28)的宽度D2与所述第一P型重掺杂区(20)和所述第一N型重掺杂区(28)之间的有源区的宽度S，以调整所述硅控整流器的无回滞效应状态。
12.如权利要求11所述的制造方法，其特征在于，在0.4-10微米范围内调整所述宽度D2，在0-2微米范围内调整所述宽度S。
CN202010350856.7A 2020-04-28 2020-04-28 一种硅控整流器及其制造方法 Active CN111403384B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010350856.7A CN111403384B (zh) 2020-04-28 2020-04-28 一种硅控整流器及其制造方法
US17/217,517 US11532611B2 (en) 2020-04-28 2021-03-30 Silicon controlled rectifier and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010350856.7A CN111403384B (zh) 2020-04-28 2020-04-28 一种硅控整流器及其制造方法

Publications (2)

Publication Number Publication Date
CN111403384A CN111403384A (zh) 2020-07-10
CN111403384B true CN111403384B (zh) 2023-11-03

Family

ID=71431823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010350856.7A Active CN111403384B (zh) 2020-04-28 2020-04-28 一种硅控整流器及其制造方法

Country Status (2)

Country Link
US (1) US11532611B2 (zh)
CN (1) CN111403384B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374868A (zh) * 2015-12-23 2016-03-02 电子科技大学 一种用于esd保护的快速开启的scr器件
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN111403383A (zh) * 2020-03-27 2020-07-10 上海华力微电子有限公司 一种双向硅控整流器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004531047A (ja) * 2000-11-06 2004-10-07 サーノフ コーポレイション 高速トリガリングのためのコンパクト内部寸法及び外部オンチップ・トリガリングを有するシリコン制御整流器静電放電保護デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374868A (zh) * 2015-12-23 2016-03-02 电子科技大学 一种用于esd保护的快速开启的scr器件
CN108183101A (zh) * 2017-12-28 2018-06-19 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN111403383A (zh) * 2020-03-27 2020-07-10 上海华力微电子有限公司 一种双向硅控整流器及其制备方法

Also Published As

Publication number Publication date
CN111403384A (zh) 2020-07-10
US20210335775A1 (en) 2021-10-28
US11532611B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
CN101506974B (zh) 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构
US8692289B2 (en) Fast turn on silicon controlled rectifiers for ESD protection
US20110024791A1 (en) Bipolar semiconductor device and manufacturing method
US7242071B1 (en) Semiconductor structure
US20070241421A1 (en) Semiconductor structure and method of manufacture
US10700186B2 (en) Silicon-controlled rectifier structure and manufacturing method thereof
JP2004515915A (ja) 基板ウェハの層
US8957494B2 (en) High-voltage Schottky diode and manufacturing method thereof
KR101662905B1 (ko) 정전 방전 보호 개선
US20200058637A1 (en) Silicon-controlled rectifier structure and manufacturing method therefor
EP2160763A1 (en) Electrostatic discharge protection devices and methods for fabricating semiconductor devices including the same
CN110690270B (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
CN110518012B (zh) 一种栅约束硅控整流器esd器件及其实现方法
US10741701B2 (en) High voltage power diode
US8889535B2 (en) Semiconductor device and method for fabricating semiconductor buried layer
CN110504254B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN111403384B (zh) 一种硅控整流器及其制造方法
US11430782B2 (en) Silicon controlled rectifier and method for making the same
CN111370409B (zh) 一种硅控整流器及其制造方法
US20110309409A1 (en) Semiconductor device
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
US11616121B2 (en) Silicon controlled rectifier and method for making the same
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same
US7436003B2 (en) Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant