CN107564906B - 一种新型硅控整流器型esd保护结构及其实现方法 - Google Patents

一种新型硅控整流器型esd保护结构及其实现方法 Download PDF

Info

Publication number
CN107564906B
CN107564906B CN201710731685.0A CN201710731685A CN107564906B CN 107564906 B CN107564906 B CN 107564906B CN 201710731685 A CN201710731685 A CN 201710731685A CN 107564906 B CN107564906 B CN 107564906B
Authority
CN
China
Prior art keywords
high concentration
type
type doping
well
trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710731685.0A
Other languages
English (en)
Other versions
CN107564906A (zh
Inventor
朱天志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710731685.0A priority Critical patent/CN107564906B/zh
Publication of CN107564906A publication Critical patent/CN107564906A/zh
Application granted granted Critical
Publication of CN107564906B publication Critical patent/CN107564906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thyristors (AREA)

Abstract

本发明公开一种新型硅控整流器型ESD保护结构及其实现方法，该结构包括：半导体衬底(80)；生成于半导体衬底的N阱(60)和P阱(70)；高浓度P型掺杂(20)、高浓度N型掺杂(28)置于N阱(60)上部，高浓度P型掺杂(20)、N阱(60)及P阱(70)构成等效PNP三极管结构，所述高浓度N型掺杂(28)浮接，高浓度N型掺杂(24)、高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、基体(80)与高浓度N型掺杂(24)构成等效NPN三极管结构，高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,高浓度N型掺杂(22)与高浓度N型掺杂(24)之间上方放置N型栅极(50)。

Description

一种新型硅控整流器型ESD保护结构及其实现方法
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种低触发电压高维持电压的新型硅控整流器型ESD保护结构及其实现方法。
背景技术
在静电(ESD，Electro-Static Discharge)保护设计领域，硅控整流器(SCR，Silicon Controlled Rectifier)因具有ESD泄流能力强，寄生电容小的特性而广受重视，但是该类器件存在的两个严重缺陷限制了其应用：第一个缺陷是回滞效应的触发电压很高，因为其触发电压主要受N阱对P阱之间较高的反向击穿电压决定；第二个缺陷是回滞效应的维持电压很低，很容易导致闩锁效应。
针对触发电压较高这个缺陷，产业界提出了各种方案来降低回滞效应的触发电压，如图1和图2所示的硅控整流器型ESD保护结构。
图1所示的硅控整流器型ESD保护结构是在N阱和P阱之间插入一个横跨N阱和P阱的N型重掺杂，从而达到降低N阱对P阱的反向击穿电压的目的，从而降低回滞效应的触发电压。具体来说，图1所示的硅控整流器(SCR)型包括多个浅沟道隔离层(STI，Shallow TrenchIsolation)10、高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28、N阱(N-Well)50、P阱(P-Well)60、基体(Psub)70。
整个ESD保护结构置于基体(Psub)70上，在基体(Psub)70左边生成一个N阱(N-Well)50，在基体(Psub)70右边生成一个P阱(P-Well)60，高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22置于N阱(N-Well)50上部，高浓度P型掺杂(P+)22、N阱(N-Well)50以及基体(Psub)70构成等效PNP三极管结构，高浓度N型掺杂(N+)20与N阱(N-Well)50形成扩散电阻等效连接至该PNP三极管基极，高浓度P型掺杂(P+)22构成该PNP三极管的发射极，基体(Psub)70构成该PNP三极管之集电极，N阱(N-Well)50构成该PNP三极管之基极；高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28置于P阱(P-Well)60上部，N阱(N-Well)50、基体(Psub)70/P阱(P-Well)60与高浓度N型掺杂(N+)26构成等效NPN三极管结构，N阱(N-Well)50构成该NPN三极管之集电极，高浓度N型掺杂(N+)26构成等效NPN三极管的发射极，基体(Psub)70/P阱(P-Well)60构成该NPN三极管的基极，高浓度N型掺杂(N+)24置于N阱(N-Well)50与P阱(P-Well)60分界处上方，高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22、高浓度N型掺杂(N+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28间用浅沟道隔离层(STI，ShallowTrench Isolation)10隔离；用金属连接高浓度N型掺杂(N+)20、高浓度P型掺杂(P+)22构成该ESD保护结构的阳极A，高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28用金属相连后连接至硅控整流器(SCR)ESD保护结构的阴极K。
图2所示的硅控整流器型ESD保护结构是在图1所示的硅控整流器型ESD保护结构的基础上，将右侧的高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28向右移动，在新空出来的P阱(P-Well)60的上方增加一N型栅极30，并连接至硅控整流器(SCR)之阴极K，与P阱60组成N型栅控二极管，通过引入N型gated diode(栅控二极管)，从而进一步降低N阱对P阱的反向击穿电压，但是即使如此，图2所示的硅控整流器的触发电压还是比较高的，而且该触发电压也是受限于既有的工艺参数，调整自由度不大。
而针对硅控整流器维持电压比较低的这个缺陷，产业界一般通过增加硅控整流器N阱中的P结(22)到P阱中的N结(26)的距离(c+d)来实现，如图1所示，或者通过外接二极管来实现。但这两种方法，特别是外接二极管的方法，都会大大增加硅控整流器型ESD保护结构的版图面积(Layout Area)。
半导体业界进一步提出了如图3所示的现有新型硅控整流器型ESD保护结构，和传统的硅控整流器型ESD保护结构(如图2)相比较，该新型硅控整流器型ESD保护结构的阳极A直接和N阱(N-Well)60中的高浓度P型掺杂(P+)22以及右侧的N阱(N-Well)50和P阱(P-Well)60界面之间的高浓度N型掺杂(N+)24相连，而且把图2中N阱(N-Well)50中高浓度P型掺杂(P+)22左侧的高浓度N型掺杂(N+)20去掉。因为该新型硅控整流器中N阱(N-Well)50和P阱(P-Well)60界面之间的高浓度N型掺杂(N+)24和阳极A直接相连，所以该新型硅控整流器回滞效应的触发电压直接由高浓度N型掺杂(N+)24/P阱(P-Well)60的击穿电压决定而大大降低，另外，高浓度N型掺杂(N+)24因为直接和阳极A相连所施加的正压会降低空穴从高浓度P型掺杂(P+)22入射到达N阱(N-Well)50/P阱(P-Well)60界面的几率，所以该硅控整流器ESD保护结构中的寄生的三极管高浓度P型掺杂(P+)22/N阱(N-Well)50/P阱(P-Well)60的电流增益会降低，所以该新型硅控整流器回滞效应的维持电压也会提高。
在某低压工艺平台中验证比较如图2和图3所示两种硅控整流器型ESD保护结构的实际的回滞效应曲线比较结果如图4所示。小正方形的连线(NovelLVTSCR)为图3所示的硅控整流器型ESD保护结构回滞效应曲线，小菱形的连线(STDLVTSCR)为图2所示的硅控整流器型ESD保护结构回滞效应曲线。该回滞效应曲线比较图显示：如图3所示的新型硅控整流器型ESD保护结构回滞效应的触发电压从11.2V降低到8.4V,远小于该低压工艺平台的外围接口电路器件的栅极氧化层瞬态击穿电压(约11.6V)；但其回滞效应的维持电压仅从2.7V提升到3.2V，已经大于该低压工艺平台2.5V外围接口电路的最大工作电压(Vddmax＝2.75V),但是仍小于该低压工艺平台3.3V IO外围接口电路的最大工作电压(Vddmax＝3.65V)。
这表明如图3所示的新型硅控整流器已经完全适用于该低压工艺平台2.5V外围接口电路的ESD保护电路设计，但对于55eflash-LP 3.3V外围接口电路的ESD保护电路设计，还需要进一步提高其维持电压至4V以上。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种新型硅控整流器型ESD保护结构及其实现方法，其可增加ESD保护结构回滞效应的维持电压。
为达上述及其它目的，本发明提出一种新型硅控整流器型ESD保护结构，该ESD保护结构包括：
半导体衬底(80)；
生成于所述半导体衬底中的N阱(60)和P阱(70)；
第一高浓度P型掺杂(20)、第一高浓度N型掺杂(28)置于N阱(60)上部，第一高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成等效PNP三极管结构，所述第一高浓度N型掺杂(28)浮接，第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、半导体衬底(80)与第三高浓度N型掺杂(24)构成等效NPN三极管结构，第二高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,第二高浓度N型掺杂(22)与第三高浓度N型掺杂(24)之间的上方放置N型栅极(50)。
进一步地，利用金属连接所述第一高浓度P型掺杂(20)、第二高浓度N型掺杂(22)构成该ESD保护结构的阳极A。
进一步地，利用金属连接所述N型栅极(50)、第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
进一步地，所述第一高浓度P型掺杂(20)、浮接的第一高浓度N型掺杂(28)、第二高浓度N型掺杂(22)间用浅沟道隔离层STI(10)隔离，所述第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)间用浅沟道隔离层STI(10)隔离。
进一步地，所述第一高浓度P型掺杂(20)左侧设置浅沟道隔离层STI(10)，所述第二高浓度P型掺杂(26)右侧放置浅沟道隔离层STI(10)。
进一步地，调节所述浮接的第一高浓度N型掺杂(28)的大小，深度，以及该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离来调节维持电压，该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离范围为0.5～20um。
进一步地，所述N型栅极(50)置于所述第二高浓度N型掺杂(22)与第三高浓度N型掺杂(24)上方。
为达到上述目的，本发明还提供一种新型ESD保护结构的实现方法，包括如下步骤：
步骤一，提供一半导体衬底(80)；
步骤二，于该半导体衬底中生成N阱(60)与P阱(70)；
步骤三，将第一高浓度P型掺杂(20)、第一高浓度N型掺杂(28)置于N阱(60)上部，第一高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成等效PNP三极管结构，将所述第一高浓度N型掺杂(28)浮接，将第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、半导体衬底(80)与第三高浓度N型掺杂(24)构成等效NPN三极管结构，第二高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,第二高浓度N型掺杂(22)与第三高浓度N型掺杂(24)之间的上方放置N型栅极(50)。
进一步地，于步骤三之后，还包括：利用金属连接所述第一高浓度P型掺杂(20)、第二高浓度N型掺杂(22)构成该ESD保护结构的阳极A；利用金属连接所述N型栅极(50)、第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
进一步地，所述第一高浓度P型掺杂(20)、浮接的第一高浓度N型掺杂(28)、第二高浓度N型掺杂(22)间用浅沟道隔离层STI(10)隔离，所述第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)间用浅沟道隔离层STI(10)隔离。
与现有技术相比，本发明一种新型硅控整流器型ESD保护结构及其实现方法，其通过在如图3所示的现有硅控整流器型ESD保护结构基础上，在现有ESD保护结构阳极A的高浓度P型掺杂(P+)20(图4，对应图3为22)和高浓度N型掺杂(N+)22(图4，对应图3为24)之间再插入一个浮接的第一高浓度N型掺杂(N+)28(图4)，该浮接的高浓度N型掺杂(N+)28降低了该新型硅控整流器中寄生的PNP的三极管(高浓度P型掺杂(P+)20/N阱(N-Well)60/P阱(P-Well)70)的空穴注入到N阱(N-Well)60中并到达N阱(N-Well)60和P阱(P-Well)70界面的几率，从而降低了该寄生的三极管的电流增益，从而达到进一步增大维持电压的目的，此处新加入的浮接的第一高浓度N型掺杂(N+)28实际上起着弱化的保护环(Weakening GuardRing)的作用。
附图说明
图1为一现有技术的ESD保护结构的示意图；
图2为另一现有硅控整流器型的ESD保护结构的示意图；
图3为又一现有新型硅控整流器型的ESD保护结构的示意图；
图4为图3和图2之硅控整流器型ESD保护结构的回滞效应曲线示意图；
图5为本发明一种新型硅控整流器型ESD保护结构之较佳实施例的电路结构图；
图6为本发明一种新型硅控整流器型ESD保护结构的实现方法的步骤流程图；
图7为本发明的应用场景示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图5为本发明一种新型硅控整流器型ESD保护结构之较佳实施例的电路结构图。如图5所示，本发明一种新型硅控整流器型ESD保护结构，包括多个浅沟道隔离层(STI，Shallow Trench Isolation)10、第一高浓度P型掺杂(P+)20、第二高浓度N型掺杂(N+)22、第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26、第一高浓度N型掺杂(N+)28、N阱(N-Well)60、P阱(P-Well)70、基体(Psub)80以及N型栅极50。
整个ESD保护结构置于基体(Psub)80上，在基体(Psub)80左边生成一个N阱(N-Well)60，在基体(Psub)80右边生成一个P阱(P-Well)70，第一高浓度P型掺杂(P+)20、第一高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，第一高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(Psub)80/P阱(P-Well)70与第三高浓度N型掺杂(N+)24构成等效NPN三极管结构，第二高浓度N型掺杂(N+)22置于N阱(N-Well)60与P阱(P-Well)70分界处上方，第一高浓度P型掺杂(P+)20、第一高浓度N型掺杂(N+)28、第二高浓度N型掺杂(N+)22间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，第一高浓度P型掺杂(P+)20左侧放置浅沟道隔离层(STI，Shallow TrenchIsolation)10，第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，第二高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，第二高浓度N型掺杂(N+)22与第三高浓度N型掺杂(N+)24间为P阱(P-Wel)70的一部分，在该部分P阱上方放置N型栅极50，N型栅极50置于第二高浓度N型掺杂(N+)22与第三高浓度N型掺杂(N+)24上方；用金属连接第一高浓度P型掺杂(P+)20、第二高浓度N型掺杂(N+)22构成该新型低触发电压高维持电压硅控整流器型ESD保护结构的阳极A，用金属连接N型栅极50、第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26构成该新型低触发电压高维持电压硅控整流ESD器件的阴极K。
可见，本发明之ESD保护结构是在已有的如图3所示的硅控整流器型ESD的基础上实现的，本发明之ESD保护结构实际上在原有硅控整流器阳极A的高浓度P型掺杂(P+)20(图4，对应图3为22)和高浓度N型掺杂(N+)22(图4，对应图3为24)之间再插入一个浮接的第一高浓度N型掺杂(N+)28(图4)，降低了该新型硅控整流器中寄生的PNP的三极管(高浓度P型掺杂(P+)20/N阱(N-Well)60/P阱(P-Well)70)的空穴注入到N阱(N-Well)60中并到达N阱(N-Well)60和P阱(P-Well)70界面的几率，从而降低了该寄生的三极管的电流增益，从而达到进一步增大维持电压的目的，此处新加入的浮接的第一高浓度N型掺杂(N+)28实际上起着弱化的保护环(Weakening Guard Ring)的作用。
同时，本发明可以调节该新型硅控整流器型ESD结构浮接的第一高浓度N型掺杂(N+)28的大小、深度以及该第一高浓度N型掺杂(N+)28与P型掺杂(P+)20之间的距离来调节维持电压，该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离典型范围为0.5～20um。
图6为本发明一种新型硅控整流器型ESD保护结构的实现方法的步骤流程图。如图6所示，本发明一种新型硅控整流器型ESD保护结构的实现方法，包括如下步骤：
步骤601，提供一半导体衬底，在本发明具体实施例中，提供一P型衬底(P-Sub)80。
步骤602，于该半导体衬底中生成N阱与P阱，即N阱(N-Well)60、P阱(P-Well)70，在本发明具体实施例中，在P型基体(P-Sub)80左边生成一个N阱(N-Well)60，在基体(Psub)80右边生成一个P阱(P-Well)70。
步骤603，将第一高浓度P型掺杂(P+)20、第一高浓度N型掺杂(N+)28置于N阱(N-Well)60上部，第一高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，第一高浓度N型掺杂(N+)28浮接，第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、基体(Psub)80与第三高浓度N型掺杂(N+)24构成等效NPN三极管结构，第二高浓度N型掺杂(N+)22置于N阱(N-Well)60与P阱(P-Wel)70分界处上方，第一高浓度P型掺杂(P+)20、浮接的第一高浓度N型掺杂(N+)28、第二高浓度N型掺杂(N+)22之间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，第一高浓度P型掺杂(P+)20左侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，ShallowTrench Isolation)10隔离，第二高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation)10，第二高浓度N型掺杂(N+)22与第三高浓度N型掺杂(N+)24间为P阱(P-Well)70的一部分，在该部分P阱上方放置N型栅极50，N型栅极50置于第二高浓度N型掺杂(N+)22与第三高浓度N型掺杂(N+)24上方。
步骤604，利用金属连接第一高浓度P型掺杂(P+)20、第二高浓度N型掺杂(N+)22构成该硅控整流器型ESD保护结构的阳极A，利用金属连接N型栅极50、第三高浓度N型掺杂(N+)24、第二高浓度P型掺杂(P+)26构成该硅控整流器型ESD保护结构的阴极K。
较佳地，可以调节该新型硅控整流器型ESD结构浮接的N型掺杂(N+)28的大小，以及该第一高浓度N型掺杂(N+)28与第一高浓度P型掺杂(P+)20之间的距离来调节维持电压。
综上所述，本发明一种新型硅控整流器型ESD保护结构及其实现方法，其通过在现有如图3所示的硅控整流器型ESD保护结构的基础上，在现有ESD保护结构阳极A的高浓度P型掺杂(P+)20和高浓度N型掺杂(N+)22之间再插入一个浮接的第一高浓度N型掺杂(N+)28，降低了该新型硅控整流器中寄生的PNP的三极管(P型掺杂(P+)20/N阱(N-Well)60/P阱(P-Well)70)的空穴注入到N阱(N-Well)60中并到达N阱(N-Well)60和P阱(P-Well)70界面的几率，从而降低了该寄生的三极管的电流增益，从而达到进一步增大维持电压的目的，此处新加入的浮接的第一高浓度N型掺杂(N+)28实际上起着弱化的保护环(Weakening GuardRing)的作用。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (7)

1.一种新型硅控整流器型ESD保护结构，其特征在于，该ESD保护结构包括：
半导体衬底(80)；
生成于所述半导体衬底中的N阱(60)和P阱(70)；
第一高浓度P型掺杂(20)、第一高浓度N型掺杂(28)置于N阱(60)上部，第一高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成等效PNP三极管结构，所述第一高浓度N型掺杂(28)浮接，第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、半导体衬底(80)/P阱(70)与第三高浓度N型掺杂(24)构成等效NPN三极管结构，第二高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,第二高浓度N型掺杂(22)与第三高浓度N型掺杂(24)之间的上方放置N型栅极(50)；所述第一高浓度N型掺杂(28)位于所述第一高浓度P型掺杂(20)和第二高浓度N型掺杂(22)之间；利用金属连接所述第一高浓度P型掺杂(20)、第二高浓度N型掺杂(22)构成该ESD保护结构的阳极A；
调节所述浮接的第一高浓度N型掺杂(28)的大小，深度，以及该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离来调节维持电压，该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离典型范围为0.5～20um。
2.如权利要求1所述的一种新型硅控整流器型ESD保护结构，其特征在于：利用金属连接所述N型栅极(50)、第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)构成该ESD保护结构的阴极K。
3.如权利要求2所述的一种新型硅控整流器型ESD保护结构，其特征在于：所述第一高浓度P型掺杂(20)、浮接的第一高浓度N型掺杂(28)、第二高浓度N型掺杂(22)间用浅沟道隔离层STI(10)隔离，所述第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)间用浅沟道隔离层STI(10)隔离。
4.如权利要求3所述的一种新型硅控整流器型ESD保护结构，其特征在于：所述第一高浓度P型掺杂(20)左侧设置浅沟道隔离层STI(10)，所述第二高浓度P型掺杂(26)右侧放置浅沟道隔离层STI(10)。
5.如权利要求1所述的一种新型硅控整流器型ESD保护结构，其特征在于：所述N型栅极(50)置于所述第二高浓度N型掺杂(22)与第三高浓度N型掺杂(24)上方。
6.一种新型硅控整流器型ESD保护结构的实现方法，包括如下步骤：
步骤一，提供一半导体衬底(80)；
步骤二，于该半导体衬底中生成N阱(60)与P阱(70)；
步骤三，将第一高浓度P型掺杂(20)、第一高浓度N型掺杂(28)置于N阱(60)上部，第一高浓度P型掺杂(20)、N阱(60)以及P阱(70)构成等效PNP三极管结构，将第一高浓度N型掺杂(28)浮接，将第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)置于P阱(70)上部，N阱(60)、半导体衬底(80)与第三高浓度N型掺杂(24)构成等效NPN三极管结构，第二高浓度N型掺杂(22)置于N阱(60)与P阱(70)分界处上方,第二高浓度N型掺杂(22)与第三高浓度N型掺杂(24)之间的上方放置N型栅极(50)；所述第一高浓度N型掺杂(28)位于所述第一高浓度P型掺杂(20)和第二高浓度N型掺杂(22)之间；于步骤三之后，还包括：利用金属连接所述第一高浓度P型掺杂(20)、第二高浓度N型掺杂(22)构成该ESD保护结构的阳极A；利用金属连接所述N型栅极(50)、第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)构成该ESD保护结构的阴极K；
调节所述浮接的第一高浓度N型掺杂(28)的大小，深度，以及该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离来调节维持电压，该第一高浓度N型掺杂(28)与所述第一高浓度P型掺杂(20)之间的距离典型范围为0.5～20um。
7.如权利要求6所述的一种新型硅控整流器型ESD保护结构的实现方法，其特征在于：所述第一高浓度P型掺杂(20)、浮接的第一高浓度N型掺杂(28)、第二高浓度N型掺杂(22)间用浅沟道隔离层STI(10)隔离，所述第三高浓度N型掺杂(24)、第二高浓度P型掺杂(26)间用浅沟道隔离层STI(10)隔离。
CN201710731685.0A 2017-08-23 2017-08-23 一种新型硅控整流器型esd保护结构及其实现方法 Active CN107564906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710731685.0A CN107564906B (zh) 2017-08-23 2017-08-23 一种新型硅控整流器型esd保护结构及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710731685.0A CN107564906B (zh) 2017-08-23 2017-08-23 一种新型硅控整流器型esd保护结构及其实现方法

Publications (2)

Publication Number Publication Date
CN107564906A CN107564906A (zh) 2018-01-09
CN107564906B true CN107564906B (zh) 2019-10-25

Family

ID=60976517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710731685.0A Active CN107564906B (zh) 2017-08-23 2017-08-23 一种新型硅控整流器型esd保护结构及其实现方法

Country Status (1)

Country Link
CN (1) CN107564906B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法
CN109065534A (zh) * 2018-08-20 2018-12-21 上海华力微电子有限公司 一种硅控整流器结构及其制造方法
CN109065535A (zh) * 2018-08-20 2018-12-21 上海华力微电子有限公司 一种硅控整流器结构及其制造方法
CN110518011B (zh) * 2019-08-29 2021-10-26 上海华力微电子有限公司 一种栅约束硅控整流器esd器件及其实现方法
CN110504254B (zh) * 2019-08-29 2021-11-12 上海华力微电子有限公司 一种栅约束硅控整流器esd器件及其实现方法
CN110518012B (zh) * 2019-08-29 2021-11-12 上海华力微电子有限公司 一种栅约束硅控整流器esd器件及其实现方法
CN112117269B (zh) * 2020-10-30 2024-06-28 上海华力微电子有限公司 无回滞效应硅控整流器型esd保护结构及其实现方法
CN115050734A (zh) * 2021-03-09 2022-09-13 力晶积成电子制造股份有限公司 可控硅整流器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419808B (en) * 1999-07-31 2001-01-21 Winbond Electronics Corp Electrostatic discharge device capable of avoiding latch up effect
US7518843B2 (en) * 2005-03-28 2009-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with low parasitic capacitance
US20080137244A1 (en) * 2006-12-12 2008-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection circuit
KR102238544B1 (ko) * 2014-12-08 2021-04-09 삼성전자주식회사 정전기 방전 보호 장치 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
CN107564906A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN107564906B (zh) 一种新型硅控整流器型esd保护结构及其实现方法
CN107369682B (zh) 一种新型硅控整流器型esd保护结构及其实现方法
US9318480B2 (en) Electrostatic discharge protection circuit
US20220165725A1 (en) High Voltage ESD Protection Apparatus
US11784488B2 (en) Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
CN109037203A (zh) 硅控整流器型esd保护结构及实现方法
CN101490820B (zh) 降低瞬时电压抑制器骤回的电路结构
US7868387B2 (en) Low leakage protection device
CN107248514B (zh) 一种新型esd保护结构及其实现方法
US8390096B2 (en) Adjustable holding voltage ESD protection device
CN110649016B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN110491875B (zh) 一种双向可控硅静电保护器件
US20180069111A1 (en) Esd protection scr device
CN107195630B (zh) 一种新型esd保护结构及其实现方法
CN106449635A (zh) 一种新型低触发电压硅控整流器及其制作方法
CN107731810A (zh) 一种用于esd防护的低触发电压mlscr器件
CN108091650A (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN110518012A (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN214848632U (zh) 低触发高维持电压的双向可控硅静电防护器件
US8829565B1 (en) High voltage electrostatic discharge protection device
US10147716B2 (en) Electrostatic discharge protection apparatus and applications thereof
CN103872038B (zh) 双向三极栅流体装置及其制造方法以及包含该装置的电路
CN112928112A (zh) 低触发高维持双向scr防护器件及其工艺方法
CN110504254A (zh) 一种新型栅约束硅控整流器esd器件及其实现方法
CN110504253A (zh) 一种新型栅约束硅控整流器esd器件及其实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant