CN108630747A - Ldmos-scr器件 - Google Patents
Ldmos-scr器件 Download PDFInfo
- Publication number
- CN108630747A CN108630747A CN201810480779.XA CN201810480779A CN108630747A CN 108630747 A CN108630747 A CN 108630747A CN 201810480779 A CN201810480779 A CN 201810480779A CN 108630747 A CN108630747 A CN 108630747A
- Authority
- CN
- China
- Prior art keywords
- injection regions
- injection
- regions
- well
- ldmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 claims abstract description 269
- 239000007924 injection Substances 0.000 claims abstract description 269
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 7
- 230000000712 assembly Effects 0.000 claims abstract description 6
- 238000000429 assembly Methods 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 40
- 229910052760 oxygen Inorganic materials 0.000 claims description 40
- 239000001301 oxygen Substances 0.000 claims description 40
- 230000005611 electricity Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS‑SCR器件，包括P型硅衬底，P型硅衬底上设有深N阱，深N阱内从左到右依次设有P阱和N阱，P阱内设有第一P+注入区和N+注入区组件，N+注入区组件包括从左到右依次设置的第一N+注入区和第二N+注入区，N阱内设有第二P+注入区和第三N+注入区；第一N+注入区和第二N+注入区之间设有N型沟道，N型沟道区上方设有第一薄栅氧化层，薄栅氧化层上覆盖有第一多晶硅栅，第一多晶硅栅连接栅极，N+注入区组件中其中一个N+注入区连接阴极，第三N+注入区连接阳极，第一P+注入区与N+注入区组件之间构成第一二极管，第二P+注入区和N+注入区之间构成第二二极管，第一N+注入区和第二N+注入区之间设有NMOS结构。本发明能够解决触发电压较高的问题。
Description
技术领域
本发明涉及功率集成电路技术领域，特别是涉及一种LDMOS-SCR器件。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件被广泛应用于汽车电子、液晶驱动显示器驱动、电源管理等芯片中，LDMOS它能承受高电压和大电流，且易于与CMOS电路集成。由于功率集成电路容易受ESD的冲击，从而对芯片产永久性的损伤，因此，对LDMOS 器件的静电保护水平提出更高的要求。对于常规的多指LDMOS器件而言，容易发生导通不均匀的现象，使其ESD鲁棒性较差。
请参阅图6，SCR(Silicon Controlled Rectifier，可控硅器件)由于具有较强的静电泄放能力，常被用于嵌入到LDMOS器件中，形成LDMOS-SCR器件，以提升LDMOS器件的抗静电能力。这种器件结构的电流泄放机制包括PN结雪崩击穿和寄生PNPN导通两个阶段。其中，雪崩击穿电压较高，导致触发电压较高；而SCR的导通会极大地降低源漏压降，导致维持电压较低，因此会呈现较明显的回滞现象，不利于多指器件的均匀导通。
发明内容
鉴于上述状况，有必要提供一种LDMOS-SCR器件，以解决触发电压较高的问题。
一种LDMOS-SCR器件，包括P型硅衬底，所述P型硅衬底上设有深N阱，所述深N阱内从左到右依次设有P阱和N阱，所述P阱内设有第一P+注入区和N+注入区组件，所述N+注入区组件包括从左到右依次设置的第一N+注入区和第二N+注入区，所述N阱内设有第二P+注入区和第三N+注入区；所述第一 N+注入区和所述第二N+注入区之间设有N型沟道，所述N型沟道区上方设有第一薄栅氧化层，所述第一薄栅氧化层上覆盖有第一多晶硅栅，所述第一多晶硅栅连接栅极，所述N+注入区组件中其中一个N+注入区连接阴极，所述第三 N+注入区连接阳极，所述第一P+注入区与所述N+注入区组件之间构成第一二极管，所述第二P+注入区和第三N+注入区之间构成第二二极管，所述第一P+ 注入区和所述第二P+注入区电性连接，所述第一N+注入区和所述第二N+注入区之间设有NMOS结构，通过调整栅极电压来改变串联的所述第一二极管和所述第二二极管所在通路的电阻值。
根据上述的LDMOS-SCR器件，触发电压主要由第一二极管和第二二极管这两个二极管的正向导通电压之和决定，因此可降低LDMOS-SCR器件的触发电压，此外，在第一N+注入区和第二N+注入区之间设有NMOS结构，通过调整NMOS的栅极电压来改变该通路的等效电阻值，从而有效降低泄露电流，避免了引入寄生二极管所带来的漏电流增加；与传统的LDMOS-SCR结构相比，该器件还增加了两条额外的静电泄放通路，有利于提高器件的ESD鲁棒性。
另外，本发明提出的LDMOS-SCR器件，还可以具有如下附加的技术特征：
进一步地，所述P阱内从左到右依次设有所述第一P+注入区、所述第一N+ 注入区和所述第二N+注入区；所述N阱内从左到右依次设有所述第二P+注入区和所述第三N+注入区，所述第一P+注入区与所述第一N+注入区之间构成所述第一二极管。
进一步地，所述第一P+注入区和所述第一N+注入区之间设有第一场氧区；所述第二N+注入区和所述第二P+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第二P+注入区和所述第三N+注入区之间设有第三场氧区；所述第二N+注入区连接阴极。
进一步地，所述P阱内从左到右依次设有所述第一N+注入区、所述第二 N+注入区、所述第一P+注入区；所述N阱内从左到右依次设有所述第三N+注入区和所述第二P+注入区，所述第一P+注入区与所述第二N+注入区之间构成所述第一二极管。
进一步地，所述第二N+注入区和所述第一P+注入区之间设有第一场氧区；所述第一P+注入区和所述第三N+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第三N+注入区和所述第二P+注入区之间设有第三场氧区；所述第一N+注入区连接阴极。
进一步地，所述P阱内从左到右依次设有所述第一P+注入区、所述第一N+ 注入区和所述第二N+注入区；所述N阱内从左到右依次设有所述第三N+注入区和所述第二P+注入区，所述第一P+注入区与所述第一N+注入区之间构成所述第一二极管。
进一步地，所述第一P+注入区和所述第一N+注入区之间设有第一场氧区；所述第二N+注入区和所述第三N+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第二P+注入区和所述第三N+注入区之间设有第三场氧区；所述第二N+注入区连接阴极。
进一步地，所述P阱内从左到右依次设有所述第一N+注入区、所述第二 N+注入区、所述第一P+注入区；所述N阱内从左到右依次设有所述第二P+注入区和所述第三N+注入区，所述第一P+注入区与所述第二N+注入区之间构成所述第一二极管。
进一步地，所述第二N+注入区和所述第一P+注入区之间设有第一场氧区；所述第一P+注入区和所述第二P+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第三N+注入区和所述第二P+注入区之间设有第三场氧区；所述第一N+注入区连接阴极。
进一步地，所述第一N+注入区、所述P阱和所述深N阱构成NPN型晶体管；所述第二N+注入区、所述P阱和所述深N阱构成NPN型晶体管；所述第二P+注入区、所述N阱、所述P阱构成PNP型晶体管。
附图说明
图1为本发明第一实施例提供的LDMOS-SCR器件的结构示意图；
图2为本发明第一实施例提供的LDMOS-SCR器件的版图；
图3为本发明第二实施例提供的LDMOS-SCR器件的结构示意图；
图4为本发明第三实施例提供的LDMOS-SCR器件的结构示意图；
图5为本发明第四实施例提供的LDMOS-SCR器件的结构示意图；
图6为现有技术中LDMOS-SCR结构的静电保护器件的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图1，本发明第一实施例提供的LDMOS-SCR器件，包括P型硅衬底100，所述P型硅衬底100上设有深N阱200，所述深N阱200内从左到右依次设有P阱300和N阱400。
所述P阱300内设有第一P+注入区301和N+注入区组件，所述N+注入区组件包括从左到右依次设置的第一N+注入区302和第二N+注入区303，所述N 阱400内设有第二P+注入区401和第三N+注入区402。
所述第一N+注入区302和所述第二N+注入区303之间设有N型沟道，所述N型沟道区上方设有第一薄栅氧化层304，所述第一薄栅氧化层304上覆盖有第一多晶硅栅305，所述第一多晶硅栅305连接栅极。
所述N+注入区组件中其中一个N+注入区连接阴极，所述第三N+注入区402 连接阳极，所述第一P+注入区301与所述N+注入区组件之间构成第一二极管，具体在本实施例中，所述P阱300内从左到右依次设有所述第一P+注入区301、所述第一N+注入区302和所述第二N+注入区303；所述N阱400内从左到右依次设有所述第二P+注入区401和所述第三N+注入区402，所述第一P+注入区301与所述第一N+注入区302之间构成所述第一二极管D1。
所述第一P+注入区301和所述第一N+注入区302之间设有第一场氧区306；所述第二N+注入区303和所述第二P+注入区401之间设有第二薄栅氧化层307 和第二场氧区308，所述第二薄栅氧化层307上覆盖有第二多晶硅栅309；所述第二P+注入区401和所述第三N+注入区402之间设有第三场氧区403；所述第二N+注入区303连接阴极。
其中，所述第一N+注入区302、所述P阱300和所述深N阱200构成NPN 型晶体管，即Qn1；所述第二N+注入区303、所述P阱300和所述深N阱200 构成NPN型晶体管，即Qn2；所述第二P+注入区401、所述N阱400、所述P 阱300构成PNP型晶体管，即Qp2，从而形式SCR结构。
所述第二P+注入区401和第三N+注入区402之间构成第二二极管D2，所述第一P+注入区301和所述第二P+注入区401电性连接，具体可以通过金属导线连接，所述第一N+注入区302和所述第二N+注入区303之间设有NMOS结构，通过调整栅极电压来改变串联的所述第一二极管D1和所述第二二极管D2 所在通路的电阻值。
当有正脉冲出现在阳极时，存在三条静电泄放路径，第一条路径为第二P+ 注入区401、第三N+注入区402、第一P+注入区301、第一N+注入区302、第二N+注入区303；第二条路径为第二P+注入区401、N阱400、深N阱200、P 阱300、第一N+注入区302；第三条路径为第二P+注入区401、N阱400、深N 阱200、P阱300、第一N+注入区302、第二N+注入区303。
由于串联的两个二极管D1和D2的正向导通电压较低，因此第一条路径会先导通，在P阱300和N阱400内产生电子空穴对，当P阱300电位升高到一定程度，N阱400电位降低到一定程度时，寄生的NPN和PNP晶体管导通，SCR 开启形成正反馈回路，泄放电流较大。
其中，图1所示的结构将两个寄生二极管分别放置在阴极的左侧和阳极右侧，这样二极管通路的路径比SCR的路径长。除此以外，可以将两个寄生二极管分别放置在阴极的右侧和阳极左侧，相当于缩短了二极管通路的路径，
本实施例的器件的一种版图形式如图2所示，与常规的LDMOS-SCR的版图相比，利用多晶硅栅将第一N+注入区隔离成若干块状，每隔一个N+注入块通过金属导线相连，这样可将连续的N+注入区分为两部分，一部分是浮空的，另一部分与阴极相连。这样增加面积开销，同时可降低阴极的发射极注入效率，从而可提高维持电压。
综上，根据本实施例提供的LDMOS-SCR器件，触发电压主要由第一二极管和第二二极管这两个二极管的正向导通电压之和决定，因此可降低 LDMOS-SCR器件的触发电压，此外，在第一N+注入区和第二N+注入区之间设有NMOS结构，通过调整NMOS的栅极电压来改变该通路的等效电阻值，从而有效降低泄露电流，避免了引入寄生二极管所带来的漏电流增加；与传统的 LDMOS-SCR结构相比，该器件还增加了两条额外的静电泄放通路，有利于提高器件的ESD鲁棒性。
请参考图3，本发明第二实施例提供的LDMOS-SCR器件，作为另外一种可选的实施方式，本实施例的结构与第一实施例基本相同，为了便于描述，本实施例只介绍与第一实施例与区别的地方，其它为描述的地方可参阅第一实施例以及图1，且图3中的符号与图1中的符号表示的元件相同，本实施例中，P阱 300内从左到右依次设有第一N+注入区302、第二N+注入区303、第一P+注入区301；N阱400内从左到右依次设有第三N+注入区402和第二P+注入区401，第一P+注入区301与第二N+注入区303之间构成第一二极管D1。
本实施例中，第二N+注入区303和第一P+注入区301之间设有第一场氧区 306；所述第一P+注入区301和所述第三N+注入区402之间设有第二薄栅氧化层307和第二场氧区308，所述第二薄栅氧化层307上覆盖有第二多晶硅栅309；所述第三N+注入区402和所述第二P+注入区401之间设有第三场氧区403；所述第一N+注入区302连接阴极。
本实施例中，当有正脉冲出现在阳极时，存在三条静电泄放路径，第一条路径为第二P+注入区401、第三N+注入区402、第一P+注入区301、第二N+ 注入区303、第一N+注入区302；第二条路径为第二P+注入区401、N阱400、深N阱200、P阱300、第一N+注入区302；第三条路径为第二P+注入区401、 N阱400、深N阱200、P阱300、第二N+注入区303、第一N+注入区302。
本实施例作为本发明的另外一种可选的实施方法，其有益效果与第一实施例相同，在此不予赘述。
请参考图4，本发明第三实施例提供的LDMOS-SCR器件，作为另外一种可选的实施方式，本实施例的结构与第一实施例基本相同，为了便于描述，本实施例只介绍与第一实施例与区别的地方，其它为描述的地方可参阅第一实施例以及图1，且图4中的符号与图1中的符号表示的元件相同，本实施例中，P阱 300内从左到右依次设有第一P+注入区301、第一N+注入区302、第二N+注入区303；N阱400内从左到右依次设有第三N+注入区402和第二P+注入区401，第一P+注入区301与第一N+注入区302之间构成第一二极管D1。
本实施例中，第一P+注入区301和第一N+注入区302之间设有第一场氧区 306；第二N+注入区303和所述第三N+注入区402之间设有第二薄栅氧化层307 和第二场氧区308，所述第二薄栅氧化层307上覆盖有第二多晶硅栅309；所述第二P+注入区401和所述第三N+注入区402之间设有第三场氧区403；所述第二N+注入区303连接阴极。
本实施例作为本发明的另外一种可选的实施方法，其有益效果与第一实施例相同，在此不予赘述。
请参考图5，本发明第四实施例提供的LDMOS-SCR器件，作为另外一种可选的实施方式，本实施例的结构与第二实施例基本相同，为了便于描述，本实施例只介绍与第二实施例与区别的地方，其它为描述的地方可参阅第一实施例以及图3，且图5中的符号与图3中的符号表示的元件相同，本实施例中，P阱 300内从左到右依次设有第一N+注入区302、第二N+注入区303、第一P+注入区301；N阱400内从左到右依次设有所述第二P+注入区401和所述第三N+注入区402，所述第一P+注入区301与所述第二N+注入区303之间构成所述第一二极管D1。
本实施例中，所述第二N+注入区303和所述第一P+注入区301之间设有第一场氧区306；所述第一P+注入区301和所述第二P+注入区401之间设有第二薄栅氧化层307和第二场氧区308，所述第二薄栅氧化层307上覆盖有第二多晶硅栅309；所述第三N+注入区402和所述第二P+注入区401之间设有第三场氧区403；所述第一N+注入区302连接阴极。
本实施例作为本发明的另外一种可选的实施方法，其有益效果与第二实施例相同，在此不予赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LDMOS-SCR器件，其特征在于，包括P型硅衬底，所述P型硅衬底上设有深N阱，所述深N阱内从左到右依次设有P阱和N阱，所述P阱内设有第一P+注入区和N+注入区组件，所述N+注入区组件包括从左到右依次设置的第一N+注入区和第二N+注入区，所述N阱内设有第二P+注入区和第三N+注入区；所述第一N+注入区和所述第二N+注入区之间设有N型沟道，所述N型沟道区上方设有第一薄栅氧化层，所述第一薄栅氧化层上覆盖有第一多晶硅栅，所述第一多晶硅栅连接栅极，所述N+注入区组件中其中一个N+注入区连接阴极，所述第三N+注入区连接阳极，所述第一P+注入区与所述N+注入区组件之间构成第一二极管，所述第二P+注入区和第三N+注入区之间构成第二二极管，所述第一P+注入区和所述第二P+注入区电性连接，所述第一N+注入区和所述第二N+注入区之间设有NMOS结构，通过调整栅极电压来改变串联的所述第一二极管和所述第二二极管所在通路的电阻值。
2.根据权利要求1所述的LDMOS-SCR器件，其特征在于，所述P阱内从左到右依次设有所述第一P+注入区、所述第一N+注入区和所述第二N+注入区；所述N阱内从左到右依次设有所述第二P+注入区和所述第三N+注入区，所述第一P+注入区与所述第一N+注入区之间构成所述第一二极管。
3.根据权利要求2所述的LDMOS-SCR器件，其特征在于，所述第一P+注入区和所述第一N+注入区之间设有第一场氧区；所述第二N+注入区和所述第二P+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第二P+注入区和所述第三N+注入区之间设有第三场氧区；所述第二N+注入区连接阴极。
4.根据权利要求1所述的LDMOS-SCR器件，其特征在于，所述P阱内从左到右依次设有所述第一N+注入区、所述第二N+注入区、所述第一P+注入区；所述N阱内从左到右依次设有所述第三N+注入区和所述第二P+注入区，所述第一P+注入区与所述第二N+注入区之间构成所述第一二极管。
5.根据权利要求4所述的LDMOS-SCR器件，其特征在于，所述第二N+注入区和所述第一P+注入区之间设有第一场氧区；所述第一P+注入区和所述第三N+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第三N+注入区和所述第二P+注入区之间设有第三场氧区；所述第一N+注入区连接阴极。
6.根据权利要求1所述的LDMOS-SCR器件，其特征在于，所述P阱内从左到右依次设有所述第一P+注入区、所述第一N+注入区和所述第二N+注入区；所述N阱内从左到右依次设有所述第三N+注入区和所述第二P+注入区，所述第一P+注入区与所述第一N+注入区之间构成所述第一二极管。
7.根据权利要求6所述的LDMOS-SCR器件，其特征在于，所述第一P+注入区和所述第一N+注入区之间设有第一场氧区；所述第二N+注入区和所述第三N+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第二P+注入区和所述第三N+注入区之间设有第三场氧区；所述第二N+注入区连接阴极。
8.根据权利要求1所述的LDMOS-SCR器件，其特征在于，所述P阱内从左到右依次设有所述第一N+注入区、所述第二N+注入区、所述第一P+注入区；所述N阱内从左到右依次设有所述第二P+注入区和所述第三N+注入区，所述第一P+注入区与所述第二N+注入区之间构成所述第一二极管。
9.根据权利要求8所述的LDMOS-SCR器件，其特征在于，所述第二N+注入区和所述第一P+注入区之间设有第一场氧区；所述第一P+注入区和所述第二P+注入区之间设有第二薄栅氧化层和第二场氧区，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第三N+注入区和所述第二P+注入区之间设有第三场氧区；所述第一N+注入区连接阴极。
10.根据权利要求1至9任意一项所述的LDMOS-SCR器件，其特征在于，所述第一N+注入区、所述P阱和所述深N阱构成NPN型晶体管；所述第二N+注入区、所述P阱和所述深N阱构成NPN型晶体管；所述第二P+注入区、所述N阱、所述P阱构成PNP型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810480779.XA CN108630747A (zh) | 2018-05-18 | 2018-05-18 | Ldmos-scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810480779.XA CN108630747A (zh) | 2018-05-18 | 2018-05-18 | Ldmos-scr器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108630747A true CN108630747A (zh) | 2018-10-09 |
Family
ID=63693754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810480779.XA Pending CN108630747A (zh) | 2018-05-18 | 2018-05-18 | Ldmos-scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108630747A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120074492A1 (en) * | 2006-03-02 | 2012-03-29 | Volterra Semiconductor Corporation | Method of Fabricating A Semicoductor Device Having A Lateral Double Diffused Mosfet Transistor with a Lightly Doped Source and a CMOS Transistor |
| CN104752417A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 可控硅静电保护器件及其形成方法 |
| CN105390491A (zh) * | 2015-12-17 | 2016-03-09 | 江南大学 | 一种具有源端内嵌叉指nmos的ldmos-scr器件 |
-
2018
- 2018-05-18 CN CN201810480779.XA patent/CN108630747A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120074492A1 (en) * | 2006-03-02 | 2012-03-29 | Volterra Semiconductor Corporation | Method of Fabricating A Semicoductor Device Having A Lateral Double Diffused Mosfet Transistor with a Lightly Doped Source and a CMOS Transistor |
| CN104752417A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 可控硅静电保护器件及其形成方法 |
| CN105390491A (zh) * | 2015-12-17 | 2016-03-09 | 江南大学 | 一种具有源端内嵌叉指nmos的ldmos-scr器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811484B (zh) | 包括半导体鳍的esd器件 | |
| US7732834B2 (en) | Semiconductor ESD device and method of making same | |
| KR101315990B1 (ko) | 정전기 방전 보호 장치 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| JP2011204803A (ja) | 半導体装置 | |
| CN101930974A (zh) | 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位 | |
| CN108520875A (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| JP2018046255A (ja) | 半導体装置 | |
| CN110265391B (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| US8022505B2 (en) | Semiconductor device structure and integrated circuit therefor | |
| CN108336085A (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN104716132A (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN101901830B (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN109411468A (zh) | 可控硅静电保护器件 | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN208189589U (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN108630747A (zh) | Ldmos-scr器件 | |
| Pan et al. | A novel latch-up free SCR-LDMOS with high holding voltage for a power-rail ESD clamp | |
| CN109244068A (zh) | 一种ligbt型高压esd保护器件 | |
| Ren et al. | Failure analysis and improvement of the body diode in superjunction power MOSFET | |
| CN108899315A (zh) | 多叉指静电保护器件 | |
| CN108389899A (zh) | Rc-igbt器件及其工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181009 |