CN108899315A - 多叉指静电保护器件 - Google Patents
多叉指静电保护器件 Download PDFInfo
- Publication number
- CN108899315A CN108899315A CN201810662973.XA CN201810662973A CN108899315A CN 108899315 A CN108899315 A CN 108899315A CN 201810662973 A CN201810662973 A CN 201810662973A CN 108899315 A CN108899315 A CN 108899315A
- Authority
- CN
- China
- Prior art keywords
- injection region
- well
- injection
- protection device
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 214
- 239000007924 injection Substances 0.000 claims abstract description 214
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000012423 maintenance Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种多叉指静电保护器件，包括衬底，衬底上设有深N阱，深N阱内设有第一P阱、第二P阱、第三P阱，第二P阱位于第一P阱和第三P阱的中间，第一P阱内设有第一P+注入区、第一N+注入区、第二N+注入区，第一P阱与第二P阱之间设有第二P+注入区、第三N+注入区、第三P+注入区，第二P阱内设有第四P+注入区、第四N+注入区、N+/P+掺杂注入区、第五N+注入区、第五P+注入区，第四P+注入区以及第五P+注入区均与深N阱跨接，N+/P+掺杂注入区内设有多个交替设置的N+注入区和P+注入区，该多叉指静电保护器件以N+/P+掺杂注入区为对称中心对称设置。本发明能够解决导通不均匀的问题。
Description
技术领域
本发明涉及集成电路静电防护技术领域，特别是涉及一种多叉指静电保护器件。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件广泛应用于电源管理芯片，如DC-DC转换器、AC-DC转换器等。随着集成电路向高速、高压方向发展，LDMOS器件的静电保护能力弱成为限制其发展的瓶颈。因此，如何提高LDMOS器件的静电保护能力(Electro-Static discharge，ESD)，成为研究的热点。
SCR(Silicon Controlled Rectifier，可控硅器件)由于具有较强的静电泄放能力，常被用于嵌入到LDMOS器件中，形成LDMOS-SCR器件，以提升LDMOS 器件的抗静电能力。其中，基于SCR的多叉指可控硅静电保护器件得到发展和应用，请参阅图5至图7，现有的多叉指可控硅静电保护器件，其存在导通不均匀的问题，当中间两个叉指的SCR触发后，会使阳极电压拉低，钳位在较低的电压，从而导致外层叉指无法导通，当中间两个叉指的二次击穿电压低于触发电压时，会导致其他叉指根本无法导通，导致四个叉指只能等效于2个叉指的 ESD泄放电流能力，两个叉指只能等效于单个叉指的ESD泄放电流能力，限制了多叉指可控硅静电保护器件的泄放电流能力。
发明内容
鉴于上述状况，有必要提供一种多叉指静电保护器件，以解决导通不均匀的问题。
一种多叉指静电保护器件，包括衬底，所述衬底上设有深N阱，所述深N 阱内设有第一P阱、第二P阱、第三P阱，所述第二P阱位于所述第一P阱和所述第三P阱的中间，所述第一P阱内设有第一P+注入区、第一N+注入区、第二N+注入区，所述第一P阱与所述第二P阱之间设有第二P+注入区、第三 N+注入区、第三P+注入区，所述第二P阱内设有第四P+注入区、第四N+注入区、N+/P+掺杂注入区、第五N+注入区、第五P+注入区，所述第四P+注入区以及所述第五P+注入区均与所述深N阱跨接，所述N+/P+掺杂注入区内设有多个交替设置的N+注入区和P+注入区，所述第二P阱与所述第三P阱之间设有第六P+注入区、第六N+注入区、第七P+注入区，所述第三P阱内设有第七N+ 注入区、第八N+注入区、第八P+注入区，所述第一P+注入区、所述第一N+ 注入区、所述N+/P+掺杂注入区连接阴极，所述第二N+注入区、所述第二P+ 注入区、第三N+注入区、第三P+注入区、第四P+注入区、第四N+注入区连接阳极，所述多叉指静电保护器件以所述N+/P+掺杂注入区为对称中心对称设置。
根据上述的多叉指静电保护器件，通过在最内层阴极区的第二P阱中加入与深N阱跨接的第四P+注入区以及第五P+注入区，能够降低最内层叉指的触发电压，使得最内层的SCR先导通，产生的载流子有一部分会通过金属连线流到外层的第一P阱和第二P阱，促使外层通过N+/P+掺杂注入区中的N+注入区与第二P阱的雪崩击穿，从而使外层SCR结构紧随内层SCR导通，这相当于改变原有的触发方式，使内层叉指先触发，然后使第二P阱内反向偏置PN结触发外层叉指，保证导通更加均匀，且该器件能够增加维持电压，在最内层共用的第二P阱中，使用N+注入区与P+注入区交替的版图方式，减小内层叉指器件的有效发射极面积，降低发射极效率，同时使第二P阱内的NPN晶体管的基极 -发射极电压钳位，减弱SCR的强度，从而提高维持电压。
另外，本发明提出的多叉指静电保护器件，还可以具有如下附加的技术特征：
进一步地，所述第一N+注入区与所述第二N+注入区之间设有第一薄栅氧化层，所述第一薄栅氧化层上覆盖有第一多晶硅栅，所述第一多晶硅栅连接阴极。
进一步地，所述第一P阱与所述第二P+注入区之间设有第一场氧区，所述第三P+注入区与所述第四P+注入区之间设有第二场氧区。
进一步地，所述第四N+注入区与所述N+/P+掺杂注入区之间设有第二薄栅氧化层，所述第二薄栅氧化层上覆盖有第二多晶硅栅，所述N+/P+掺杂注入区与所述第五N+注入区之间设有第三薄栅氧化层，所述第三薄栅氧化层上覆盖有第三多晶硅栅，所述第二多晶硅栅、所述第三多晶硅栅连接阴极。
进一步地，所述深N阱内从左到右依次设有所述第一P阱、所述第二P阱、所述第三P阱。
进一步地，所述第一P阱内从左到右依次设有所述第一P+注入区、所述第一N+注入区、所述第二N+注入区，所述第一P阱与所述第二P阱之间从左到右依次设有所述第二P+注入区、所述第三N+注入区、所述第三P+注入区，所述第二P阱内从左到右依次设有所述第四P+注入区、所述第四N+注入区、所述N+/P+掺杂注入区、所述第五N+注入区、所述第五P+注入区。
进一步地，所述衬底为P型硅衬底。
附图说明
图1为本发明一实施例提供的多叉指静电保护器件的结构示意图；
图2为本发明一实施例提供的多叉指静电保护器件的版图；
图3为本发明一实施例提供的多叉指静电保护器件的半边等效电路图；
图4为本发明一实施例提供的多叉指静电保护器件中的N+/P+掺杂注入区的结构示意图；
图5为现有技术中多叉指静电保护器件的结构示意图；
图6为现有技术中多叉指静电保护器件的版图；
图7为现有技术中多叉指静电保护器件的半边等效电路图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图1至图3，本发明一实施例提供的多叉指静电保护器件，包括衬底 100，具体在本实施例中，衬底100为P型硅衬底。
所述衬底100上设有深N阱200，所述深N阱200内设有第一P阱301、第二P阱302、第三P阱303。具体在本实施例中，第一P阱301、第二P阱302、第三P阱303在深N阱200内从左到右依次设置。所述第二P阱302位于所述第一P阱301和所述第三P阱303的中间。第二P阱302是一个作为公共端口的共用P阱。
所述第一P阱301内设有第一P+注入区401、第一N+注入区501、第二N+ 注入区502。具体的，第一P+注入区401、第一N+注入区501、第二N+注入区502在第一P阱301内从左到右依次设置。
所述第一P阱301与所述第二P阱302之间设有第二P+注入区402、第三 N+注入区503、第三P+注入区403。具体的，第二P+注入区402、第三N+注入区503、第三P+注入区403在第一P阱301与第二P阱302之间从左到右依次设置。
所述第二P阱302内设有第四P+注入区404、第四N+注入区504、N+/P+ 掺杂注入区450、第五N+注入区505、第五P+注入区405。具体的，第四P+注入区404、第四N+注入区504、N+/P+掺杂注入区450、第五N+注入区505、第五P+注入区405在第二P阱302内从左到右依次设置。
其中，所述第四P+注入区404以及所述第五P+注入区405均与所述深N阱 200跨接。
请参阅图4，所述N+/P+掺杂注入区450内设有多个交替设置的N+注入区和P+注入区，N+/P+掺杂注入区450内的N+注入区和P+注入区的数量相等，图4中N+注入区和P+注入区的数量只作为一个示例，并不作为限制。
所述第一P+注入区401、所述第一N+注入区501、所述N+/P+掺杂注入区 450连接阴极，所述第二N+注入区502、所述第二P+注入区402、第三N+注入区503、第三P+注入区403、第四P+注入区404、第四N+注入区504连接阳极。
所述多叉指静电保护器件以所述N+/P+掺杂注入区450为对称中心对称设置。
因此，对应的，所述第二P阱302与所述第三P阱303之间设有第六P+注入区406、第六N+注入区506、第七P+注入区407。具体的，第六P+注入区406、第六N+注入区506、第七P+注入区407在第二P阱302与第三P阱303之间从左到右依次设置。
所述第三P阱303内设有第七N+注入区507、第八N+注入区508、第八P+ 注入区408。具体的，第七N+注入区507、第八N+注入区508、第八P+注入区 408在第三P阱303内从左到右依次设置。
第八N+注入区508、第八P+注入区408连接阴极，第五N+注入区505、第五P+注入区405、第六P+注入区406、第六N+注入区506、第七P+注入区407、第七N+注入区507连接阳极。
本实施例中，所述第一N+注入区501与所述第二N+注入区502之间设有第一薄栅氧化层601，所述第一薄栅氧化层601上覆盖有第一多晶硅栅602，所述第一多晶硅栅602连接阴极。
所述第一P阱301与所述第二P+注入区402之间设有第一场氧区701，所述第三P+注入区403与所述第四P+注入区404之间设有第二场氧区702。
所述第四N+注入区504与所述N+/P+掺杂注入区450之间设有第二薄栅氧化层603，所述第二薄栅氧化层603上覆盖有第二多晶硅栅604。所述第二多晶硅栅604连接阴极。
由于该多叉指静电保护器件以所述N+/P+掺杂注入区450为对称中心对称设置，因此，所述N+/P+掺杂注入区450与所述第五N+注入区505之间设有第三薄栅氧化层605，所述第三薄栅氧化层605上覆盖有第三多晶硅栅606，所述第三多晶硅栅605连接阴极。
所述第七N+注入区与所述第八N+注入区之间设有第四薄栅氧化层607，所述第四薄栅氧化层607上覆盖有第四多晶硅栅608，所述第四多晶硅栅608连接阴极。
所述第三P阱303与所述第七P+注入区407之间设有第三场氧区703，所述第五P+注入区405与所述第六P+注入区406之间设有第四场氧区704。
由于该该多叉指静电保护器件以N+/P+掺杂注入区450为对称中心对称设置，因此为了便于说明，以图1中位于左半边的第一P阱301和第二P阱302 的等效电路图为例进行说明，其半边等效电路图请参阅图3，位于右半边的第三 P阱303和第二P阱302的等效电路图，其原理与其相似。
图3中，R1是Rpw，即p阱电阻；第一N+注入区501、第一P阱301、深 N阱200构成第一NPN型三极管Qn1；第二P+注入区402、深N阱200、第二 P阱302构成第一PNP型三极管Qp1；R3是RNWD，即深N阱电阻；第三P+ 注入区403、深N阱200、第二P阱302构成第二PNP型三极管Qp2；N+/P+ 掺杂注入区450中的N+注入区、第二P阱302、深N阱200构成第二NPN型三极管Qn2；N+/P+掺杂注入区450中的N+注入区、第二P阱302、第四N+注入区504构成第三NPN型三极管Qn3，Qn3具有电压箝位作用，能够提高维持电压；第二P阱302、深N阱200之间具有二极管D1，N+/P+掺杂注入区450 与第二P阱302之间具有电阻R2。
其中，R3、Qp1、R1、Qn1形成外部SCR路径，R3、Qp2、R2、Qn2形成内部SCR路径。
根据本实施例提供的多叉指静电保护器件，通过在最内层阴极区的第二P 阱中加入与深N阱跨接的第四P+注入区以及第五P+注入区，能够降低最内层叉指的触发电压，使得最内层的SCR先导通，产生的载流子有一部分会通过金属连线流到外层的第一P阱和第二P阱，促使外层通过N+/P+掺杂注入区中的 N+注入区与第二P阱的雪崩击穿，从而使外层SCR结构紧随内层SCR导通，这相当于改变原有的触发方式，使内层叉指先触发，然后使第二P阱内反向偏置PN结触发外层叉指，保证导通更加均匀，且该器件能够增加维持电压，在最内层共用的第二P阱中，使用N+注入区与P+注入区交替的版图方式，减小内层叉指器件的有效发射极面积，降低发射极效率，同时使第二P阱内的NPN晶体管的基极-发射极电压钳位，减弱SCR的强度，从而提高维持电压。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种多叉指静电保护器件，其特征在于，包括衬底，所述衬底上设有深N阱，所述深N阱内设有第一P阱、第二P阱、第三P阱，所述第二P阱位于所述第一P阱和所述第三P阱的中间，所述第一P阱内设有第一P+注入区、第一N+注入区、第二N+注入区，所述第一P阱与所述第二P阱之间设有第二P+注入区、第三N+注入区、第三P+注入区，所述第二P阱内设有第四P+注入区、第四N+注入区、N+/P+掺杂注入区、第五N+注入区、第五P+注入区，所述第四P+注入区以及所述第五P+注入区均与所述深N阱跨接，所述N+/P+掺杂注入区内设有多个交替设置的N+注入区和P+注入区，所述第二P阱与所述第三P阱之间设有第六P+注入区、第六N+注入区、第七P+注入区，所述第三P阱内设有第七N+注入区、第八N+注入区、第八P+注入区，所述第一P+注入区、所述第一N+注入区、所述N+/P+掺杂注入区连接阴极，所述第二N+注入区、所述第二P+注入区、第三N+注入区、第三P+注入区、第四P+注入区、第四N+注入区连接阳极，所述多叉指静电保护器件以所述N+/P+掺杂注入区为对称中心对称设置。
2.根据权利要求1所述的多叉指静电保护器件，其特征在于，所述第一N+注入区与所述第二N+注入区之间设有第一薄栅氧化层，所述第一薄栅氧化层上覆盖有第一多晶硅栅，所述第一多晶硅栅连接阴极。
3.根据权利要求1所述的多叉指静电保护器件，其特征在于，所述第一P阱与所述第二P+注入区之间设有第一场氧区，所述第三P+注入区与所述第四P+注入区之间设有第二场氧区。
4.根据权利要求1所述的多叉指静电保护器件，其特征在于，所述第四N+注入区与所述N+/P+掺杂注入区之间设有第二薄栅氧化层，所述第二薄栅氧化层上覆盖有第二多晶硅栅，所述N+/P+掺杂注入区与所述第五N+注入区之间设有第三薄栅氧化层，所述第三薄栅氧化层上覆盖有第三多晶硅栅，所述第二多晶硅栅、所述第三多晶硅栅连接阴极。
5.根据权利要求1所述的多叉指静电保护器件，其特征在于，所述深N阱内从左到右依次设有所述第一P阱、所述第二P阱、所述第三P阱。
6.根据权利要求5所述的多叉指静电保护器件，其特征在于，所述第一P阱内从左到右依次设有所述第一P+注入区、所述第一N+注入区、所述第二N+注入区，所述第一P阱与所述第二P阱之间从左到右依次设有所述第二P+注入区、所述第三N+注入区、所述第三P+注入区，所述第二P阱内从左到右依次设有所述第四P+注入区、所述第四N+注入区、所述N+/P+掺杂注入区、所述第五N+注入区、所述第五P+注入区。
7.根据权利要求1所述的多叉指静电保护器件，其特征在于，所述衬底为P型硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810662973.XA CN108899315B (zh) | 2018-06-25 | 2018-06-25 | 多叉指静电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810662973.XA CN108899315B (zh) | 2018-06-25 | 2018-06-25 | 多叉指静电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108899315A true CN108899315A (zh) | 2018-11-27 |
| CN108899315B CN108899315B (zh) | 2021-06-15 |
Family
ID=64346309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810662973.XA Active CN108899315B (zh) | 2018-06-25 | 2018-06-25 | 多叉指静电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108899315B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690214A (zh) * | 2019-11-11 | 2020-01-14 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428354A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
| US9437591B1 (en) * | 2015-09-09 | 2016-09-06 | Vanguard International Semiconductor Corporation | Cross-domain electrostatic discharge protection device |
-
2018
- 2018-06-25 CN CN201810662973.XA patent/CN108899315B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437591B1 (en) * | 2015-09-09 | 2016-09-06 | Vanguard International Semiconductor Corporation | Cross-domain electrostatic discharge protection device |
| CN105428354A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
Non-Patent Citations (1)
| Title |
|---|
| 鄢永明 等: "LDMOS-SCR ESD器件漂移区长度对器件性能的影响", 《固体电子学研究与进展》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110690214A (zh) * | 2019-11-11 | 2020-01-14 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108899315B (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108520875A (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN1230023A (zh) | 带有保护电路的半导体器件 | |
| CN104078459B (zh) | 静电保护结构及静电保护电路 | |
| CN101807598A (zh) | 一种pnpnp型双向可控硅 | |
| CN103427408A (zh) | 用于高电压应用的静电放电保护 | |
| CN108807372A (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| CN107731812A (zh) | 一种嵌套型多指双向可控硅静电防护器件 | |
| TW201244060A (en) | Power management circuit and high voltage device therein | |
| CN102254912A (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN112216690A (zh) | 具有低寄生电容的静电放电保护结构及其静电放电保护电路 | |
| CN108336085A (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN110265391A (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| CN105957833B (zh) | 低触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN105977253B (zh) | 多触发耐正负压的scr esd防护器件及其工艺方法 | |
| CN105489503B (zh) | 半导体结构及其形成方法、静电保护电路 | |
| CN108899313A (zh) | 静电保护器件 | |
| CN109148438B (zh) | 高压静电保护器件及等效电路 | |
| CN109411468A (zh) | 可控硅静电保护器件 | |
| CN108899315A (zh) | 多叉指静电保护器件 | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN108735732A (zh) | Ldmos静电保护器件 | |
| CN106206734B (zh) | 一种超结mos晶体管 | |
| CN108735733A (zh) | 可控硅静电保护器件 | |
| CN102054835B (zh) | 一种用于静电放电的晶闸管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221221 Address after: 201101 Room 301, Floor 3, Building 13, No. 1088, Zhongchun Road, Minhang District, Shanghai Patentee after: Shanghai Kunang Electronic Technology Co.,Ltd. Address before: 410082 Yuelu District Lushan South Road Lushan Gate, Changsha City, Hunan Province Patentee before: HUNAN University |