CN108735732A - Ldmos静电保护器件 - Google Patents
Ldmos静电保护器件 Download PDFInfo
- Publication number
- CN108735732A CN108735732A CN201810540058.3A CN201810540058A CN108735732A CN 108735732 A CN108735732 A CN 108735732A CN 201810540058 A CN201810540058 A CN 201810540058A CN 108735732 A CN108735732 A CN 108735732A
- Authority
- CN
- China
- Prior art keywords
- injection regions
- well
- positive
- traps
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 136
- 239000007924 injection Substances 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 235000012773 waffles Nutrition 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种LDMOS静电保护器件，包括衬底，衬底上设有深N阱，所述深N阱内设有第一P阱和第一N阱，所述第一P阱内设有第一N+注入区、第二N+注入区和第一P+注入区，所述第一N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第二N+注入区、所述第一P阱、所述第一N阱构成第一NPN结构，所述第一P阱、所述第一N阱、所述第三P+注入区构成第一PNP结构，所述第一NPN结构与所述第一PNP结构形成第一SCR路径；所述第一N+注入区、所述第一P阱、所述第二N+注入区构成第二NPN结构，所述第三P+注入区、所述第一N阱、所述第二P+注入区构成第二PNP结构，所述第二NPN结构与所述第二PNP结构形成第二SCR路径。本发明增加了一条SCR路径，提高了静电泄放能力。
Description
技术领域
本发明涉及集成电路静电防护技术领域，特别是涉及一种LDMOS静电保护器件。
背景技术
LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)器件广泛应用于电源管理芯片，如DC-DC转换器、AC-DC转换器等。随着集成电路向高速、高压方向发展，LDMOS器件的静电保护能力弱成为限制其发展的瓶颈。因此，如何提高LDMOS器件的静电保护能力(Electro-Static discharge，ESD)，成为研究的热点。
在传统的LDMOS静电保护器件中，通常引入二极管来增强其静电泄放能力，但其触发电压较低，且面积较大，会影响器件的工作速度。GGNMOS (gate-grounded NMOS，栅极接地NMOS管)器件利用NMOS的寄生双极放大效应，有利于泄放大电流，但其容易出现多指导通不均匀和鲁棒性较差的问题。可控硅整流器件(Silicon Controlled Rectifier，SCR)利用PNPN结构的正反馈作用，具有静电泄放能力，请参阅图5，将SCR结构嵌入LDMOS器件中，可有效提高其ESD鲁棒性，受到了广泛的关注。但现有技术中，LDMOS-SCR器件通常只有一条SCR路径，限制了其静电泄放能力。
发明内容
鉴于上述状况，有必要提供一种LDMOS静电保护器件，以解决静电泄放能力被限制的问题。
一种LDMOS静电保护器件，包括衬底，所述衬底上设有深N阱，所述深 N阱内设有第一P阱和第一N阱，所述第一P阱内设有第一N+注入区、第二 N+注入区和第一P+注入区，所述第一N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第二N+注入区、所述第一P阱、所述第一N阱构成第一NPN结构，所述第一P阱、所述第一N阱、所述第三P+注入区构成第一 PNP结构，所述第一NPN结构与所述第一PNP结构形成第一SCR路径；所述第一N+注入区、所述第一P阱、所述第二N+注入区构成第二NPN结构，所述第三P+注入区、所述第一N阱、所述第二P+注入区构成第二PNP结构，所述第二NPN结构与所述第二PNP结构形成第二SCR路径。
根据上述的LDMOS静电保护器件，第二N+注入区、第一P阱、第一N阱构成第一NPN结构，第一P阱、第一N阱、第三P+注入区构成第一PNP结构，第一NPN结构与第一PNP结构形成第一SCR路径；同时，第一N+注入区、第一P阱、第二N+注入区构成第二NPN结构，第三P+注入区、第一N阱、第二 P+注入区构成第二PNP结构，而第二NPN结构与第二PNP结构形成第二SCR 路径，因此整体上形成了内嵌双SCR的结构，与传统的LDMOS SCR静电保护器件相比，增加了一条SCR路径，也即增加了一条从电流泄放路径，极大的提高了静电泄放能力。
另外，本发明提出的LDMOS静电保护器件，还可以具有如下附加的技术特征：
进一步地，所述深N阱内从左到右依次设有所述第一P阱和所述第一N阱，所述第一P阱内从左到右依次设有所述第一N+注入区、所述第二N+注入区和所述第一P+注入区，所述第一N阱内从左到右依次设有所述第三N+注入区、所述第二P+注入区和所述第三P+注入区。
进一步地，所述第一N+注入区与所述第二N+注入区之间设有第一场氧区，所述第一P+注入区与所述第三N+注入区之间设有第二场氧区以及LDMOS的多晶硅栅，所述第二P+注入区与所述第三P+注入区之间设有第三场氧区。
进一步地，所述第一N+注入区与所述第三P+注入区电性连接，所述第二 N+注入区、所述第一P+注入区和所述多晶硅栅与阴极相连，所述第三N+注入区、所述第二P+注入区与阳极相连。
进一步地，所述LDMOS静电保护器件的版图采用华夫饼式结构，阳极嵌在所述华夫饼式结构的中间，可向四周泄放静电流。
进一步地，从阳极到阴极，所述LDMOS静电保护器件有两条静电泄放路径，第一条路径为所述第二P+注入区、所述第一N阱、所述第一P阱、所述第二N+注入区、所述第二P+注入区；第二条路径为所述第二N+注入区、所述第二P+注入区、所述第一N阱、所述第三P+注入区、所述第一N+注入区、所述第二N+注入区。
进一步地，所述衬底为P型硅衬底。
附图说明
图1为本发明一实施例提供的LDMOS静电保护器件的结构示意图；
图2为图1的等效电路图；
图3为本发明一实施例提供的LDMOS静电保护器件的一种华夫饼式版图；
图4为本发明一实施例提供的LDMOS静电保护器件的另一种华夫饼式版图；
图5为现有技术中LDMOS-SCR结构的静电保护器件的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图1及图2，本发明一实施例提供的LDMOS静电保护器件，包括衬底100，具体在本实施例中，衬底100为P型硅衬底。
所述衬底100上设有深N阱200，所述深N阱内200设有第一P阱300和第一N阱301。具体在本实施例中，第一P阱300和第一N阱301在深N阱200 内从左到右依次设置。
所述第一P阱300内设有第一N+注入区400、第二N+注入区401和第一 P+注入区402。具体在本实施例中，第一N+注入区400、第二N+注入区401和第一P+注入区402在第一P阱内300从左到右依次设置。
所述第一N阱301内设有第三N+注入区403、第二P+注入区404和第三 P+注入区405。具体在本实施例中，第三N+注入区403、第二P+注入区404和第三P+注入区405在第一N阱301内从左到右依次设置。
所述第二N+注入区401、所述第一P阱300、所述第一N阱301构成第一 NPN结构，即Qn1；所述第一P阱300、所述第一N阱301、所述第三P+注入区405构成第一PNP结构，即Qp1，所述第一NPN结构与所述第一PNP结构形成第一SCR路径，其中，Rn1和Rp1分别为该第一SCR路径中的n阱电阻和 p阱电阻。
所述第一N+注入区400、所述第一P阱300、所述第二N+注入区401构成第二NPN结构，即Qn2；，所述第三P+注入区405、所述第一N阱301、所述第二P+注入区404构成第二PNP结构，即Qp2，所述第二NPN结构与所述第二PNP结构形成第二SCR路径，其中，Rn2和Rp2分别为该第二SCR路径中的n阱电阻和p阱电阻。
本实施例中，所述第一N+注入区400与所述第二N+注入区401之间设有第一场氧区500，所述第一P+注入区402与所述第三N+注入区403之间设有第二场氧区501以及LDMOS的多晶硅栅600，所述第二P+注入区404与所述第三P+注入区405之间设有第三场氧区502。
所述第一N+注入区400与所述第三P+注入区405电性连接，具体可以通过使用金属导线实现电性连接。
所述第二N+注入区401、所述第一P+注入区402和所述多晶硅栅600与阴极相连。
所述第三N+注入区403、所述第二P+注入区404与阳极相连。
请参阅图3及图4，本实施例的LDMOS静电保护器件的版图采用华夫饼式结构，其中，阳极嵌在华夫饼式结构的中间，可向四周泄放静电流。
上述LDMOS静电保护器件，从阳极到阴极，有两条静电泄放路径，第一条路径为第二P+注入区404、第一N阱301、第一P阱300、第二N+注入区401、第二P+注入区404；第二条路径为第二N+注入区401、第二P+注入区404、第一N阱301、第三P+注入区(405、第一N+注入区400、第二N+注入区401。
综上所述，根据本实施例提供的LDMOS静电保护器件，第二N+注入区、第一P阱、第一N阱构成第一NPN结构，第一P阱、第一N阱、第三P+注入区构成第一PNP结构，第一NPN结构与第一PNP结构形成第一SCR路径；同时，第一N+注入区、第一P阱、第二N+注入区构成第二NPN结构，第三P+ 注入区、第一N阱、第二P+注入区构成第二PNP结构，而第二NPN结构与第二PNP结构形成第二SCR路径，因此整体上形成了内嵌双SCR的结构，与传统的LDMOS SCR静电保护器件相比，增加了一条SCR路径，也即增加了一条从电流泄放路径，极大的提高了静电泄放能力。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种LDMOS静电保护器件，其特征在于，包括衬底，所述衬底上设有深N阱，所述深N阱内设有第一P阱和第一N阱，所述第一P阱内设有第一N+注入区、第二N+注入区和第一P+注入区，所述第一N阱内设有第三N+注入区、第二P+注入区和第三P+注入区；所述第二N+注入区、所述第一P阱、所述第一N阱构成第一NPN结构，所述第一P阱、所述第一N阱、所述第三P+注入区构成第一PNP结构，所述第一NPN结构与所述第一PNP结构形成第一SCR路径；所述第一N+注入区、所述第一P阱、所述第二N+注入区构成第二NPN结构，所述第三P+注入区、所述第一N阱、所述第二P+注入区构成第二PNP结构，所述第二NPN结构与所述第二PNP结构形成第二SCR路径。
2.根据权利要求1所述的LDMOS静电保护器件，其特征在于，所述深N阱内从左到右依次设有所述第一P阱和所述第一N阱，所述第一P阱内从左到右依次设有所述第一N+注入区、所述第二N+注入区和所述第一P+注入区，所述第一N阱内从左到右依次设有所述第三N+注入区、所述第二P+注入区和所述第三P+注入区。
3.根据权利要求1所述的LDMOS静电保护器件，其特征在于，所述第一N+注入区与所述第二N+注入区之间设有第一场氧区，所述第一P+注入区与所述第三N+注入区之间设有第二场氧区以及LDMOS的多晶硅栅，所述第二P+注入区与所述第三P+注入区之间设有第三场氧区。
4.根据权利要求3所述的LDMOS静电保护器件，其特征在于，所述第一N+注入区与所述第三P+注入区电性连接，所述第二N+注入区、所述第一P+注入区和所述多晶硅栅与阴极相连，所述第三N+注入区、所述第二P+注入区与阳极相连。
5.根据权利要求1所述的LDMOS静电保护器件，其特征在于，所述LDMOS静电保护器件的版图采用华夫饼式结构，阳极嵌在所述华夫饼式结构的中间，可向四周泄放静电流。
6.根据权利要求1至5任意一项所述的LDMOS静电保护器件，其特征在于，从阳极到阴极，所述LDMOS静电保护器件有两条静电泄放路径，第一条路径为所述第二P+注入区、所述第一N阱、所述第一P阱、所述第二N+注入区、所述第二P+注入区；第二条路径为所述第二N+注入区、所述第二P+注入区、所述第一N阱、所述第三P+注入区、所述第一N+注入区、所述第二N+注入区。
7.根据权利要求1至5任意一项所述的LDMOS静电保护器件，其特征在于，所述衬底为P型硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810540058.3A CN108735732B (zh) | 2018-05-30 | 2018-05-30 | Ldmos静电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810540058.3A CN108735732B (zh) | 2018-05-30 | 2018-05-30 | Ldmos静电保护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108735732A true CN108735732A (zh) | 2018-11-02 |
| CN108735732B CN108735732B (zh) | 2021-06-15 |
Family
ID=63936859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810540058.3A Active CN108735732B (zh) | 2018-05-30 | 2018-05-30 | Ldmos静电保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735732B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023284062A1 (zh) * | 2021-07-16 | 2023-01-19 | 长鑫存储技术有限公司 | 静电保护器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730462A (zh) * | 2014-01-20 | 2014-04-16 | 江南大学 | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 |
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| US20180012961A1 (en) * | 2016-07-11 | 2018-01-11 | TowerJazz Ltd. | Device and system of a silicon controlled rectifier (scr) |
-
2018
- 2018-05-30 CN CN201810540058.3A patent/CN108735732B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730462A (zh) * | 2014-01-20 | 2014-04-16 | 江南大学 | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 |
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| US20180012961A1 (en) * | 2016-07-11 | 2018-01-11 | TowerJazz Ltd. | Device and system of a silicon controlled rectifier (scr) |
Non-Patent Citations (1)
| Title |
|---|
| 鄢永明 等: "LDMOS-SCR ESD器件漂移区长度对器件性能的影响", 《固体电子学研究与进展》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023284062A1 (zh) * | 2021-07-16 | 2023-01-19 | 长鑫存储技术有限公司 | 静电保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108735732B (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7786504B2 (en) | Bidirectional PNPN silicon-controlled rectifier | |
| CN104218077B (zh) | Esd晶体管 | |
| CN108520875A (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN108807376A (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN107731812A (zh) | 一种嵌套型多指双向可控硅静电防护器件 | |
| CN101840918A (zh) | 一种二极管触发的可控硅整流式静电释放保护电路结构 | |
| CN108807372A (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| TW201244060A (en) | Power management circuit and high voltage device therein | |
| CN110265391A (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN109411468A (zh) | 可控硅静电保护器件 | |
| CN108735732A (zh) | Ldmos静电保护器件 | |
| CN108878417A (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| CN108899313A (zh) | 静电保护器件 | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| CN109244068A (zh) | 一种ligbt型高压esd保护器件 | |
| CN104538395B (zh) | 一种功率vdmos器件二极管并联式esd防护机构 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN104465666B (zh) | Soi工艺的静电保护结构及其构成的静电保护电路 | |
| CN102693980A (zh) | 一种低触发电压的可控硅静电放电保护结构 | |
| CN102544068A (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN109065538A (zh) | 多指scr静电保护器件 | |
| CN109216343A (zh) | 具有静电释放保护结构的半导体装置及其版图结构 | |
| CN106206734B (zh) | 一种超结mos晶体管 | |
| CN108735733A (zh) | 可控硅静电保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221223 Address after: 201101 Room 301, Floor 3, Building 13, No. 1088, Zhongchun Road, Minhang District, Shanghai Patentee after: Shanghai Kunang Electronic Technology Co.,Ltd. Address before: 410082 Yuelu District Lushan South Road Lushan Gate, Changsha City, Hunan Province Patentee before: HUNAN University |