CN110690214A - 一种多叉指ldmos-scr静电防护器件 - Google Patents
一种多叉指ldmos-scr静电防护器件 Download PDFInfo
- Publication number
- CN110690214A CN110690214A CN201911095673.9A CN201911095673A CN110690214A CN 110690214 A CN110690214 A CN 110690214A CN 201911095673 A CN201911095673 A CN 201911095673A CN 110690214 A CN110690214 A CN 110690214A
- Authority
- CN
- China
- Prior art keywords
- region
- injection region
- injection
- well
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 288
- 239000007924 injection Substances 0.000 claims abstract description 288
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002513 implantation Methods 0.000 claims description 92
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 238000002955 isolation Methods 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000007943 implant Substances 0.000 claims description 29
- 230000001960 triggered effect Effects 0.000 claims description 7
- 206010044654 Trigger finger Diseases 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种多叉指LDMOS‑SCR静电防护器件，包括P型衬底；P型衬底中设有N型深阱；N型深阱内设有第一P阱、第一P阱和第二P阱之间的N型深阱、第二P阱、第二P阱和第三P阱之间的N型深阱、第三P阱、第三P+阱和第四P阱之间的N型深阱以及第四P阱；第一P阱内设有第一P+注入区和第一N+注入区；第二P阱内设有第四P+注入区、第三N+注入区、第五P+注入区、第四N+注入区和第六P+注入区；第三P阱内设有第九P+注入区和多个N+注入区Ⅱ，第四P阱内设有第九N+注入区和多个P+注入区Ⅴ，如此，相对于传统多叉指LDMOS‑SCR器件，本发明在增加器件指数的同时，提高多叉指LDMOS‑SCR的导通均匀性，进而提高多叉指LDMOS‑SCR的鲁棒性。
Description
技术领域
本发明涉及静电防护领域，尤其涉及一种多叉指LDMOS-SCR静电防护器件。
背景技术
静电放电(Electro Static Discharge,ESD)是指两种带不同电荷的物体相互靠近，两者之间的绝缘介质被电场击穿形成导电通路，使得电荷发生转移中和；或者带不同电荷的物体直接接触使电荷转移中和。在集成电路芯片的制造、运输、使用过程中，芯片的外部环境或者内部结构会积累一定值的电荷，所有过程都有可能在集成电路引脚(Pin)上产生静电放电现象。随着集成电路制造工艺的集成度越来越高，ESD对芯片以及电子产品造成的危害也越来越大，由此造成的经济损失也高达数百亿美元。因此，解决ESD对芯片造成的危害成为各国芯片工程师面临的重要难题之一。
如图1所示，图1是LDMOS-SCR器件的剖面图。LDMOS-SCR是在横向扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，LDMOS)的内部嵌入硅控整流器(Silicon Controlled Rectifier，SCR)的高压工艺ESD防护器件，对于传统的多叉指LDMOS-SCR器件而言，容易发生导通不均匀的现象。
发明内容
本发明提供了一种充分利用了多叉指LDMOS-SCR较强的静电泄放能力的多叉指LDMOS-SCR静电防护器件，增强器件的鲁棒性。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供的一种多叉指LDMOS-SCR静电防护器件，包括P型衬底；所述P型衬底中设有N型深阱；所述N型深阱内从左到右依次设有第一P阱、所述第一P阱和第二P阱之间的N型深阱、所述第二P阱、所述第二P阱和第三P阱之间的N型深阱、所述第三P阱、所述第三P+阱和第四P阱之间的N型深阱以及第四P阱；所述第一P阱内设有第一P+注入区和第一N+注入区；其中，所述第一P+注入区位于所述第一P阱左侧，所述第一N+注入区位于所述第一P阱右侧；所述第一P阱和所述第二P阱之间的N型深阱内设有第二N+注入区和多个P+注入区Ⅰ，其中所述P+注入区Ⅰ包括从左到右依次设有第二P+注入区和第三P+注入区，所述第二N+注入区位于所述第二P+注入区和所述第三P+注入区之间；所述第二P阱内设有多个P+注入区Ⅱ和多个N+注入区Ⅰ，其中所述P+注入区Ⅱ从左到右依次设置的是第四P+注入区、第五P+注入区和第六P+注入区，所述N+注入区Ⅰ从左到右依次设有第三N+注入区和第四N+注入区，所述第二P阱从左到右依次设有第四P+注入区、第三N+注入区、第五P+注入区、第四N+注入区和第六P+注入区；所述第二P阱和所述第三P阱之间的N型深阱内设有第五N+注入区和多个P+注入区Ⅲ，所述P+注入区Ⅲ从左到右依次设有第七P+注入区和第八P+注入区，所述第五N+注入区位于所述第七P+注入区和所述第八P+注入区之间；所述第三P阱内设有第九P+注入区和多个N+注入区Ⅱ，所述N+注入区Ⅱ从左到右依次设有第六N+注入区和第七N+注入区，所述第九P+注入区位于所述第六N+注入区和所述第七N+注入区之间；所述第三P+阱和所述第四P阱之间的N型深阱内设有第八N+注入区和多个P+注入区Ⅳ，所述P+注入区Ⅳ从左到右依次设有第十P+注入区和第十一P+注入区，所述第八N+注入区位于所述第十P+注入区和所述第十一P+注入区之间；所述第四P阱内设有第九N+注入区和多个P+注入区Ⅴ，所述P+注入区Ⅴ从左到右依次设有第十二P+注入区和第十三P+注入区，所述第九N+注入区位于所述第十二P+注入区和所述第十三P+注入区；所述第一P+注入区、所述第三N+注入区、所述第五P+注入区、所述第四N+注入区、所述第九P+注入区、所述第九N+注入区以及所述第十三P+注入区连接阴极；所述第二P+注入区、所述第二N+注入区、所述第三P+注入区、所述第七P+注入区、所述第五N+注入区、所述第八P+注入区、所述第十P+注入区、所述第八N+注入区以及所述第十一P+注入区连接阳极；所述第一N+注入区、所述第四P+注入区、所述第六P+注入区、所述第六N+注入区、所述第七N+注入区以及所述第十二P+注入区电极短接。
其中，所述第一N+注入区和所述第二P+注入区之间设有第一薄栅氧化层，所述第一薄栅氧化层上覆盖有第一多晶硅栅；所述第三P+注入区和所述第四P+注入区之间设有第二薄栅氧化层，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第四P+注入区和所述第三N+注入区之间设有第三薄栅氧化层，所述第三薄栅氧化层上覆盖有第三多晶硅栅；所述第四N+注入区和所述第六P+注入区之间设有第四薄栅氧化层，所述第四薄栅氧化层上覆盖有第四多晶硅栅；所述第六P+注入区和所述第七P+注入区之间设有第五薄栅氧化层，所述第五薄栅氧化层上覆盖有第五多晶硅栅；所述第八P+注入区和所述第六N+注入区之间设有第六薄栅氧化层，所述第六薄栅氧化层上覆盖有第六多晶硅栅；所述第七N+注入区和所述第十P+注入区之间设有第七薄栅氧化层，所述第七薄栅氧化层上覆盖有第七多晶硅栅；所述第十一P+注入区和所述第十二P+注入区之间设有第八薄栅氧化层，所述第八薄栅氧化层上覆盖有第八多晶硅栅；所述第十二P+注入区和所述第九N+注入区之间设有第九薄栅氧化层，所述第九薄栅氧化层上覆盖有第九多晶硅栅，所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅、所述第四多晶硅栅、所述第五多晶硅栅、所述第六多晶硅栅、所述第七多晶硅栅、所述第八多晶硅栅以及所述第九多晶硅栅连接阴极。
其中，所述第一P+注入区左侧和所述P型衬底右侧边缘之间设有第一场氧隔离区，所述第一N+注入区右侧和所述第二P+注入区左侧之间设有第二场氧隔离区，所述第三P+注入区右侧和所述第四P+注入区左侧之间设有第三场氧隔离区，所述第六P+注入区右侧和所述第七P+注入区左侧之间设有第四场氧隔离区，所述第八P+注入区右侧和所述第六N+注入区左侧之间设有第五场氧隔离区，所述第七N+注入区右侧和所述第十P+注入区左侧之间设有第六场氧隔离区，所述第十一P+注入区右侧和所述第十二P+注入区左侧之间设有第七场氧隔离区，所述第十三P+注入区右侧和所述P型衬底左侧边缘之间设有第八场氧隔离区。
其中，所述第一场氧隔离区的左部位于P型衬底的表面，第一场氧隔离区的右部位于第一P阱的表面；所述第八场氧隔离区的左部位于第四P阱的表面，第八场氧隔离区的右部位于P型衬底的表面。
其中，所述多叉指LDMOS-SCR静电防护器件的叉指名称从左到右依次是Mn1、Mn2、Mn3、Mn4、Mn5和Mn6，所述Mn1、所述Mn4和所述Mn5是触发指，所述Mn2、所述Mn3和所述Mn6是被触发指。
其中，所述Mn1与所述Mn2共用漏极，所述Mn3与所述Mn4共用漏极，所述Mn5与所述Mn6共用漏极。
其中，所述Mn2的触发电极是所述第四P+注入区，所述Mn3的触发电极是所述第六P+注入区，所述Mn6的触发电极是所述第十二P+注入区；所述Mn1、所述Mn4和所述Mn5的源极分别是第一N+注入区、第六N+注入区和第七N+注入区，所述触发电极与所述源极短接。
本发明实施例提供了一种多叉指LDMOS-SCR静电防护器件，包括P型衬底；所述P型衬底中设有N型深阱；所述N型深阱内从左到右依次设有第一P阱、所述第一P阱和第二P阱之间的N型深阱、所述第二P阱、所述第二P阱和第三P阱之间的N型深阱、所述第三P阱、所述第三P+阱和第四P阱之间的N型深阱以及第四P阱；所述第一P阱内设有第一P+注入区和第一N+注入区；其中，所述第一P+注入区位于所述第一P阱左侧，所述第一N+注入区位于所述第一P阱右侧；所述第一P阱和所述第二P阱之间的N型深阱内设有第二N+注入区和多个P+注入区Ⅰ，其中所述P+注入区Ⅰ包括从左到右依次设有第二P+注入区和第三P+注入区，所述第二N+注入区位于所述第二P+注入区和所述第三P+注入区之间；所述第二P阱内设有多个P+注入区Ⅱ和多个N+注入区Ⅰ，其中所述P+注入区Ⅱ从左到右依次设置的是第四P+注入区、第五P+注入区和第六P+注入区，所述N+注入区Ⅰ从左到右依次设有第三N+注入区和第四N+注入区，所述第二P阱从左到右依次设有第四P+注入区、第三N+注入区、第五P+注入区、第四N+注入区和第六P+注入区；所述第二P阱和所述第三P阱之间的N型深阱内设有第五N+注入区和多个P+注入区Ⅲ，所述P+注入区Ⅲ从左到右依次设有第七P+注入区和第八P+注入区，所述第五N+注入区位于所述第七P+注入区和所述第八P+注入区之间；所述第三P阱内设有第九P+注入区和多个N+注入区Ⅱ，所述N+注入区Ⅱ从左到右依次设有第六N+注入区和第七N+注入区，所述第九P+注入区位于所述第六N+注入区和所述第七N+注入区之间；所述第三P+阱和所述第四P阱之间的N型深阱内设有第八N+注入区和多个P+注入区Ⅳ，所述P+注入区Ⅳ从左到右依次设有第十P+注入区和第十一P+注入区，所述第八N+注入区位于所述第十P+注入区和所述第十一P+注入区之间；所述第四P阱内设有第九N+注入区和多个P+注入区Ⅴ，所述P+注入区Ⅴ从左到右依次设有第十二P+注入区和第十三P+注入区，所述第九N+注入区位于所述第十二P+注入区和所述第十三P+注入区；所述第一P+注入区、所述第三N+注入区、所述第五P+注入区、所述第四N+注入区、所述第九P+注入区、所述第九N+注入区以及所述第十三P+注入区连接阴极；所述第二P+注入区、所述第二N+注入区、所述第三P+注入区、所述第七P+注入区、所述第五N+注入区、所述第八P+注入区、所述第十P+注入区、所述第八N+注入区以及所述第十一P+注入区连接阳极；所述第一N+注入区、所述第四P+注入区、所述第六P+注入区、所述第六N+注入区、所述第七N+注入区以及所述第十二P+注入区电极短接；如此，相对于传统多叉指LDMOS-SCR器件，本发明在增加器件指数的同时，提高多叉指LDMOS-SCR的导通均匀性，进而提高多叉指LDMOS-SCR的鲁棒性。
附图说明
图1为目前已知的单指LDMOS-SCR静电防护器件的剖面图；
图2为目前已知的单指LDMOS-SCR静电防护器件的等效电路图；
图3为本发明一实施例提供的双指LDMOS-SCR静电防护器件的剖面图；
图4为本发明一实施例提供的双指LDMOS-SCR静电防护器件的等效电路图；
图5a为本发明另一实施例提供的多指LDMOS-SCR静电防护器件的剖面图；
图5b为本发明另一实施例提供的多指LDMOS-SCR静电防护器件的剖面图；
图6为本发明一实施例提供的多指LDMOS-SCR静电防护器件的等效电路图。
具体实施方式
以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
请参阅图3及图4，一种双指LDMOS-SCR静电防护器件的剖面图，改进后的单指LDMOS-SCR与传统单指LDMOS-SCR相连的剖面图如图3所示，改进后的单指LDMOS-SCR作为被触发指，传统单指LDMOS-SCR作为触发指。在传统单指LDMOS-SCR的栅极插入P+注入作为触发电极，触发电极通过薄栅氧化层以及多晶硅栅与源极隔开，触发电极与传统单指LDMOS-SCR的源极的电极短接。当ESD应力来临时，触发指将辅助被触发指开启，即充分利用了多叉指LDMOS-SCR较强的静电泄放能力，增强器件的鲁棒性，又改善了多叉指不均匀导通的问题。
进一步地，请参考图5a、图5b及图6，本发明提供了一种多叉指LDMOS-SCR静电防护器件，包括P型衬底100；所述P型衬底100上方为N型深阱200；所述N型深阱200从左到右依次设有第一P阱301，第二P阱302，第三P阱303，第四P阱304；所述第一P阱301内设有第一P+注入401和第一N+注入402；所述第一P阱301和第二P阱302之间的N型深阱200内设有第二N+注入区404和两个P+注入区Ⅰ(从左到右依次设置的是第二P+注入区403、第二N+注入区404和第三P+注入区405)；所述第二P阱302内设有三个P+注入区Ⅱ和两个N+注入区Ⅰ(从左到右依次设置的是第四P+注入区406、第三N+注入区407、第五P+注入区408、第四N+注入区409和第六P+注入区410)；所述第二P阱302和第三P阱303之间的N型深阱200内设有第五N+注入区412和两个P+注入区Ⅲ(从左到右依次设置的是第七P+注入区411、第五N+注入区412和第八P+注入区413)；所述第三P阱303内设有第九P+注入区415和两个N+注入区Ⅱ(从左到右依次设置的是第六N+注入区414、第九P+注入区415和第七N+注入区416)；所述第三P+阱303和第四P阱304之间的N型深阱200内设有第八N+注入区418和两个P+注入区Ⅳ(从左到右依次设置的是第十P+注入区417、第八N+注入区418和第十一P+注入区419)；所述第四P阱304内设有第九N+注入区421和两个P+注入区Ⅴ(从左到右依次设置的是第十二P+注入区420、第九N+注入区421和第十三P+注入区422)。所述第一P+注入区401、第三N+注入区407、第五P+注入区408、第四N+注入区409、第九P+注入区415、第九N+注入区421和第十三P+注入区422连接阴极；所述第二P+注入区403、第二N+注入区404、第三P+注入区405、第七P+注入区411、第五N+注入区412、第八P+注入区413、第十P+注入区417、第八N+注入区418和第十一P+注入区419连接阳极；所述第一N+注入区402、第四P+注入区406、第六P+注入区410、第六N+注入区414、第七N+注入区416和第十二P+注入区420电极短接。
所述第一N+注入区402和第二P+注入区403之间设有第一薄栅氧化层601，所述第一薄栅氧化层上601覆盖有第一多晶硅栅701；所述第三P+注入区405和第四P+注入区406之间设有第二薄栅氧化层602，所述第二薄栅氧化层602上覆盖有第二多晶硅栅702；所述第四P+注入区406和第三N+注入区407之间设有第三薄栅氧化层603，所述第三薄栅氧化层603上覆盖有第三多晶硅栅703；所述第四N+注入区409和第六P+注入区410之间设有第四薄栅氧化层604，所述第四薄栅氧化层604上覆盖有第四多晶硅栅704；所述第六P+注入区410和第七P+注入区411之间设有第五薄栅氧化层605，所述第五薄栅氧化层605上覆盖有第五多晶硅栅705；所述第八P+注入区413和第六N+注入区414之间设有第六薄栅氧化层606，所述第六薄栅氧化层606上覆盖有第六多晶硅栅706；所述第七N+注入区416和第十P+注入区417之间设有第七薄栅氧化层607，所述第七薄栅氧化层607上覆盖有第七多晶硅栅707；所述第十一P+注入区419和第十二P+注入区420之间设有第八薄栅氧化层608，所述第八薄栅氧化层608上覆盖有第八多晶硅栅708；所述第十二P+注入区420和第九N+注入区421之间设有第九薄栅氧化层609，所述第九薄栅氧化层609上覆盖有第九多晶硅栅709。所述第一多晶硅栅701、第二多晶硅栅702、第三多晶硅栅703、第四多晶硅栅704、第五多晶硅栅705、第六多晶硅栅706、第七多晶硅栅707、第八多晶硅栅708和第九多晶硅栅709连接阴极。
所述第一P+注入区401左侧和所述P型衬底100右侧边缘之间设有第一场氧隔离区501，所述第一N+注入区402右侧和所述第二P+注入区403左侧之间设有第二场氧隔离区502，所述第三P+注入区405右侧和所述第四P+注入区406左侧之间设有第三场氧隔离区503，所述第六P+注入区410右侧和所述第七P+注入区411左侧之间设有第四场氧隔离区504，所述第八P+注入区413右侧和所述第六N+注入区414左侧之间设有第五场氧隔离区505，所述第七N+注入区416右侧和所述第十P+注入区417左侧之间设有第六场氧隔离区506，所述第十一P+注入区419右侧和所述第十二P+注入区420左侧之间设有第七场氧隔离区507，所述第十三P+注入区422右侧和所述P型衬底200左侧边缘之间设有第八场氧隔离区508。
所述第一场氧隔离区501的左部位于P型衬底200的表面，第一场氧隔离区501的右部位于第一P阱301的表面；所述第八场氧隔离区508的左部位于第四P阱304的表面，第八场氧隔离区508的右部位于P型衬底200的表面。
再次参阅图5a、图5b，当高压ESD脉冲到达器件的阳极，器件的阴极接低电位时，电流通过所述触发指Mn1、Mn4和Mn5的漏极流向被触发指Mn2、Mn3和Mn6的触发电极，然后经由所述被触发指的PW电阻流到P+体电极和N+源极。如果所述触发指的P阱电阻上的压降足够大，那么寄生晶体管的b-e结将被正向偏置，随后寄生三极管开启泄放ESD电流。所述触发指Mn1、Mn4和Mn5可加速被触发指Mn2、Mn3和Mn6的开启速度，使多叉指LDMOS-SCR开启更均匀，同时器件具有较高的鲁棒性。
Claims (7)
1.一种多叉指LDMOS-SCR静电防护器件，其特征在于，包括P型衬底；
所述P型衬底中设有N型深阱；
所述N型深阱内从左到右依次设有第一P阱、所述第一P阱和第二P阱之间的N型深阱、所述第二P阱、所述第二P阱和第三P阱之间的N型深阱、所述第三P阱、所述第三P+阱和第四P阱之间的N型深阱以及第四P阱；
所述第一P阱内设有第一P+注入区和第一N+注入区；其中，所述第一P+注入区位于所述第一P阱左侧，所述第一N+注入区位于所述第一P阱右侧；
所述第一P阱和所述第二P阱之间的N型深阱内设有第二N+注入区和多个P+注入区Ⅰ，其中所述P+注入区Ⅰ包括从左到右依次设有第二P+注入区和第三P+注入区，所述第二N+注入区位于所述第二P+注入区和所述第三P+注入区之间；
所述第二P阱内设有多个P+注入区Ⅱ和多个N+注入区Ⅰ，其中所述P+注入区Ⅱ从左到右依次设置的是第四P+注入区、第五P+注入区和第六P+注入区，所述N+注入区Ⅰ从左到右依次设有第三N+注入区和第四N+注入区，所述第二P阱从左到右依次设有第四P+注入区、第三N+注入区、第五P+注入区、第四N+注入区和第六P+注入区；
所述第二P阱和所述第三P阱之间的N型深阱内设有第五N+注入区和多个P+注入区Ⅲ，所述P+注入区Ⅲ从左到右依次设有第七P+注入区和第八P+注入区，所述第五N+注入区位于所述第七P+注入区和所述第八P+注入区之间；
所述第三P阱内设有第九P+注入区和多个N+注入区Ⅱ，所述N+注入区Ⅱ从左到右依次设有第六N+注入区和第七N+注入区，所述第九P+注入区位于所述第六N+注入区和所述第七N+注入区之间；
所述第三P+阱和所述第四P阱之间的N型深阱内设有第八N+注入区和多个P+注入区Ⅳ，所述P+注入区Ⅳ从左到右依次设有第十P+注入区和第十一P+注入区，所述第八N+注入区位于所述第十P+注入区和所述第十一P+注入区之间；
所述第四P阱内设有第九N+注入区和多个P+注入区Ⅴ，所述P+注入区Ⅴ从左到右依次设有第十二P+注入区和第十三P+注入区，所述第九N+注入区位于所述第十二P+注入区和所述第十三P+注入区；
所述第一P+注入区、所述第三N+注入区、所述第五P+注入区、所述第四N+注入区、所述第九P+注入区、所述第九N+注入区以及所述第十三P+注入区连接阴极；所述第二P+注入区、所述第二N+注入区、所述第三P+注入区、所述第七P+注入区、所述第五N+注入区、所述第八P+注入区、所述第十P+注入区、所述第八N+注入区以及所述第十一P+注入区连接阳极；所述第一N+注入区、所述第四P+注入区、所述第六P+注入区、所述第六N+注入区、所述第七N+注入区以及所述第十二P+注入区电极短接。
2.根据权利要求1所述的多叉指LDMOS-SCR静电防护器件，其特征在于，所述第一N+注入区和所述第二P+注入区之间设有第一薄栅氧化层，所述第一薄栅氧化层上覆盖有第一多晶硅栅；所述第三P+注入区和所述第四P+注入区之间设有第二薄栅氧化层，所述第二薄栅氧化层上覆盖有第二多晶硅栅；所述第四P+注入区和所述第三N+注入区之间设有第三薄栅氧化层，所述第三薄栅氧化层上覆盖有第三多晶硅栅；所述第四N+注入区和所述第六P+注入区之间设有第四薄栅氧化层，所述第四薄栅氧化层上覆盖有第四多晶硅栅；所述第六P+注入区和所述第七P+注入区之间设有第五薄栅氧化层，所述第五薄栅氧化层上覆盖有第五多晶硅栅；所述第八P+注入区和所述第六N+注入区之间设有第六薄栅氧化层，所述第六薄栅氧化层上覆盖有第六多晶硅栅；所述第七N+注入区和所述第十P+注入区之间设有第七薄栅氧化层，所述第七薄栅氧化层上覆盖有第七多晶硅栅；所述第十一P+注入区和所述第十二P+注入区之间设有第八薄栅氧化层，所述第八薄栅氧化层上覆盖有第八多晶硅栅；所述第十二P+注入区和所述第九N+注入区之间设有第九薄栅氧化层，所述第九薄栅氧化层上覆盖有第九多晶硅栅，所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅、所述第四多晶硅栅、所述第五多晶硅栅、所述第六多晶硅栅、所述第七多晶硅栅、所述第八多晶硅栅以及所述第九多晶硅栅连接阴极。
3.根据权利要求1所述的多叉指LDMOS-SCR静电防护器件，其特征在于，所述第一P+注入区左侧和所述P型衬底右侧边缘之间设有第一场氧隔离区，所述第一N+注入区右侧和所述第二P+注入区左侧之间设有第二场氧隔离区，所述第三P+注入区右侧和所述第四P+注入区左侧之间设有第三场氧隔离区，所述第六P+注入区右侧和所述第七P+注入区左侧之间设有第四场氧隔离区，所述第八P+注入区右侧和所述第六N+注入区左侧之间设有第五场氧隔离区，所述第七N+注入区右侧和所述第十P+注入区左侧之间设有第六场氧隔离区，所述第十一P+注入区右侧和所述第十二P+注入区左侧之间设有第七场氧隔离区，所述第十三P+注入区右侧和所述P型衬底左侧边缘之间设有第八场氧隔离区。
4.根据权利要求3所述的多叉指LDMOS-SCR静电防护器件，其特征在于，所述第一场氧隔离区的左部位于P型衬底的表面，第一场氧隔离区的右部位于第一P阱的表面；所述第八场氧隔离区的左部位于第四P阱的表面，第八场氧隔离区的右部位于P型衬底的表面。
5.根据权利要求1所述的多叉指LDMOS-SCR静电防护器件，其特征在于，
所述多叉指LDMOS-SCR静电防护器件的叉指名称从左到右依次是Mn1、Mn2、Mn3、Mn4、Mn5和Mn6，所述Mn1、所述Mn4和所述Mn5是触发指，所述Mn2、所述Mn3和所述Mn6是被触发指。
6.根据权利要求5所述的多叉指LDMOS-SCR静电防护器件，其特征在于，
所述Mn1与所述Mn2共用漏极，所述Mn3与所述Mn4共用漏极，所述Mn5与所述Mn6共用漏极。
7.根据权利要求5所述的多叉指LDMOS-SCR静电防护器件，其特征在于，
所述Mn2的触发电极是所述第四P+注入区，所述Mn3的触发电极是所述第六P+注入区，所述Mn6的触发电极是所述第十二P+注入区；所述Mn1、所述Mn4和所述Mn5的源极分别是第一N+注入区、第六N+注入区和第七N+注入区，所述触发电极与所述源极短接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911095673.9A CN110690214B (zh) | 2019-11-11 | 2019-11-11 | 一种多叉指ldmos-scr静电防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911095673.9A CN110690214B (zh) | 2019-11-11 | 2019-11-11 | 一种多叉指ldmos-scr静电防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110690214A true CN110690214A (zh) | 2020-01-14 |
| CN110690214B CN110690214B (zh) | 2024-08-02 |
Family
ID=69116129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911095673.9A Active CN110690214B (zh) | 2019-11-11 | 2019-11-11 | 一种多叉指ldmos-scr静电防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110690214B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341844A (zh) * | 2020-03-18 | 2020-06-26 | 湘潭大学 | 窄设计窗口的对称双向可控硅静电防护器件及其制作方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020109190A1 (en) * | 2001-02-09 | 2002-08-15 | United Microelectronics Corp. | Method for forming a lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| CN103151351A (zh) * | 2013-03-29 | 2013-06-12 | 西安电子科技大学 | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 |
| CN105390491A (zh) * | 2015-12-17 | 2016-03-09 | 江南大学 | 一种具有源端内嵌叉指nmos的ldmos-scr器件 |
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| CN107731812A (zh) * | 2017-09-30 | 2018-02-23 | 湘潭大学 | 一种嵌套型多指双向可控硅静电防护器件 |
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
| CN108336085A (zh) * | 2018-03-21 | 2018-07-27 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
| CN108630680A (zh) * | 2018-07-11 | 2018-10-09 | 湘潭大学 | 一种基于scr的叉指嵌套混合结构静电释放器件 |
| CN108807371A (zh) * | 2018-06-07 | 2018-11-13 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
| CN108899315A (zh) * | 2018-06-25 | 2018-11-27 | 湖南大学 | 多叉指静电保护器件 |
| US20190006344A1 (en) * | 2016-03-11 | 2019-01-03 | Jiangnan University | An Embedded High Voltage LDMOS-SCR Device with a Strong Voltage Clamp and ESD Robustness |
| CN210489616U (zh) * | 2019-11-11 | 2020-05-08 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
-
2019
- 2019-11-11 CN CN201911095673.9A patent/CN110690214B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020109190A1 (en) * | 2001-02-09 | 2002-08-15 | United Microelectronics Corp. | Method for forming a lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| US20020163009A1 (en) * | 2001-02-09 | 2002-11-07 | United Microelectronics Corp. | Method for forming a lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| CN103151351A (zh) * | 2013-03-29 | 2013-06-12 | 西安电子科技大学 | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 |
| CN105390491A (zh) * | 2015-12-17 | 2016-03-09 | 江南大学 | 一种具有源端内嵌叉指nmos的ldmos-scr器件 |
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| US20190006344A1 (en) * | 2016-03-11 | 2019-01-03 | Jiangnan University | An Embedded High Voltage LDMOS-SCR Device with a Strong Voltage Clamp and ESD Robustness |
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
| CN109478562A (zh) * | 2016-11-17 | 2019-03-15 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
| CN107731812A (zh) * | 2017-09-30 | 2018-02-23 | 湘潭大学 | 一种嵌套型多指双向可控硅静电防护器件 |
| CN108336085A (zh) * | 2018-03-21 | 2018-07-27 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
| CN108807371A (zh) * | 2018-06-07 | 2018-11-13 | 湘潭大学 | 一种高防护等级双向可控硅静电防护器件及其制作方法 |
| CN108899315A (zh) * | 2018-06-25 | 2018-11-27 | 湖南大学 | 多叉指静电保护器件 |
| CN108630680A (zh) * | 2018-07-11 | 2018-10-09 | 湘潭大学 | 一种基于scr的叉指嵌套混合结构静电释放器件 |
| CN210489616U (zh) * | 2019-11-11 | 2020-05-08 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
Non-Patent Citations (1)
| Title |
|---|
| 张峰;刘畅;黄鲁;吴宗国;: "基于双向可控硅的强鲁棒性静电防护器件", 浙江大学学报(工学版), no. 08, 15 August 2017 (2017-08-15) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111341844A (zh) * | 2020-03-18 | 2020-06-26 | 湘潭大学 | 窄设计窗口的对称双向可控硅静电防护器件及其制作方法 |
| CN111341844B (zh) * | 2020-03-18 | 2023-04-11 | 湘潭大学 | 窄设计窗口的对称双向可控硅静电防护器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110690214B (zh) | 2024-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704271B2 (en) | Bidirectional electrostatic discharge (ESD) protection | |
| US7786507B2 (en) | Symmetrical bi-directional semiconductor ESD protection device | |
| US7786504B2 (en) | Bidirectional PNPN silicon-controlled rectifier | |
| US7915638B2 (en) | Symmetric bidirectional silicon-controlled rectifier | |
| US8878283B2 (en) | Quasi-vertical gated NPN-PNP ESD protection device | |
| CN103681867B (zh) | 具有场电极的晶体管器件 | |
| US4247860A (en) | MIS Field effect transistor for high source-drain voltages | |
| US6624487B1 (en) | Drain-extended MOS ESD protection structure | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| US7838924B2 (en) | MOS device with substrate potential elevation | |
| CN103258814A (zh) | 一种集成电路芯片esd防护用ldmos scr器件 | |
| CN111524884B (zh) | 一种用于高压esd保护的改进型ldmos-scr器件 | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN110265391B (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| US10763336B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN104183596B (zh) | 静电放电保护结构 | |
| US7619280B2 (en) | Current sense trench type MOSFET with improved accuracy and ESD withstand capability | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| CN210489616U (zh) | 一种多叉指ldmos-scr静电防护器件 | |
| CN110690214B (zh) | 一种多叉指ldmos-scr静电防护器件 | |
| CN107346786B (zh) | Ggnmos晶体管、多指ggnmos器件及电路 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| CN108493186B (zh) | 一种pmos触发并箝拉内部电压的scr型esd防护器件 | |
| CN107910325B (zh) | 一种外部pmos触发scr-ldmos结构的esd防护器件 | |
| US6664599B1 (en) | ESD protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |