CN105390491A - 一种具有源端内嵌叉指nmos的ldmos-scr器件 - Google Patents
一种具有源端内嵌叉指nmos的ldmos-scr器件 Download PDFInfo
- Publication number
- CN105390491A CN105390491A CN201510951868.4A CN201510951868A CN105390491A CN 105390491 A CN105390491 A CN 105390491A CN 201510951868 A CN201510951868 A CN 201510951868A CN 105390491 A CN105390491 A CN 105390491A
- Authority
- CN
- China
- Prior art keywords
- injection region
- metal
- trap
- gate oxide
- isolated area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 154
- 239000007924 injection Substances 0.000 claims abstract description 154
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 50
- 230000003071 parasitic effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000001808 coupling effect Effects 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 67
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 51
- 229910052760 oxygen Inorganic materials 0.000 claims description 51
- 239000001301 oxygen Substances 0.000 claims description 51
- 238000012423 maintenance Methods 0.000 claims description 12
- 150000002739 metals Chemical class 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 230000003014 reinforcing effect Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ITVQAKZNYJEWKS-UHFFFAOYSA-N Profluralin Chemical compound [O-][N+](=O)C=1C=C(C(F)(F)F)C=C([N+]([O-])=O)C=1N(CCC)CC1CC1 ITVQAKZNYJEWKS-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003902 lesion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，可用于提高片上IC的ESD保护可靠性。主要由P衬底、P外延、P阱、N阱、第一N+注入区、第二N+注入区、第一P+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、若干多晶硅栅、若干薄栅氧化层和若干场氧隔离区构成。该器件一方面由第二P+注入区、第三多晶硅栅、第五N+注入区、N阱、P阱、第一P+注入区、第一N+注入区形成寄生的LDMOS-SCR电流路径，可增强器件的ESD鲁棒性；另一方面由第一N+注入区、第一多晶硅栅、第一薄栅氧化层、第二N+注入区、第一P+注入区、第三N+注入区、第二多晶硅栅、第二薄栅氧化层和第四N+注入区构成的叉指NMOS和寄生电阻，可形成阻容耦合效应，提高维持电压。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种ESD保护器件，具体涉及一种具有源端内嵌叉指NMOS的LDMOS-SCR的ESD保护器件，可用于提高片上IC的ESD保护的可靠性。
背景技术
ESD(electrostaticdischarge)是影响当今IC可靠性的重要因素之一。ESD对IC造成的电路功能紊乱或栅氧击穿损坏已引起业内人员的广泛关注。ESD在IC中造成的损坏现象主要表现在以下几个方面：在半导体器件中因ESD造成介质击穿，导致氧化物薄膜发生破裂；在IC中因EOS(electricaloverstress)或ESD引起内部电路局部过热，导致金属导线熔化；在ESD防护器件中，因寄生的PNPN结构电压钳制能力低，导致IC产生闩锁效应；或者因ESD使IC内部的器件结构存在隐性缺陷，IC虽不立即失效但会引起断续的故障以及长期可靠性问题，所以这种损伤非常微弱，不易发现，有潜在损伤的风险。IC工业因ESD导致的国民经济损失是一个非常严重的问题。
近年来，因为LDMOS器件具有结构简单、耐高压、工艺成本低等特点，常用作高压ESD保护器件。然而，实践证明，LDMOS器件的ESD保护性能较差，ESD鲁棒性较弱，达不到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。SCR因具有较高的ESD电流鲁棒性被认为是ESD保护效率较高的器件之一，但是其维持电压相对较低，难以满足被保护IC对ESD保护器件的诸多要求。与传统的LDMOS器件相比，LDMOS-SCR器件在ESD应力作用下，因具有内部寄生的SCR结构，具有很高的电流泄放能力，但维持电压较低，开启速度较慢。本发明提供了一种具有源端内嵌叉指NMOS的LDMOS-SCR器件的ESD防护技术方案，该器件可在SCR路径开启之前，通过增强器件源端的电容耦合效应，一方面提高器件的触发电流，降低器件的触发电压，提高器件的开启速度，增强器件的ESD鲁棒性；另一方面，可在源端内嵌叉指NMOS延长器件的电流导通路径，增大LDMOS-SCR的导通电阻，提高器件维持电压的前提下，因内嵌叉指NMOS的阻容耦合效应，提高了器件内部电流导通均性性，避免削弱器件的ESD鲁棒性。
发明内容
针对现有SCR结构的ESD保护器件普遍存在维持电压过低、抗闩锁能力不足等问题，本发明实例设计了一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，既充分利用了SCR器件强鲁棒性的特点，又利用了器件源端增加的N+注入区、多晶硅栅和薄栅氧化层形成的阻容耦合效应，以提高ESD防护设计方案的维持电压、增强器件的ESD鲁棒性。该设计器件在ESD脉冲作用下，可通过综合权衡及合理控制NMOS的沟道长度及相关版图参数，可得到低触发电压、高维持电压、强ESD鲁棒性的可适用于IC电路的ESD保护器件。
本发明通过以下技术方案实现：
一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，其包括LDMOS-SCR结构的ESD电流泄放路径和源端内嵌叉指NMOS的阻容耦合电流泄放路径，以提高器件的电流导通均匀性和开启速度，增强器件的ESD鲁棒性，提高维持电压，其特征在于：主要由P衬底、P外延、P阱、N阱、第一N+注入区、第二N+注入区、第一P+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一薄栅氧化层、第二薄栅氧化层和第三薄栅氧化层构成；
所述P外延在所述P衬底的表面区域；
在所述P外延的表面区域从左到右依次设有所述P阱和所述N阱，所述P阱的左侧边缘与所述P外延的左侧边缘相连，所述P阱的右侧与所述N阱的左侧相连，所述N阱的右侧与所述P外延的右侧边缘相连；
在所述P阱的表面区域从左到右依次设有所述第一场氧隔离区、所述第一N+注入区、所述第一多晶硅栅、所述第一薄栅氧化层、所述第二N+注入区、所述第一P+注入区、所述第三N+注入区、所述第二多晶硅栅、所述第二薄栅氧化层和所述第四N+注入区，所述第一多晶硅栅在所述第一薄栅氧化层的上方，所述第二多晶硅栅在所述第二薄栅氧化层的上方；
所述第一场氧隔离区的左侧与所述P阱的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一N+注入区的左侧相连，所述第一N+注入区的右侧与所述第一薄栅氧化层的左侧相连，所述第一薄栅氧化层的右侧与所述第二N+注入区的左侧相连，所述第二N+注入区的右侧与所述第一P+注入区的左侧相连，所述第一P+注入区的右侧与所述第三N+注入区的左侧相连，所述第三N+注入区的右侧与所述第二薄栅氧化层的左侧相连，所述第二薄栅氧化层的右侧与所述第四N+注入区的左侧相连；
在所述N阱的表面区域从左到右依次设有所述第三场氧隔离区、所述第二P+注入区、所述第二场氧隔离区、所述第五N+注入区和所述第四场氧隔离区；
所述第三多晶硅栅在所述第三薄栅氧化层的上方，所述第三薄栅氧化层横跨在所述P阱和所述N阱的表面部分区域，所述第三薄栅氧化层的左侧与所述第四N+注入区的右侧相连，所述第三薄栅氧化层的右侧与所述第三场氧隔离区的左侧相连；
所述第三场氧隔离区的右侧与所述第二P+注入区的左侧相连，所述第二P+注入区的右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述第五N+注入区的左侧相连，所述第五N+注入区的右侧与所述第四场氧隔离区的左侧相连，所述第四场氧隔离区的右侧与所述N阱的右侧边缘相连；
所述第一N+注入区与第一金属1相连，所述第一多晶硅栅与第二金属1相连，所述第二N+注入区与第三金属1相连，所述第一P+注入区与第四金属1相连，所述第三N+注入区与第五金属1相连，所述第二多晶硅栅与第六金属1相连，所述第三多晶硅栅与第七金属1相连，所述第二P+注入区与第八金属1相连，所述第五N+注入区与第九金属1相连，所述第二金属1、所述第三金属1、所述第四金属1、所述第五金属1、所述第六金属1和所述第七金属1均与第二金属2相连；
所述第一金属1与第一金属2相连，用作器件的阴极端；
所述第八金属1和所述第九金属1均与第三金属2相连，用作器件的阳极端。
本发明的有益技术效果为：
(1)在本发明实例器件中，设计了由所述第二P+注入区、所述第五N+注入区、所述第三场氧隔离区、所述第三多晶硅栅、所述第三薄栅氧化层、所述第四N+注入区、所述第一P+注入区、所述第一N+注入区、所述N阱和所述P阱构成的一条LDMOS-SCR的ESD电流泄放路径，以提高器件的ESD鲁棒性。
(2)本发明实例器件中，设计了由所述第一N+注入区、所述第二N+注入区、所述第一多晶硅栅、所述第一薄栅氧化层、所述第一P+注入区、所述第三N+注入区、所述第四N+注入区、所述第二多晶硅栅、所述第二薄栅氧化层构成的内嵌叉指NMOS和衬底寄生电阻Rp的阻容耦合电路，以增强器件源端的电容耦合效应，降低LDMOS-SCR器件内部ESD电流泄放路径中的电流密度，提高维持电压。
(3)本发明实例器件内部可形成两条ESD电流路径，当ESD脉冲较小时，电流主要通过路径1；当ESD脉冲增大到一定值时，电流主要通过路径2，随着ESD脉冲不断增大，所述衬底寄生电阻Rp上的电压继续增大，可增强所述阻容耦合效应，提高表面电流导通均匀性，增大器件的ESD电流泄放能力，提高器件的ESD鲁棒性。
附图说明
图1是本发明实例器件的结构剖面图；
图2是本发明实例器件用于ESD保护的金属连接图；
图3是本发明实例器件在ESD脉冲作用下的内部电路等效图；
图4是本发明实例器件在ESD脉冲作用下的电流泄放路径图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，既利用了LDMOS耐高压的特性，又利用了SCR强ESD电流鲁棒性特点，通过在LDMOS-SCR器件的源端设计内嵌叉指NMOS结构，借助源端衬底寄生电阻，形成阻容耦合效应，以提高器件的电流导通均匀性和开启速度，增强器件的ESD鲁棒性，同时也可以增大器件的维持电压。
如图1所示的本发明实例器件内部结构的剖面图，其主要特征在于：主要由P衬底101、P外延102、P阱103、N阱104、第一N+注入区106、第二N+注入区107、第一P+注入区108、第三N+注入区109、第四N+注入区110、第二P+注入区111、第五N+注入区113、第一场氧隔离区105、第二场氧隔离区112、第三场氧隔离区121、第四场氧隔离区114、第一多晶硅栅116、第二多晶硅栅118、第三多晶硅栅120、第一薄栅氧化层115、第二薄栅氧化层117和第三薄栅氧化层119构成；
所述P外延102在所述P衬底101的表面区域；
在所述P外延102的表面区域从左到右依次设有所述P阱103和所述N阱104，所述P阱103的左侧边缘与所述P外延102的左侧边缘相连，所述P阱103的右侧与所述N阱104的左侧相连，所述N阱104的右侧与所述P外延102的右侧边缘相连；
在所述P阱103的表面区域从左到右依次设有所述第一场氧隔离区105、所述第一N+注入区106、所述第一多晶硅栅116、所述第一薄栅氧化层115、所述第二N+注入区107、所述第一P+注入区108、所述第三N+注入区109、所述第二多晶硅栅118、所述第二薄栅氧化层117和所述第四N+注入区110，所述第一多晶硅栅116在所述第一薄栅氧化层115的上方，所述第二多晶硅栅118在所述第二薄栅氧化层117的上方；
所述第一场氧隔离区105的左侧与所述P阱103的左侧边缘相连，所述第一场氧隔离区105的右侧与所述第一N+注入区106的左侧相连，所述第一N+注入区106的右侧与所述第一薄栅氧化层115的左侧相连，所述第一薄栅氧化层115的右侧与所述第二N+注入区107的左侧相连，所述第二N+注入区107的右侧与所述第一P+注入区108的左侧相连，所述第一P+注入区108的右侧与所述第三N+注入区109的左侧相连，所述第三N+注入区109的右侧与所述第二薄栅氧化层117的左侧相连，所述第二薄栅氧化层117的右侧与所述第四N+注入区110的左侧相连；
在所述N阱104的表面区域从左到右依次设有所述第三场氧隔离区121、所述第二P+注入区111、所述第二场氧隔离区112、所述第五N+注入区113和所述第四场氧隔离区114；
所述第三多晶硅栅120在所述第三薄栅氧化层119的上方，所述第三薄栅氧化层119横跨在所述P阱103和所述N阱104的表面部分区域，所述第三薄栅氧化层119的左侧与所述第四N+注入区110的右侧相连，所述第三薄栅氧化层119的右侧与所述第三场氧隔离区121的左侧相连；
所述第三场氧隔离区121的右侧与所述第二P+注入区111的左侧相连，所述第二P+注入区111的右侧与所述第二场氧隔离区112的左侧相连，所述第二场氧隔离区112的右侧与所述第五N+注入区113的左侧相连，所述第五N+注入区113的右侧与所述第四场氧隔离区114的左侧相连，所述第四场氧隔离区114的右侧与所述N阱104的右侧边缘相连；
如图2所示，所述第一N+注入区106与第一金属1122相连，所述第一多晶硅栅116与第二金属1123相连，所述第二N+注入区107与第三金属1124相连，所述第一P+注入区108与第四金属1125相连，所述第三N+注入区109与第五金属1126相连，所述第二多晶硅栅118与第六金属1127相连，所述第三多晶硅栅120与第七金属1128相连，所述第二P+注入区111与第八金属1129相连，所述第五N+注入区113与第九金属1130相连，所述第二金属1123、所述第三金属1124、所述第四金属1125、所述第五金属1126、所述第六金属1127和所述第七金属1128均与第二金属2132相连；
所述第一金属1122与第一金属2131相连，用作器件的阴极端；
所述第八金属1129和所述第九金属1130均与第三金属2133相连，用作器件的阳极端。
如图3所示，当ESD脉冲作用于本发明实例器件，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位时，ESD脉冲在纳秒级时间内快速上升，由所述P阱103寄生电阻Rp和由所述第三N+注入区109、所述第二多晶硅栅118、所述第二薄栅氧化层117、所述第四N+注入区110构成的NMOSM2管形成阻容耦合效应，在所述第二多晶硅栅118与所述第三N+注入区109之间存在寄生电容Cgs，在所述第二多晶硅栅118与所述第四N+注入区110之间存在寄生电容Cgd，在所述第二多晶硅栅118与所述P阱103之间存在寄生电容Cox，所述N阱104与所述P阱103之间的反偏PN结可等效为寄生电容CD，其中所述寄生电容Cox与所述寄生电容Cgs并联之后可得到等效电容C1，所述等效电容C1与所述寄生电容Cgd串联，可得到等效电容C2，所述等效电容C2再与所述寄生电容CD并联，最后可得到一个总的等效电容Ceq，因为所述第二多晶硅栅118与所述P阱103相连，所以可以把所述等效电容Ceq和所述寄生电阻Rp看作是一个阻容耦合电路，可降低器件的触发电压，提高导通速度，增强电流的导通均匀性。随着ESD脉冲的不断增大，所述寄生电阻Rp上的压降不断升高，导致由所述第一N+注入区106、所述第一多晶硅栅116、所述第一薄栅氧化层115、所述第二N+注入区107构成的NMOS即M1管的栅压不断增大，从而使所述P阱103中的少数载流子电子不断地向所述第一薄栅氧化层115的下方沟道区域聚集，形成导电沟道，同时又可降低LDMOS-SCR电流泄放路径中的电流密度，增大导通电阻，提高维持电压，可避免器件进入闩锁状态。
如图4所示，所述第二P+注入区111、所述N阱104、所述P阱103、所述第一N+注入区106构成PNPN结构，所述第二P+注入区111与所述第五N+注入区113，相连共同接在所述金属阳极，所述第一N+注入区106连接在所述金属阴极，当ESD脉冲作用于本发明实例器件，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位时，本发明实例器件内部可形成两条ESD电流路径，当ESD脉冲较小时，电流主要通过路径1，漂移电流流经所述第五N+注入区113、电阻Rn、由所述N阱104与所述P阱103形成的空间耗尽区、所述寄生电阻Rp，最后经过所述第一N+注入区106到达地；当ESD脉冲增大到一定值时，电流主要通过路径2，导通电流从所述第二P+注入区111流入，经过所述空间耗尽区，所述寄生电阻Rp，从所述第一N+注入区106流出，此时，所述寄生电阻Rp上的电压继续增大，可增强所述阻容耦合效应，提高表面电流导通均匀性，增大器件的ESD电流泄放能力，提高器件的ESD鲁棒性。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (3)
1.一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，其包括LDMOS-SCR结构的ESD电流泄放路径和源端内嵌叉指NMOS的阻容耦合电流泄放路径，以提高器件的电流导通均匀性和开启速度，增强器件的ESD鲁棒性，提高维持电压，其特征在于：主要由P衬底(101)、P外延(102)、P阱(103)、N阱(104)、第一N+注入区(106)、第二N+注入区(107)、第一P+注入区(108)、第三N+注入区(109)、第四N+注入区(110)、第二P+注入区(111)、第五N+注入区(113)、第一场氧隔离区(105)、第二场氧隔离区(112)、第三场氧隔离区(121)、第四场氧隔离区(114)、第一多晶硅栅(116)、第二多晶硅栅(118)、第三多晶硅栅(120)、第一薄栅氧化层(115)、第二薄栅氧化层(117)和第三薄栅氧化层(119)构成；
所述P外延(102)在所述P衬底(101)的表面区域；
在所述P外延(102)的表面区域从左到右依次设有所述P阱(103)和所述N阱(104)，所述P阱(103)的左侧边缘与所述P外延(102)的左侧边缘相连，所述P阱(103)的右侧与所述N阱(104)的左侧相连，所述N阱(104)的右侧与所述P外延(102)的右侧边缘相连；
在所述P阱(103)的表面区域从左到右依次设有所述第一场氧隔离区(105)、所述第一N+注入区(106)、所述第一多晶硅栅(116)、所述第一薄栅氧化层(115)、所述第二N+注入区(107)、所述第一P+注入区(108)、所述第三N+注入区(109)、所述第二多晶硅栅(118)、所述第二薄栅氧化层(117)和所述第四N+注入区(110)，所述第一多晶硅栅(116)在所述第一薄栅氧化层(115)的上方，所述第二多晶硅栅(118)在所述第二薄栅氧化层(117)的上方；
所述第一场氧隔离区(105)的左侧与所述P阱(103)的左侧边缘相连，所述第一场氧隔离区(105)的右侧与所述第一N+注入区(106)的左侧相连，所述第一N+注入区(106)的右侧与所述第一薄栅氧化层(115)的左侧相连，所述第一薄栅氧化层(115)的右侧与所述第二N+注入区(107)的左侧相连，所述第二N+注入区(107)的右侧与所述第一P+注入区(108)的左侧相连，所述第一P+注入区(108)的右侧与所述第三N+注入区(109)的左侧相连，所述第三N+注入区(109)的右侧与所述第二薄栅氧化层(117)的左侧相连，所述第二薄栅氧化层(117)的右侧与所述第四N+注入区(110)的左侧相连；
在所述N阱(104)的表面区域从左到右依次设有所述第三场氧隔离区(121)、所述第二P+注入区(111)、所述第二场氧隔离区(112)、所述第五N+注入区(113)和所述第四场氧隔离区(114)；
所述第三多晶硅栅(120)在所述第三薄栅氧化层(119)的上方，所述第三薄栅氧化层(119)横跨在所述P阱(103)和所述N阱(104)的表面部分区域，所述第三薄栅氧化层(119)的左侧与所述第四N+注入区(110)的右侧相连，所述第三薄栅氧化层(119)的右侧与所述第三场氧隔离区(121)的左侧相连；
所述第三场氧隔离区(121)的右侧与所述第二P+注入区(111)的左侧相连，所述第二P+注入区(111)的右侧与所述第二场氧隔离区(112)的左侧相连，所述第二场氧隔离区(112)的右侧与所述第五N+注入区(113)的左侧相连，所述第五N+注入区(113)的右侧与所述第四场氧隔离区(114)的左侧相连，所述第四场氧隔离区(114)的右侧与所述N阱(104)的右侧边缘相连；
所述第一N+注入区(106)与第一金属1(122)相连，所述第一多晶硅栅(116)与第二金属1(123)相连，所述第二N+注入区(107)与第三金属1(124)相连，所述第一P+注入区(108)与第四金属1(125)相连，所述第三N+注入区(109)与第五金属1(126)相连，所述第二多晶硅栅(118)与第六金属1(127)相连，所述第三多晶硅栅(120)与第七金属1(128)相连，所述第二P+注入区(111)与第八金属1(129)相连，所述第五N+注入区(113)与第九金属1(130)相连，所述第二金属1(123)、所述第三金属1(124)、所述第四金属1(125)、所述第五金属1(126)、所述第六金属1(127)和所述第七金属1(128)均与第二金属2(132)相连；
所述第一金属1(122)与第一金属2(131)相连，用作器件的阴极端；
所述第八金属1(129)和所述第九金属1(130)均与第三金属2(133)相连，用作器件的阳极端。
2.如权利要求1所述的一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，其特征在于：由所述第二P+注入区(111)、所述第五N+注入区(113)、所述第三场氧隔离区(121)、所述第三多晶硅栅(120)、所述第三薄栅氧化层(119)、所述第四N+注入区(110)、所述第一P+注入区(108)、所述第一N+注入区(106)、所述N阱(104)和所述P阱(103)构成一条LDMOS-SCR的ESD电流泄放路径，以提高器件的ESD鲁棒性。
3.如权利要求1所述的一种具有源端内嵌叉指NMOS的LDMOS-SCR器件，其特征在于：由所述第一N+注入区(106)、所述第二N+注入区(107)、所述第一多晶硅栅(116)、所述第一薄栅氧化层(115)、所述第一P+注入区(108)、所述第三N+注入区(109)、所述第四N+注入区(110)、所述第二多晶硅栅(118)、所述第二薄栅氧化层(117)构成内嵌叉指NMOS和衬底寄生电阻Rp的阻容耦合电路，以增强器件源端的电容耦合效应，降低LDMOS-SCR器件内部ESD电流泄放路径中的电流密度，提高维持电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510951868.4A CN105390491B (zh) | 2015-12-17 | 2015-12-17 | 一种具有源端内嵌叉指nmos的ldmos‑scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510951868.4A CN105390491B (zh) | 2015-12-17 | 2015-12-17 | 一种具有源端内嵌叉指nmos的ldmos‑scr器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105390491A true CN105390491A (zh) | 2016-03-09 |
| CN105390491B CN105390491B (zh) | 2018-01-02 |
Family
ID=55422598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510951868.4A Active CN105390491B (zh) | 2015-12-17 | 2015-12-17 | 一种具有源端内嵌叉指nmos的ldmos‑scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105390491B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876389A (zh) * | 2017-04-28 | 2017-06-20 | 江南大学 | 一种具有阻容二极管辅助触发scr结构的esd防护器件 |
| WO2017152414A1 (zh) * | 2016-03-11 | 2017-09-14 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
| CN107680965A (zh) * | 2017-11-10 | 2018-02-09 | 江南大学 | 一种基于scr结构的双mos辅助触发的esd保护器件 |
| CN108346653A (zh) * | 2017-01-25 | 2018-07-31 | 通嘉科技股份有限公司 | 可耐受静电放电事件的高压半导体元件 |
| CN108364945A (zh) * | 2018-01-19 | 2018-08-03 | 湖南师范大学 | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 |
| CN108630747A (zh) * | 2018-05-18 | 2018-10-09 | 湖南大学 | Ldmos-scr器件 |
| CN109326649A (zh) * | 2017-12-25 | 2019-02-12 | 新唐科技股份有限公司 | 横向扩散金属氧化物半导体场效应晶体管 |
| CN110690214A (zh) * | 2019-11-11 | 2020-01-14 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
| CN112909094A (zh) * | 2021-01-21 | 2021-06-04 | 杰华特微电子（杭州）有限公司 | 半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100109043A1 (en) * | 2008-11-04 | 2010-05-06 | Macronix International Co., Ltd. | Methods and structures for electrostatic discharge protection |
| CN101834181A (zh) * | 2010-03-23 | 2010-09-15 | 浙江大学 | 一种nmos管辅助触发的可控硅电路 |
| CN103681660A (zh) * | 2013-12-13 | 2014-03-26 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| US20150228771A1 (en) * | 2014-02-11 | 2015-08-13 | United Microelectronics Corp. | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise |
| CN205211752U (zh) * | 2015-12-17 | 2016-05-04 | 江南大学 | 一种具有源端内嵌叉指nmos的ldmos-scr器件 |
-
2015
- 2015-12-17 CN CN201510951868.4A patent/CN105390491B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100109043A1 (en) * | 2008-11-04 | 2010-05-06 | Macronix International Co., Ltd. | Methods and structures for electrostatic discharge protection |
| CN101834181A (zh) * | 2010-03-23 | 2010-09-15 | 浙江大学 | 一种nmos管辅助触发的可控硅电路 |
| CN103681660A (zh) * | 2013-12-13 | 2014-03-26 | 江南大学 | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 |
| US20150228771A1 (en) * | 2014-02-11 | 2015-08-13 | United Microelectronics Corp. | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise |
| CN205211752U (zh) * | 2015-12-17 | 2016-05-04 | 江南大学 | 一种具有源端内嵌叉指nmos的ldmos-scr器件 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10290627B2 (en) | 2016-03-11 | 2019-05-14 | Jiangnan University | Embedded high voltage LDMOS-SCR device with a strong voltage clamp and ESD robustness |
| WO2017152414A1 (zh) * | 2016-03-11 | 2017-09-14 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
| CN108346653A (zh) * | 2017-01-25 | 2018-07-31 | 通嘉科技股份有限公司 | 可耐受静电放电事件的高压半导体元件 |
| CN106876389B (zh) * | 2017-04-28 | 2023-07-25 | 江南大学 | 一种具有阻容二极管辅助触发scr结构的esd防护器件 |
| CN106876389A (zh) * | 2017-04-28 | 2017-06-20 | 江南大学 | 一种具有阻容二极管辅助触发scr结构的esd防护器件 |
| CN107680965A (zh) * | 2017-11-10 | 2018-02-09 | 江南大学 | 一种基于scr结构的双mos辅助触发的esd保护器件 |
| CN107680965B (zh) * | 2017-11-10 | 2023-07-25 | 江南大学 | 一种基于scr结构的双mos辅助触发的esd保护器件 |
| CN109326649A (zh) * | 2017-12-25 | 2019-02-12 | 新唐科技股份有限公司 | 横向扩散金属氧化物半导体场效应晶体管 |
| CN109326649B (zh) * | 2017-12-25 | 2021-10-26 | 新唐科技股份有限公司 | 横向扩散金属氧化物半导体场效应晶体管 |
| CN108364945B (zh) * | 2018-01-19 | 2020-08-04 | 湖南师范大学 | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 |
| CN108364945A (zh) * | 2018-01-19 | 2018-08-03 | 湖南师范大学 | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 |
| CN108630747A (zh) * | 2018-05-18 | 2018-10-09 | 湖南大学 | Ldmos-scr器件 |
| CN110690214A (zh) * | 2019-11-11 | 2020-01-14 | 湖南静芯微电子技术有限公司 | 一种多叉指ldmos-scr静电防护器件 |
| CN112909094A (zh) * | 2021-01-21 | 2021-06-04 | 杰华特微电子（杭州）有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105390491B (zh) | 2018-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390491A (zh) | 一种具有源端内嵌叉指nmos的ldmos-scr器件 | |
| CN105428354A (zh) | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 | |
| CN105609488B (zh) | 一种用于esd保护的低触发电压scr器件 | |
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN103219720A (zh) | 电源箝制静电放电防护电路 | |
| CN105489603A (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN107680965A (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| CN103606548A (zh) | 一种齐纳击穿的小回滞scr结构的高压esd保护器件 | |
| CN103715233A (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN102983136B (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN104269401B (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN103390618B (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN103617996B (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN205211752U (zh) | 一种具有源端内嵌叉指nmos的ldmos-scr器件 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN108807374A (zh) | 一种高压双向瞬态电压抑制器 | |
| CN114709210B (zh) | 适用纳米级FinFET工艺的低钳位电压静电保护器件 | |
| CN116387309A (zh) | 一种适用于负载开关芯片的静电浪涌防护电路 | |
| CN104241277B (zh) | 一种具有高维持电压内嵌gdpmos的scr器件 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN104485329A (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN203659868U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN203659861U (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |