CN104241277B - 一种具有高维持电压内嵌gdpmos的scr器件 - Google Patents
一种具有高维持电压内嵌gdpmos的scr器件 Download PDFInfo
- Publication number
- CN104241277B CN104241277B CN201410521878.XA CN201410521878A CN104241277B CN 104241277 B CN104241277 B CN 104241277B CN 201410521878 A CN201410521878 A CN 201410521878A CN 104241277 B CN104241277 B CN 104241277B
- Authority
- CN
- China
- Prior art keywords
- injection regions
- isolation area
- oxygen isolation
- injection
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
一种具有高维持电压内嵌GDPMOS的SCR器件，可用于高压片上IC的ESD保护电路。主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三N+注入区、第三P+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该具有高维持电压内嵌GDPMOS的SCR器件在高压ESD脉冲作用下，一方面由第一P+注入区、N阱、第二N+注入区、P阱、第三N+注入区形成寄生SCR电流泄放路径，提高器件的失效电流、增强器件的ESD鲁棒性；另一方面利用第一P+注入区、多晶硅栅、薄栅氧化层与第二P+注入区形成的PMOS管，通过栅极接高电位形成GDPMOS管，以抑制SCR器件发生强回滞，提高器件的维持电压，增强器件的抗闩锁能力。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种ESD保护器件，具体涉及一种具有高维持电压的SCR结构的ESD保护器件，可用于提高片上IC高压ESD保护的可靠性。
背景技术
随着集成技术的快速发展，电子产品日益小型化，在提高集成结构性能和集成度的同时，集成电路的内部结构在ESD冲击来临时更容易损坏，由ESD带来的可靠性问题越来越引起人们的重视。据有关引起集成电路产品失效的多种因素调研后发现：每年半导体工业因为ESD造成的经济损失高达数十亿美元。因此，为了削减因集成电路可靠性引起的高额经济损失，最为有效的方法是对集成电路的各个输出、输入端口设计相应的高效能比的ESD保护器件。
针对常规低压工艺的ESD保护措施相对较为成熟，常用的ESD保护器件结构有二极管、双极型晶体管、栅极接地NMOS管以及SCR器件等。SCR因具有较高的品质因子被认为是ESD保护效率最高的器件，但是其维持电压相对较低，难以满足集成电路对ESD保护器件的诸多要求：ESD保护器件既要能通过IEC6001-4-2的ESD鲁棒性检测标准，又要同时保证维持电压要高于被保护电路的工作电压(避免发生ESD-induced latch up)。现有的SCR器件在有限的版图面积内难以实现高维持电压特性。本文针对现有的SCR结构的ESD保护技术难题，提出了一种具有高维持电压、强鲁棒性、能够满足不同ESD设计窗口要求的技术方案，它一方面由于具有寄生SCR结构的电流泄放路径，可提高器件在有限版图面积下的电流泄放效率，增强器件的ESD鲁棒性，另一方面在ESD保护中通过内嵌的GDPMOS管结构，能有效提高器件的维持电压避免器件进入闩锁状态。
发明内容
针对现有的SCR结构的ESD保护器件中普遍存在的抗闩锁能力不足等问题，本发明实例设计了一种具有高维持电压的新的SCR结构的ESD保护器件，既充分利用了SCR器件强鲁棒性的特点，又利用了在器件中通过P+、多晶硅栅和多晶硅栅所覆盖的薄栅氧化层的版图层次的增加，使器件构成内嵌GDPMOS结构，在ESD脉冲作用下，通过综合权衡及合理控制PMOS管的沟道长度的版图参数，可得到低触发、高维持电压、强鲁棒性的可适用于高压IC电路中的ESD保护器件。
本发明通过以下技术方案实现：
一种具有高维持电压内嵌GDPMOS的SCR器件，其包括具有SCR结构的ESD电流泄放路径和可以有效钳制SCR强回滞的内嵌GDPMOS管结构，以增强器件的ESD鲁棒性并提高维持电压。其特征在于：主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三N+注入区、第三P+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区和多晶硅栅及其覆盖的薄栅氧化层构成；
在所述P衬底的表面区域内从左到右依次设有所述N阱和所述P阱；
在所述N阱的表面区域从左到右依次设有所述第一场氧隔离区、所述第一N+注入区、所述第二场氧隔离区、所述第一P+注入区、所述第二P+注入区，所述第一P+注入区和所述第二P+注入区之间设有所述多晶硅栅及其覆盖的所述薄栅氧化层；
所述第一场氧隔离区的左侧和所述N阱的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一N+注入区的左侧相连，所述第一N+注入区的右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述第一P+注入区的左侧相连，所述第一P+注入区的右侧与所述多晶硅栅及其覆盖的所述薄栅氧化层的左侧相连，所述多晶硅栅及其覆盖的所述薄栅氧化层的右侧与所述第二P+注入区的左侧相连，通过调节所述多晶硅栅及其覆盖的所述薄栅氧化层的横向长度，以满足不同维持电压的ESD保护需求；
所述P阱的表面部分区域从左到右设有所述第三场氧隔离区、所述第三N+注入区、所述第四场氧隔离区、所述第三P+注入区和所述第五场氧隔离区；
所述第三场氧隔离区的右侧与所述第三N+注入区的左侧直接相连，所述第三N+注入区的右侧与所述第四场氧隔离区的左侧相连，所述第四场氧隔离区的右侧与所述第三P+注入区的左侧相连，所述第三P+注入区的右侧与所述第五场氧隔离区的左侧相连，所述第五场氧隔离区的右侧与所述P阱的右侧边缘相连；
所述第二N+注入区横跨在所述N阱和所述P阱表面部分区域，通过调节所述第二N+注入区的左侧与所述第二P+注入区的右侧之间横向距离，以保证所述第二N+注入区的左侧与所述第二P+注入区的右侧可以直接相连，所述第二N+注入区的右侧与所述第三场氧隔离区的左侧相连；
所述第一N+注入区与第一金属层1相连接，所述第一P+注入区与第二金属层1相连接，所述多晶硅栅与第三金属层1相连接，所述第一金属层1、所述第二金属层1和所述第三金属层1均与金属层2相连，并从所述金属层2引出一电极，用作器件的金属阳极；
所述第二P+注入区与第四金属层1相连接，所述第二N+注入区与第五金属层1相连接，所述第四金属层1和所述第五金属层1均与第六金属层1相连；
所述第三N+注入区与第七金属层1相连，所述第三P+注入区与第八金属层1相连，所述第七金属层1和所述第八金属层1均与金属层2相连，并从所述金属层2引出一电极，用作器件的金属阴极。
本发明的有益技术效果为：
(1)本发明实例器件充分利用了SCR器件高保护效率的特点，通过所述金属阳极、所述第一P+注入区、所述第一N+注入区、所述N阱、所述第二N+注入区、所述P阱、所述第三N+注入区、所述第三P+注入区和所述金属阴极构成一条SCR结构的ESD电流泄放路径，以提高器件的二次失效电流。
(2)本发明实例器件利用所述第二N+注入区横跨在所述N阱和所述P阱表面部分区域的设计，以降低器件的触发电压。
(3)本发明实例利用所述第一P+注入区、所述第三P+注入区和所述多晶硅栅及其覆盖的所述薄栅氧化层构成的内嵌GDPMOS管结构，以钳制ESD保护器件的两端电压，实现有限的版图面积下获得高维持电压的设计目标，同时，本发明实例器件还能通过调节某关键版图特征参数调整维持电压值，使器件能应用于不同工作电压的集成电路产品中。
附图说明
图1是本发明实施例的内部结构剖面示意图；
图2是本发明实例用于高压ESD保护的电路连接图；
图3是本发明实例器件的ESD脉冲作用下的等效电路。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种具有高维持电压内嵌GDPMOS的SCR器件，既充分利用了SCR器件低导通电阻、大电流泄放能力的特点。又利用通过增加版图结构设计，在器件的阳极端形成内嵌GDPMOS结构，可以增大器件的维持电压，通过调整关键的版图尺寸使器件满足于不同需求的集成电路产品中，避免发生闩锁效应。
如图1所示的本发明实例器件内部结构的剖面图，具体为一种具有高维持电压内嵌GDPMOS的SCR器件，具有内嵌GDPMOS结构的SCR电流泄放路径，以增强器件的ESD鲁棒性和提高维持电压。其特征在于：包括P衬底101、N阱102、P阱103、第一N+注入区110、第一P+注入区111、第二P+注入区112、第二N+注入区113、第三N+注入区114、第三P+注入区115、第一场氧隔离区130、第二场氧隔离区131、第三场氧隔离区132、第四场氧隔离区133、第五场氧隔离区134和多晶硅栅117及其覆盖的薄栅氧化层116。
在所述P衬底101的表面区域内从左到右依次设有所述N阱102和所述P阱103。
在所述N阱102的表面区域从左到右依次设有第一场氧隔离区130、所述第一N+注入区110、第二场氧隔离区131、所述第一P+注入区111、所述第二P+注入区112，所述第一P+注入区111和所述第二P+注入区112之间设有所述多晶硅栅117及其覆盖的所述薄栅氧化层116。
所述第一场氧隔离区130的左侧和所述N阱102的左侧边缘相连，所述第一场氧隔离区130的右侧与所述第一N+注入区110的左侧相连，所述第一N+注入区110的右侧与所述第二场氧隔离区131的左侧相连，所述第二场氧隔离区131的右侧与所述第一P+注入区111的左侧相连，所述第一P+注入区111的右侧与所述多晶硅栅117及其覆盖的所述薄栅氧化层116的左侧相连，所述多晶硅栅117及其覆盖的所述薄栅氧化层116的右侧与所述第二P+注入区112的左侧相连，以实现由所述第一P+注入区111、所述多晶硅栅117及其覆盖的所述薄栅氧化层116和所述第二P+注入区112形成内嵌GDPMOS管结构，提高器件的维持电压。同时，通过调节所述多晶硅栅117及其覆盖的所述薄栅氧化层116的横向长度，以满足不同维持电压的ESD保护需求。
所述P阱103的表面部分区域从左到右依次设有所述第三场氧隔离区132、所述第三N+注入区114、所述第四场氧隔离区133、所述第三P+注入区115和所述第五场氧隔离区134。
所述第三场氧隔离区132的右侧与所述第三N+注入区114的左侧直接相连，所述第三N+注入区114的右侧与所述第四场氧隔离区133的左侧相连，所述第四场氧隔离区133的右侧与所述第三P+注入区115的左侧相连，所述第三P+注入区115的右侧与所述第五场氧隔离区134的左侧相连，所述第五场氧隔离区134的右侧与所述P阱103的右侧边缘相连。
所述第二N+注入区113横跨在所述N阱102和所述P阱103表面部分区域，通过调节所述第二N+注入区113的左侧与所述第二P+注入区112的右侧之间横向距离，以保证所述第二N+注入区113的左侧与所述第二P+注入区112的右侧可以直接相连，所述第二N+注入区113的右侧与所述第三场氧隔离区132的左侧相连。
如图2所示，所述第一N+注入区110与第一金属层1 118相连接，所述第一P+注入区111与第二金属层1 119相连接，所述多晶硅栅117与第三金属层1 120相连接，所述第一金属层1 118、所述第二金属层1 119和所述第三金属层1 120均与金属层2 126相连，并从所述金属层2 126引出一电极127，用作器件的金属阳极，接ESD脉冲的高电位。
所述第三N+注入区114与第七金属层1 124相连，所述第三P+注入区115与第八金属层1 125相连，所述第七金属层1 124和所述第八金属层1 125均与金属层2 128相连，并从所述金属层2 128引出一电极129，用作器件的金属阴极，接ESD脉冲的低电位。
所述第二P+注入区112与第四金属层1 121相连接，所述第二N+注入区113与第五金属层1 122相连接，所述第四金属层1 121和所述第五金属层1 122均与第六金属层1 123相连，以实现由所述金属阳极、所述第一P+注入区111、所述第一N+注入区110、所述N阱102、所述第二N+注入区113、所述P阱103、所述第三N+注入区114、所述第三P+注入区115和所述金属阴极构成的SCR结构的ESD电流泄放路径开启的同时由所述第一P+注入区111、所述多晶硅栅117及其覆盖的所述薄栅氧化层116和所述第二P+注入区112形成内嵌GDPMOS管开启，有效钳制器件两端电压，提高维持电压。
通过拉长或缩短所述多晶硅栅117及其覆盖的所述薄栅氧化层116的横向长度，可增大或减小由所述第一P+注入区111、所述多晶硅栅117及其覆盖的所述薄栅氧化层116和所述第二P+注入区112形成内嵌GDPMOS管的沟道长度，改变器件的维持电压值。
如图3所示，当ESD脉冲作用于本发明实例器件时，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位，当所述第三P+注入区115、所述P阱103上的电阻R2上的电位上升至0.7V时，寄生NPN管T2的发射极正偏，随着ESD脉冲进一步增大，所述第二N+注入区113与所述P阱103形成的反偏PN结内的雪崩倍增效应不断增强，并导致空间电荷区内的少数载流子的浓度远超过多数载流子时，所述N阱102、所述第一N+注入区110上的电阻R1上的电位上升至0.7V时，寄生PNP管T1和寄生PNP管T3同时触发开启，由所述第一P+注入区111、所述第一N+注入区110、所述N阱102、所述第二N+注入区113、所述P阱103、所述第三N+注入区114、所述第三P+注入区115构成的寄生SCR结构泄放ESD电流。并且由所述第一P+注入区111、所述N阱102和所述第二P+注入区112形成的PNP结构，用于钳制器件两端的电压值，有效提高维持电压，防止器件进入闩锁状态。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (3)
1.一种具有高维持电压内嵌GDPMOS的SCR器件，其包括具有内嵌栅接高电位的P沟道MOS(GDPMOS)结构和大电流泄放能力的SCR结构，以抑制器件触发开启后发生强回滞，增强ESD鲁棒性，提高器件的维持电压，其特征在于：主要由P衬底(101)、N阱(102)、P阱(103)、第一N+注入区(110)、第一P+注入区(111)、第二P+注入区(112)、第二N+注入区(113)、第三N+注入区(114)、第三P+注入区(115)、第一场氧隔离区(130)、第二场氧隔离区(131)、第三场氧隔离区(132)、第四场氧隔离区(133)、第五场氧隔离区(134)和多晶硅栅(117)及其覆盖的薄栅氧化层(116)构成；
在所述P衬底(101)的表面区域内从左到右依次设有所述N阱(102)和所述P阱(103)；
在所述N阱(102)的表面区域从左到右依次设有所述第一场氧隔离区(130)、所述第一N+注入区(110)、所述第二场氧隔离区(131)、所述第一P+注入区(111)、所述第二P+注入区(112)，所述第一P+注入区(111)和所述第二P+注入区(112)之间设有所述多晶硅栅(117)及其覆盖的所述薄栅氧化层(116)；
所述第一场氧隔离区(130)的左侧和所述N阱(102)的左侧边缘相连，所述第一场氧隔离区(130)的右侧与所述第一N+注入区(110)的左侧相连，所述第一N+注入区(110)的右侧与所述第二场氧隔离区(131)的左侧相连，所述第二场氧隔离区(131)的右侧与所述第一P+注入区(111)的左侧相连，所述第一P+注入区(111)的右侧与所述多晶硅栅(117)及其覆盖的所述薄栅氧化层(116)的左侧相连，所述多晶硅栅(117)及其覆盖的所述薄栅氧化层(116)的右侧与所述第二P+注入区(112)的左侧相连，通过调节所述多晶硅栅(117)及其覆盖的所述薄栅氧化层(116)的横向长度，以满足不同维持电压的ESD保护需求；
所述P阱(103)的表面部分区域从左到右设有所述第三场氧隔离区(132)、所述第三N+注入区(114)、所述第四场氧隔离区(133)、所述第三P+注入区(115)和所述第五场氧隔离区(134)；
所述第三场氧隔离区(132)的右侧与所述第三N+注入区(114)的左侧直接相连，所述第三N+注入区(114)的右侧与所述第四场氧隔离区(133)的左侧相连，所述第四场氧隔离区(133)的右侧与所述第三P+注入区(115)的左侧相连，所述第三P+注入区(115)的右侧与所述第五场氧隔离区(134)的左侧相连，所述第五场氧隔离区(134)的右侧与所述P阱(103)的右侧边缘相连；
所述第二N+注入区(113)横跨在所述N阱(102)和所述P阱(103)表面部分区域，通过调节所述第二N+注入区(113)的左侧与所述第二P+注入区(112)的右侧之间横向距离，以保证所述第二N+注入区(113)的左侧与所述第二P+注入区(112)的右侧可以直接相连，所述第二N+注入区(113)的右侧与所述第三场氧隔离区(132)的左侧相连；
所述第一N+注入区(110)与第一金属层1(118)相连接，所述第一P+注入区(111)与第二金属层1(119)相连接，所述多晶硅栅(117)与第三金属层1(120)相连接，所述第一金属层1(118)、所述第二金属层1(119)和所述第三金属层1(120)均与金属层2(126)相连，并从所述金属层2(126)引出一电极(127)，用作器件的金属阳极；
所述第二P+注入区(112)与第四金属层1(121)相连接，所述第二N+注入区(113)与第五金属层1(122)相连接，所述第四金属层1(121)和所述第五金属层1(122)均与第六金属层1(123)相连；
所述第三N+注入区(114)与第七金属层1(124)相连，所述第三P+注入区(115)与第八金属层1(125)相连，所述第七金属层1(124)和所述第八金属层1(125)均与金属层2(128)相连，并从所述金属层2(128)引出一电极(129)，用作器件的金属阴极。
2.如权利要求1所述的一种具有高维持电压内嵌GDPMOS的SCR器件，其特征在于：所述第一P+注入区(111)、所述第二P+注入区(112)、所述多晶硅栅(117)及其覆盖的所述薄栅氧化层(116)构成的内嵌GDPMOS管结构，所述第一P+注入区(111)和所述多晶硅栅(117)与阳极相连，以有效抑制SCR器件发生强回滞，提高器件的维持电压。
3.如权利要求1所述的一种具有高维持电压内嵌GDPMOS的SCR器件，其特征在于：通过调节所述多晶硅栅(117)及其覆盖的所述薄栅氧化层(116)的横向长度以满足不同维持电压的ESD保护需求，所述第二P+注入区(112)和所述第二N+注入区(113)必须通过金属连接，以满足内嵌GDPMOS管开启需求。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410521878.XA CN104241277B (zh) | 2014-09-28 | 2014-09-28 | 一种具有高维持电压内嵌gdpmos的scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410521878.XA CN104241277B (zh) | 2014-09-28 | 2014-09-28 | 一种具有高维持电压内嵌gdpmos的scr器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241277A CN104241277A (zh) | 2014-12-24 |
| CN104241277B true CN104241277B (zh) | 2017-10-13 |
Family
ID=52229075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410521878.XA Active CN104241277B (zh) | 2014-09-28 | 2014-09-28 | 一种具有高维持电压内嵌gdpmos的scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241277B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489603B (zh) * | 2016-01-06 | 2018-05-08 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| CN106876389B (zh) * | 2017-04-28 | 2023-07-25 | 江南大学 | 一种具有阻容二极管辅助触发scr结构的esd防护器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034809A (zh) * | 2009-09-27 | 2011-04-27 | 上海宏力半导体制造有限公司 | 一种静电放电保护电路 |
| CN203659858U (zh) * | 2013-12-09 | 2014-06-18 | 江南大学 | 一种齐纳击穿的小回滞scr结构的高压esd保护器件 |
| CN204067358U (zh) * | 2014-09-28 | 2014-12-31 | 江南大学 | 一种具有高维持电压内嵌gdpmos的scr器件 |
-
2014
- 2014-09-28 CN CN201410521878.XA patent/CN104241277B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034809A (zh) * | 2009-09-27 | 2011-04-27 | 上海宏力半导体制造有限公司 | 一种静电放电保护电路 |
| CN203659858U (zh) * | 2013-12-09 | 2014-06-18 | 江南大学 | 一种齐纳击穿的小回滞scr结构的高压esd保护器件 |
| CN204067358U (zh) * | 2014-09-28 | 2014-12-31 | 江南大学 | 一种具有高维持电压内嵌gdpmos的scr器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241277A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105390491B (zh) | 一种具有源端内嵌叉指nmos的ldmos‑scr器件 | |
| CN105428354B (zh) | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN107017248A (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN105489603B (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN103715233B (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| CN103985710B (zh) | 一种双向scr结构的esd防护器件 | |
| CN107731814A (zh) | 一种内嵌低触发电压pnp结构的双向esd防护结构 | |
| CN102956632A (zh) | 一种低寄生电容的双向scr静电放电保护结构 | |
| CN107680965A (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| CN108122904A (zh) | 一种esd保护结构 | |
| CN102142440A (zh) | 一种可控硅器件 | |
| CN108807376A (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN104241277B (zh) | 一种具有高维持电压内嵌gdpmos的scr器件 | |
| CN101789428A (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN103730458B (zh) | 硅控整流器 | |
| CN108878417A (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| CN204067358U (zh) | 一种具有高维持电压内嵌gdpmos的scr器件 | |
| CN103617996B (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN207320109U (zh) | 一种基于scr结构的双mos辅助触发的esd保护器件 | |
| CN104576639B (zh) | 一种具有小回滞窗口的高压esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |