CN203659868U - 一种具有高维持电压的ldmos结构的esd保护器件 - Google Patents
一种具有高维持电压的ldmos结构的esd保护器件 Download PDFInfo
- Publication number
- CN203659868U CN203659868U CN201420015280.9U CN201420015280U CN203659868U CN 203659868 U CN203659868 U CN 203659868U CN 201420015280 U CN201420015280 U CN 201420015280U CN 203659868 U CN203659868 U CN 203659868U
- Authority
- CN
- China
- Prior art keywords
- trap
- injection region
- isolated area
- high pressure
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种具有高维持电压的LDMOS结构的ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底、高压N阱、N阱、P阱、P下沉掺杂、P+注入区、第一N+注入区、第二N+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该LDMOS结构的ESD保护器件在高压ESD脉冲作用下，一方面由P下沉掺杂、N阱、高压N阱、P阱、第一N+注入区形成寄生SCR电流泄放路径，提高器件的失效电流、增强器件的ESD鲁棒性；另一方面利用第二N+注入区与P下沉掺杂之间形成的反偏PN结，提高器件的维持电压，增强器件的抗闩锁能力。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有高维持电压的LDMOS结构的ESD保护器件，可用于提高片上IC高压ESD保护的可靠性。
背景技术
随着功率集成技术的不断发展，功率集成电路(IC)已成为半导体产业的一个重要分支。横向双扩散绝缘栅场效应管(LDMOS)是上世纪末迅速发展起来的常用功率器件，在汽车电子、电源管理、马达传动以及各种驱动电路等高压、大功率电路系统中应用广泛。然而，随着半导体集成工艺的快速发展，在工程应用实践中，功率集成电路遭受ESD的危害越来越严重。因此，设计既具有高可靠性、强鲁棒性、强抗闩锁能力，又具有高效能比的高压ESD保护器件，成为高压ESD保护设计领域中的一个重要的课题。
近年来，人们利用LDMOS器件大电流、耐高压的特性，常用作高压ESD保护器件。然而，实践证明，LDMOS器件的ESD保护性能较差，在高压ESD脉冲的作用下易发生Kirk效应，致使器件一旦触发回滞，就遭到损坏，ESD鲁棒性较弱，达不到国际电工委员会规定的电子产品要求人体模型不低于2000 V的静电防护标准(IEC6000-4-2)。最近几年，有人提出将SCR结构内嵌LDMOS器件(LDMOS-SCR)应用于高压ESD保护，与LDMOS相比，虽然LDMOS-SCR器件的ESD鲁棒性显著提高，但维持电压大幅下降，且还存在容易进入闩锁状态的风险。本发明提供了一种新的LDMOS结构的高压ESD防护技术方案，它一方面可构成SCR结构的电流泄放路径的ESD保护器件，可提高器件在有限版图面积下的电流泄放效率，增强器件的ESD鲁棒性，另一方面在高压ESD防护中通过调整反向PN结，能有效提高器件的维持电压避免器件进入闩锁状态。
发明内容
针对现有的高压ESD防护器件中普遍存在的ESD鲁棒性弱、抗闩锁能力不足等问题，本发明实例设计了一种具有高维持电压的LDOMS结构的ESD保护器件，既充分利用了LDOMS器件能承受高压击穿的特点，又利用了器件通过特殊设计的P下沉掺杂、N阱、高压N阱、P阱和N+注入的版图层次，使器件在高压ESD脉冲作用下，形成SCR结构的ESD电流泄放路径，通过综合权衡及合理控制N+/P下沉掺杂二极管的版图参数，可得到耐高压、高维持电压、强鲁棒性的可适用于高压IC电路中的ESD保护器件。
本发明通过以下技术方案实现：
一种具有高维持电压的LDMOS结构的ESD保护器件，其包括具有SCR结构的ESD电流泄放路径和与SCR结构串联的反向PN结，以增强器件的ESD鲁棒性和提高维持电压。其特征在于：主要由P衬底、高压N阱、P阱、N阱、P下沉掺杂、P+注入区、第一N+注入区、第二N+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区和多晶硅栅及其覆盖的薄栅氧化层构成；
所述高压N阱在所述P衬底的表面区域；
在所述高压N阱的表面区域从左到右依次设有所述P阱和所述N阱，所述P阱和所述N阱之间设有所述多晶硅栅及其覆盖的所述薄栅氧化层、所述第三场氧隔离；
所述多晶硅栅及其覆盖的所述薄栅氧化层的横向长度必须满足一定的范围，以满足不同开启电压的ESD保护需求；
所述P阱的表面部分区域从左到右依次设有所述P+注入区、所述第二场氧隔离区、所述第一N+注入区，在所述高压N阱的左侧边缘与所述P+注入区之间设有所述第一场氧隔离区，所述第一场氧隔离区的右侧与所述P+注入区的左侧相连，所述第一场氧隔离区的左侧与所述高压N阱的左侧边缘相连；
所述多晶硅栅及其覆盖的薄栅氧化层横跨在所述高压N阱和所述P阱表面部分区域，所述多晶硅栅及其覆盖的所述薄栅氧化层的左侧与所述第一N+注入区的右侧相连；
所述第三场氧隔离区横跨在所述高压N阱和所述N阱表面部分区域，所述第三场氧隔离区的左侧与所述多晶硅栅覆盖的所述薄栅氧化层的右侧相连，所述多晶硅栅覆盖了所述第三场氧隔离区的表面部分区域，所述第三场氧隔离区的右侧与所述P下沉掺杂的左侧相连；
所述N阱内设有所述P下沉掺杂，所述P下沉掺杂内设有所述第二N+注入区，所述第二N+注入区的两侧与所述P下沉掺杂的两侧边缘的横向间隔长度必须控制在一定的数值范围内；
所述第四场氧隔离区横跨在所述高压N阱和所述N阱表面部分区域，所述第四场氧隔离区的左侧与所述P下沉掺杂的右侧相连，所述第四场氧隔离区的右侧与所述高压N阱的右侧边缘相连；
所述P+注入区与第一金属1相连接，所述第一N+注入区与第二金属1相连接，所述多晶硅栅与第三金属1相连接，所述第一金属1、所述第二金属1和所述第三金属1均与金属2相连，并从所述金属2引出一电极，用作器件的金属阴极；
所述第二N+注入区与第四金属1相连，并从所述第四金属1引出一电极，用作器件的金属阳极。
本发明的有益技术效果为：
(1) 本发明实例器件充分利用了LDMOS器件能够承受高压击穿的特点，提高器件的耐高压能力，通过所述P下沉掺杂的版图设计将所述第二N+和所述N阱结构隔离，抑制器件在ESD作用下发生Kirk效应，避免器件一旦触发回滞即发生失效损伤，提高器件的二次失效电流。
(2) 本发明实例器件利用所述金属阳极、所述第二N+注入区、所述P下沉掺杂、所述第N阱、所述高压N阱、所述P阱、所述第一N+注入区和所述金属阴极构成一条齐纳二极管与SCR串联结构的ESD电流泄放路径，以提高器件的二次失效电流、增强ESD鲁棒性。
(3) 本发明实例利用所述第二N+注入区与所述P下沉掺杂形成的反向PN结，以钳制ESD保护器件的两端电压，实现有限的版图面积下获得高维持电压的设计目标，同时，本发明实例器件还能通过调节某关键版图特征参数调整维持电压值，使器件能应用于不同需求的功率集成电路产品中的高压ESD保护。
附图说明
图1是本发明实施例的内部结构剖面示意图；
图2是本发明实例用于高压ESD保护的电路连接图；
图3是本发明实例器件的ESD脉冲作用下的等效电路。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种具有高维持电压的LDMOS结构的ESD保护器件，既充分利用了LDMOS器件耐高压特点，又利用了SCR器件低导通电阻、大电流泄放能力的特点。利用P下沉掺杂特殊的版图结构设计，与第二N+注入区构成PN结结构，可以增大器件的维持电压，通过调整关键的版图尺寸使器件满足于不同需求的功率集成电路产品中的高压ESD保护，不会产生闩锁效应。
如图1所示的本发明实例器件内部结构的剖面图，具体为一种具有高维持电压的LDMOS结构的ESD保护器件，具有SCR与齐纳二极管串联的ESD电流泄放路径，以增强器件的ESD鲁棒性和提高维持电压。其特征在于：包括P衬底 101、高压N阱 102、P阱 103、N阱 104、P下沉掺杂 105、P+注入区 106、第一N+注入区 107、第二N+注入区 108、第一场氧隔离区 109、第二场氧隔离区 110、第三场氧隔离区 113、第四场氧隔离区 114、多晶硅栅 112及其覆盖的薄栅氧化层 111。
所述高压N阱 102在所述P衬底 101的表面区域，以提高器件的耐压能力。
在所述高压N阱 102的表面区域从左到右依次设有所述P阱 103和所述N阱 104，所述P阱 103和所述N阱 104之间设有所述多晶硅栅 112及其覆盖的所述薄栅氧化层 111、所述第三场氧隔离 113。
所述多晶硅栅 112及其覆盖的所述薄栅氧化层 111的横向长度必须满足一定的范围，以满足不同开启电压的ESD保护需求。
所述P阱 103的表面部分区域从左到右依次设有所述P+注入区 106、所述第二场氧隔离区 110、所述第一N+注入区 107，在所述高压N阱 102的左侧边缘与所述P+注入区 110之间设有所述第一场氧隔离区 109，所述第一场氧隔离区 109的右侧与所述P+注入区 106的左侧相连，所述第一场氧隔离区 109的左侧与所述高压N阱 102的左侧边缘相连。
所述多晶硅栅 112及其覆盖的薄栅氧化层 111横跨在所述高压N阱 102和所述P阱 103表面部分区域，所述多晶硅栅 112及其覆盖的薄栅氧化层 111的左侧与所述第一N+注入区 107的右侧相连。
所述第三场氧隔离区 113横跨在所述高压N阱 102和所述N阱 104表面部分区域，所述第三场氧隔离区 113的左侧与所述多晶硅栅 112覆盖的所述薄栅氧化层 111的右侧相连，所述对晶硅栅 112覆盖了所述第三场氧分离区 113的表面部分区域，所述第三场氧隔离区 113的右侧与所述P下沉掺杂 105的左侧相连。
所述N阱 104内设有所述P下沉掺杂 105，所述P下沉掺杂 105内设有所述第二N+注入区 108，所述P下沉掺杂 105 的浓度要满足一定的浓度注入条件，以实现所述第二N+注入区 108与所述P下沉掺杂 105能实现反向PN结的齐纳击穿。同时，所述第二N+注入区 108的两侧到所述P下沉掺杂 105两侧边缘的横向间隔必须控制在一定的数值范围内，一方面可形成由所述P下沉掺杂 105、所述第N阱 104、所述高压N阱 102、所述P阱 103、所述第一N+注入区 107构成的SCR结构，快速有效的泄放ESD电流，增强器件的鲁棒性。另一方面还可形成由所述P下沉掺杂 105、所述第二N+注入区 108构成的反向PN结，可以有效钳制器件两端电压，提高维持电压。
所述第四场氧隔离区 114横跨在所述高压N阱 102和所述N阱 104表面部分区域，所述第四场氧隔离区 114的左侧与所述P下沉掺杂 105的右侧相连，所述第四场氧隔离区 114的右侧与所述高压N阱 102的右侧边缘相连。
如图2所示，所述P+注入区 106与第一金属1 115相连接，所述第一N+注入区 107与第二金属1 116相连接，所述多晶硅栅 112与第三金属1 117相连接，所述第一金属1 115、所述第二金属1 116和所述第三金属1 117均与金属2 119相连，并从所述金属2 119引出一电极 120，用作器件的金属阴极，接ESD脉冲的低电位。
所述第二N+注入区 108与第四金属1 118相连，并从所述第四金属1 118引出一电极 121，用作器件的金属阳极，接ESD脉冲的高电位。
通过拉长或缩短所述第二N+注入区 108的左侧到所述P下沉掺杂 105的左侧边缘的横向长度，可增大或减小由所述第二N+注入区 108、所述P下沉掺杂 105构成二极管的等效电阻值，改变器件的维持电压值。
如图3所示，当ESD脉冲作用于本发明实例器件时，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位，当所述P+注入区 106、所述P阱 103上的电阻R2上的电位上升至0.7 V时，寄生NPN管T2的发射极正偏，随着ESD脉冲进一步增大，所述高压N阱 102与所述P阱 103形成的反偏PN结内的雪崩倍增效应不断增强，并导致空间电荷区内的少数载流子的浓度远超过多数载流子时，所述高压N阱、所述N阱上的电阻R1上的电位上升至0.7 V时，寄生PNP管T1触发开启，由所述P下沉掺杂 105、所述N阱 104、所述高压N阱 102、所述P阱 103、所述第一N+注入区 107构成的寄生SCR结构泄放ESD电流。所述第二N+ 注入区 108和所述P下沉掺杂 105形成的PN结，用于钳制器件两端的电压值，有效提高维持电压，防止器件进入闩锁状态。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (3)
1.一种具有高维持电压的LDMOS结构的ESD保护器件，其包括具有SCR结构的ESD电流泄放路径和与SCR结构串联的反向PN结，以增强器件的ESD鲁棒性和提高维持电压，其特征在于：主要由P衬底(101)、高压N阱(102)、P阱(103)、N阱(104)、P下沉掺杂(105)、P+注入区(106)、第一N+注入区(107)、第二N+注入区(108)、第一场氧隔离区(109)、第二场氧隔离区(110)、第三场氧隔离区(113)、第四场氧隔离区(114)和多晶硅栅(112)及其覆盖的薄栅氧化层(111)构成；
所述高压N阱(102)在所述P衬底(101)的表面区域；
在所述高压N阱(102)的表面区域从左到右依次设有所述P阱(103)和所述N阱(104)，所述P阱(103)和所述N阱(104)之间设有所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)、所述第三场氧隔离(113)；
所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)的横向长度必须满足一定的范围，以满足不同开启电压的ESD保护需求；
所述P阱(103)的表面部分区域从左到右依次设有所述P+注入区(106)、所述第二场氧隔离区(110)、所述第一N+注入区(107)，在所述高压N阱(102)的左侧边缘与所述P+注入区(110)之间设有所述第一场氧隔离区(109)，所述第一场氧隔离区(109)的右侧与所述P+注入区(106)的左侧相连，所述第一场氧隔离区(109)的左侧与所述高压N阱(102)的左侧边缘相连；
所述多晶硅栅(112)及其覆盖的薄栅氧化层(111)横跨在所述高压N阱(102)和所述P阱(103)表面部分区域，所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)的左侧与所述第一N+注入区(107)的右侧相连；
所述第三场氧隔离区(113)横跨在所述高压N阱(102)和所述N阱(104)表面部分区域，所述第三场氧隔离区(113)的左侧与所述多晶硅栅(112)覆盖的所述薄栅氧化层(111)的右侧相连，所述多晶硅栅(112)覆盖了所述第三场氧隔离区(113)的表面部分区域，所述第三场氧隔离区(113)的右侧与所述P下沉掺杂(105)的左侧相连；
所述N阱(104)内设有所述P下沉掺杂(105)，所述P下沉掺杂(105)内设有所述第二N+注入区(108)，所述第二N+注入区(108)的两侧与所述P下沉掺杂(105)的两侧边缘的横向间隔长度必须控制在一定的数值范围内；
所述第四场氧隔离区(114)横跨在所述高压N阱(102)和所述N阱(104)表面部分区域，所述第四场氧隔离区(114)的左侧与所述P下沉掺杂(105)的右侧相连，所述第四场氧隔离区(114)的右侧与所述高压N阱(102)的右侧边缘相连；
所述P+注入区(106)与第一金属1(115)相连接，所述第一N+注入区(107)与第二金属1(116)相连接，所述多晶硅栅(112)与第三金属1(117)相连接，所述第一金属1(115)、所述第二金属1(116)和所述第三金属1(117)均与金属2(119)相连，并从所述金属2(119)引出一电极(120)，用作器件的金属阴极；
所述第二N+注入区(108)与第四金属1(118)相连，并从所述第四金属1(118)引出一电极(121)，用作器件的金属阳极。
2.如权利要求1所述的一种具有高维持电压的LDMOS结构的ESD保护器件，其特征在于：所述第二N+注入区(108)的两侧到所述P下沉掺杂(105)两侧边缘的横向长度必须控制在一定的数值范围内，以提高器件的维持电压，所述多晶硅栅(112)及其覆盖的所述薄栅氧化层(111)的横向长度必须满足一定的范围，以满足不同开启电压的ESD保护需求。
3.如权利要求1所述的一种具有高维持电压的LDMOS结构的ESD保护器件，其特征在于：所述金属阳极、所述第二N+注入区(108)、所述P下沉掺杂(105)、所述N阱(104)、所述高压N阱(102)、所述P阱(103)、所述第一N+注入区(107)和所述金属阴极构成一条齐纳二极管与SCR串联结构的ESD电流泄放路径，以提高器件的二次失效电流、增强器件的ESD鲁棒性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420015280.9U CN203659868U (zh) | 2014-01-10 | 2014-01-10 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420015280.9U CN203659868U (zh) | 2014-01-10 | 2014-01-10 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203659868U true CN203659868U (zh) | 2014-06-18 |
Family
ID=50926224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420015280.9U Withdrawn - After Issue CN203659868U (zh) | 2014-01-10 | 2014-01-10 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203659868U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715233A (zh) * | 2014-01-10 | 2014-04-09 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
| CN111199970A (zh) * | 2020-01-06 | 2020-05-26 | 杰华特微电子（杭州）有限公司 | 用于静电防护的晶体管结构及其制造方法 |
-
2014
- 2014-01-10 CN CN201420015280.9U patent/CN203659868U/zh not_active Withdrawn - After Issue
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715233A (zh) * | 2014-01-10 | 2014-04-09 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
| CN103715233B (zh) * | 2014-01-10 | 2016-08-03 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
| CN111199970A (zh) * | 2020-01-06 | 2020-05-26 | 杰华特微电子（杭州）有限公司 | 用于静电防护的晶体管结构及其制造方法 |
| CN111199970B (zh) * | 2020-01-06 | 2022-05-10 | 杰华特微电子股份有限公司 | 用于静电防护的晶体管结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| US7554839B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| US7915638B2 (en) | Symmetric bidirectional silicon-controlled rectifier | |
| US7838924B2 (en) | MOS device with substrate potential elevation | |
| CN103715233B (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN102969312A (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN102983136B (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN203071072U (zh) | 一种双向衬底触发的高压esd保护器件 | |
| US20140070367A1 (en) | Semiconductor device | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| US9633992B1 (en) | Electrostatic discharge protection device | |
| CN203659868U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN103617996B (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN203071073U (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN203659861U (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN111129002B (zh) | 静电保护电路 | |
| CN104241277B (zh) | 一种具有高维持电压内嵌gdpmos的scr器件 | |
| CN104485329A (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| US8686515B2 (en) | Double-groove bidirectional vertical component | |
| US8114749B2 (en) | Method of fabricating high voltage device | |
| CN204167320U (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN204067358U (zh) | 一种具有高维持电压内嵌gdpmos的scr器件 | |
| CN220065697U (zh) | 一种瞬态抑制二极管芯片 | |
| CN114664815B (zh) | 内嵌npn结构的高维持电压tvs分立器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20140618 Effective date of abandoning: 20160803 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |