一种纵向NPN触发的高维持电压的高压ESD保护器件
技术领域
本发明属于集成电路的静电保护领域,涉及一种高压ESD保护器件,具体涉及一种纵向NPN触发的高维持电压的高压ESD保护器件,可用于提高片上IC高压ESD保护的可靠性。
背景技术
LDMOS和VDMOS功率场效应器件是上世纪末迅速发展起来的新型功率器件,随着功率半导体器件的功率、容量不断增加和性能的不断提高,其应用范围也在不断扩大。在高压直流电源,马达传动等低频大功率领域,功率器件更是不可缺少的重要半导体器件。然而,在工程应用过程中,常常会因一些“偶然”因素导致电路功能失效或损坏。经调查,除电路元件老化及短路、断路等易修复的故障因素外,还存在一些不易为人所知的静电放电(ESD)产生的电路故障,即“偶然”失效。要排除这些潜在失效因素,需要在功率器件和电路端口采用适当的静电防护措施。
近20年来,人们利用功率器件大电流、耐高压的特性,常采用横向双扩散绝缘栅场效应管(LDMOS)在智能功率IC的输出端口既用作功率趋动管,又用作ESD防护器件。然而,在ESD防护应用中的实践证明,LDMOS器件的ESD保护性能较差,少数LDMOS器件因其栅氧抗击穿能力低,抵抗不了高压ESD脉冲的冲击而被损坏。即使多数LDMOS通过场板技术或降低表面场(RESURF)技术,提高了器件的栅氧抗击穿能力,但是,大部分LDMOS器件仍在高压ESD脉冲作用下,一旦触发回滞,器件就遭到损坏,鲁棒性较弱,达不到国家规定的电子产品要求人体模型不低于2000V的静电防护标准。虽然近年来有人提出了一种SCR-LDMOS两结构相结合的高压ESD保护器件,该器件的鲁棒性与单结构LDMOS的鲁棒性相比,虽得到大幅提高,但维持电压依然偏低,仍存在高触发电压、低维持电压、容易进入闩锁状态的风险。尤其对于一些高压驱动芯片如三相马达正、反转驱动芯片,其高压驱动电路中存在正反向电压,针对这些特殊高压驱动芯片,不但需要对高压驱动电路的正向ESD脉冲予以泄放,而且要求对反向ESD高压脉冲也能够泄放,从而真正降低正、反双向ESD脉冲对高压驱动电路造成功能失效的风险。本发明提供了一种新的技术方案,可以提高器件的耐压能力和维持电压,又能提高二次击穿电流,增强其鲁棒性。
发明内容
针对现有技术所存在的上述技术缺陷,本发明实例设计了一种纵向NPN触发的高维持电压的高压ESD保护器件,既充分利用了LDMOS器件能承受高压击穿,以及NPN器件高维持电压的特点,又利用了SCR器件低导通电阻、大电流泄放能力的特点,通过利用N下沉阱、N埋层、P外延和高压N阱版图层次的特殊设计,使器件在高压ESD脉冲作用下,纵向NPN结构中的反向PN结被击穿,形成多条ESD电流泄放路径。且上述特殊设计的版图层次,延长了器件触发后的电流导通路径,改变了器件内部的电场分布,有利于提高器件的耐压能力和维持电压,增大二次击穿电流。可以实现耐高压、高维持电压,低导通电阻、强鲁棒性等ESD保护性能。
本发明通过以下技术方案实现:
一种纵向NPN触发的高维持电压的高压ESD保护器件,其包括正、反向高压ESD电流泄放路径,以提高二次击穿电流,降低导通电阻。其特征在于:主要由衬底Psub,N埋层,P外延,第一N下沉阱,高压深N阱,第二N下沉阱,第一N+注入区,第一P+注入区,第二N+注入区,第三N+注入区,第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区和多晶硅栅及其覆盖的栅薄氧化层构成;
所述N埋层在所述衬底Psub的表面;
所述P外延在所述N埋层上;
所述P外延上从左到右依次设有所述第一场氧隔离区、所述第一N下沉阱、所述高压深N阱及所述第二N下沉阱和所述第五场氧隔离区;
所述第一N下沉阱上设有所述第一N+注入区,所述第一场氧隔离区与所述第一N+注入区相连接;
所述高压深N阱上从左到右依次设有所述第一P+注入区、所述第三场氧隔离区和所述第二N+注入区;
所述第一N+注入区与所述第一P+注入区之间设有所述第二场氧隔离区;
所述第二N下沉阱上设有所述第三N+注入区;
所述第二N+注入区与所述第三N+注入区之间设有所述第四场氧隔离区、所述多晶硅栅和所述栅薄氧化层,所述第四场氧隔离区左半部分位于所述高压深N阱的表面部分区域上,所述第四场氧隔离区右半部分位于所述多晶硅栅的表面部分区域上,所述多晶硅覆盖了全部的所述栅薄氧化层,所述栅薄氧化层横跨在所述高压深N阱和所述P外延上的表面部分区域;
所述第一N+注入区、所述第三N+注入区分别与金属层1的第一金属层和第二金属层相连接,金属层1的所述第一金属层、所述第二金属层与金属层2的第三金属层相连接,并从金属层2的所述第三金属层引出一电极,用作器件的阴极;
所述多晶硅栅与金属层1的第四金属层相连接,并从金属层1的所述第四金属层引出一电极,用作器件的栅极;
所述第一P+注入区、所述第二N+注入区分别与金属层1的第五金属层和第六金属层相连接,金属层1的所述第五金属层、所述第六金属层与金属层2的第七金属层相连接,并从金属层2的所述第七金属层引出一电极,用作器件的阳极。
本发明的有益技术效果为:
(1)本发明实例器件充分利用了SCR开启速度快、二次击穿电流大(强鲁棒性)、导通电阻小与LDMOS耐高压和NPN高维持电压的优点,充分利用所述高压N阱与所述P外延区域中杂质离子浓度不高的特点,可以提高器件的耐高压能力。
(2)本发明实例器件利用所述第一N下沉阱、所述第二N下沉阱、所述N埋层、所述P外延版图层次的特殊设计,可以构成纵向NPN结构,可以提高器件的耐压能力、降低表面电场,还能延长器件触发导通后的ESD电流泄放路径,提高维持电压。
(3)与现有技术相比,本发明实例器件不仅可以降低了导通电阻、增强了ESD电流泄放能力,还能实现正、反向ESD脉冲电压的双向防护。改正了以往LDMOS高压保护器件鲁棒性弱、响应速度缓慢、不能及时开启以及单向ESD保护等缺点,可实现高维持电压、强鲁棒性的ESD保护需求。
附图说明
图1是本发明实施例的内部结构剖面示意图;
图2是本发明实例用于高压ESD保护的电路连接图;
图3是本发明实例中正向ESD脉冲作用下的等效电路及其ESD电流泄放路径;
图4是本发明实例中反向ESD脉冲作用下的等效电路及其ESD电流泄放路径。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明:
本发明实例设计了一种纵向NPN触发的高维持电压的高压ESD保护器件,既充分利用了LDMOS器件耐高压和NPN器件高维持电压的特点,又利用了SCR器件低导通电阻、大电流泄放能力的特点,通过使用N型下沉阱、N型埋层、P型外延层和高压深N阱,构成纵向NPN结构中反向PN结被触发导通的ESD保护器件,且延长了器件触发后的电流导通路径。通过拉长多晶硅栅的长度,提高器件的耐压能力和维持电压,增大二次击穿电流,降低导通电阻。
如图1所示的本发明实例器件内部结构的剖面图,一种纵向NPN触发的高维持电压的高压ESD保护器件,其包括正、反向高压ESD电流泄放路径,以提高二次击穿电流,降低导通电阻。其特征在于:主要由衬底Psub 101,N埋层102,P外延103,第一N下沉阱104,高压深N阱105,第二N下沉阱106,第一N+注入区107、第一P+注入区108、第二N+注入区109、第三N+注入区110,第一场氧隔离区111、第二场氧隔离区112、第三场氧隔离区113、第四场氧隔离区114、第五场氧隔离区117和多晶硅栅115及其覆盖的栅薄氧化层116构成。
所述N埋层102在所述衬底Psub 101的表面,通过在所述Psub 101上大注入N型掺杂离子形成,其N型杂质离子浓度仅次于所述第一N+注入区107、所述第二N+注入区109、所述第三N+注入区110中的N型杂质离子浓度,有利于将器件内部横向电场变为纵向电场,提高器件的耐压能力。
所述P外延103在所述N埋层102上,在所述N埋层102上生长一层厚度为8~10μm的P型外延层,合理控制所述P外延103的厚度,防止因基区穿通造成器件的ESD保护性能失效;所述P外延103中P型杂质离子浓度在P型导电类型的器件版图层次中略高于所述衬底Psub 101,远低于所述第一P+注入区108中P型杂质离子浓度,由此有助于提高器件的耐压能力。
所述P外延103上从左到右依次设有所述第一场氧隔离区111、所述第一N下沉阱104、所述高压深N阱105及所述第二N下沉阱106和所述第五场氧隔离区117。
所述第一N下沉阱104在所述N埋层102上,通过在所述P外延103的表面部分区域中高能量大注入N型掺杂离子形成,所述第一N下沉阱104中N型杂质离子浓度在N型导电类型的版图层次中仅次于所述N埋层102;所述第一N下沉阱104上设有所述第一N+注入区107,所述第一场氧隔离区111与所述第一N+注入区107相连接。
所述高压深N阱105在所述P外延103上,在所述P外延103的表面部分区域中大能量注入N型掺杂离子形成,所述高压深N阱105中的N型杂质离子浓度在N型导电类型的版图层次中为最低,由此可提高器件的耐压能力;所述高压深N阱105上从左到右依次设有所述第一P+注入区108、所述第三场氧隔离区113和所述第二N+注入区109。
所述第一N+注入区107与所述第一P+注入区108之间设有所述第二场氧隔离区112,所述高压深N阱105的左侧边缘与所述第一P+注入区108之间的距离约为所述第二场氧隔离区112长度的一半,所述第二场氧隔离区112的横向长度较大,保证所述第一N下沉阱104、所述P外延103与所述高压深N阱105之间不会发生基区穿通。
所述第二N下沉阱106与所述第一N下沉阱104采用同一掩膜版,注入能量、注入时间和N型杂质离子浓度完全相同,所述第二N下沉阱106上设有所述第三N+注入区110。
所述第二N+注入区109与所述第三N+注入区110之间设有所述第四场氧隔离区114、所述多晶硅栅115和所述栅薄氧化层116,所述第四场氧隔离区114左半部分位于所述高压深N阱105的表面部分区域上,所述第四场氧隔离区114右半部分位于所述多晶硅栅115的表面部分区域上,所述多晶硅115覆盖了全部的所述栅薄氧化层116,所述栅薄氧化层116横跨在所述高压深N阱105和所述P外延103的表面部分区域上;所述多晶硅栅115的长度较大,一是有助于防止所述高压深N阱105、所述P外延103与所述第二N下沉阱106之间发生基区穿通,二是有助于增大NPN结构的基区宽度,延长ESD电流泄放路径,提高维持电压。
如图2所示,所述第一N+注入区107和所述第三N+注入区110分别与金属层1的218、224相连接,所述金属层1的218、224与金属层2的225相连接,并从所述金属层2的225引出一电极226,用作器件的阴极;所述多晶硅栅115与金属层1的(223)相连接、并从所述金属层1的(223)引出一电极(227),用作器件的栅极;所述第一P+注入区108、所述第二N+注入区109分别与金属层1的219、220相连接,所述金属层1的219、220与金属层2的221相连接,并从所述金属层2的221引出一电极222,用作器件的阳极。
如图3所示,当器件所述阳极接高压ESD脉冲的高电位,所述阴极和所述栅极接地时,所述高压深N阱105、所述P外延103、所述N埋层102可构成一纵向NPN结构,当高压ESD脉冲超过所述高压深N阱105与所述P外延103界面处反向PN结的击穿电压时,图3中虚线椭圆框内的T1、T2、T3寄生晶体管的集电结被击穿,器件被触发导通,形成图3中三条带箭头的ESD电流路径,即形成LDMOS、SCR和BJT三结构同时开启的ESD电流导通路径,可提高二次击穿电流和维持电压,降低导通电阻。
如图4所示,当器件所述阴极接高压ESD脉冲的高电位,所述阳极和所述栅极接地时,高压ESD脉冲高于所述N埋层102与所述P外延103界面处的反向PN结的击穿电压时,图4中虚线椭圆框内的T4、T5晶体管集电结被触发导通,形成由所述第一N下沉阱104、所述第二N下沉阱106、所述N埋层102、所述P外延103与所述高压深N阱105构成NPN两叉指结构的ESD电流泄放路径,可提高器件反向脉冲的二次击穿电流、降低导通电阻,具有强鲁棒性。
利用所述第一N下沉阱104、所述第二N下沉阱106、所述N埋层102、所述P外延103和所述高压深N阱105,构成了一具有较长导通路径纵向结构的ESD保护器件,降低了表面电场,可提高器件的耐高压能力和维持电压。
通过拉长所述多晶硅栅115的横向长度,增大由所述高压深N阱105、所述P外延103与所述N埋层102构成的NPN结构的基区宽度,提高器件的维持电压。
本发明实例器件采用0.35μm的BCD高压工艺,本发明实例器件中所述P外延103的厚度为8~10μm,由此既可以防止所述高压深N阱105与所述P外延103之间的耗尽区和所述P外延103与所述N埋层102之间的耗尽区重叠,即NPN结构不发生基区穿通,又能保证器件在ESD脉冲来临时及时开启。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围当中。