CN204167320U - 一种具有高维持电压的igbt结构的esd保护器件 - Google Patents
一种具有高维持电压的igbt结构的esd保护器件 Download PDFInfo
- Publication number
- CN204167320U CN204167320U CN201420575238.2U CN201420575238U CN204167320U CN 204167320 U CN204167320 U CN 204167320U CN 201420575238 U CN201420575238 U CN 201420575238U CN 204167320 U CN204167320 U CN 204167320U
- Authority
- CN
- China
- Prior art keywords
- trap
- injection region
- isolated area
- metal level
- oxygen isolated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
一种具有高维持电压的IGBT结构的ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底、高压N阱、N阱、P阱、第一P+注入区、第二P+注入区、N+注入区、第三P+注入区、第四P+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该IGBT结构的ESD保护器件在高压ESD脉冲作用下，一方面由第三P+注入区、N阱、高压N阱、P阱、N+注入区形成具有PNPN结构的电流泄放路径，提高器件的失效电流、增强器件的ESD鲁棒性；另一方面由第三P+注入区、N阱、第四P+注入区、第一P+注入区、P阱以及第二P+注入区形成寄生PNP三极管和寄生电阻串联的另一条电流泄放路径，以提高器件的维持电压，增强器件的抗闩锁能力。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有高维持电压的IGBT结构的ESD保护器件，可用于提高片上IC高压ESD保护的可靠性。
背景技术
静电放电(ESD)现象普遍存在于自然界中，在芯片生产、封装、测试、存放、运输过程中不可避免受ESD的影响，据美国National Semiconductor公司统计，ESD现象已经成为引起集成电路产品失效最为重要的原因之一。随着功率半导体器件以及各种先进高压工艺的快速发展，功率集成电路已经广泛的应用在人们的生活和生产中，同时，对功率器件的性能的要求也不断提高，但由于这些功率集成电路通常工作在大电压、大电流、强电磁干扰、频繁热插拔、高低温等高强度的工作环境下，因此对高压功率集成电路产品的片上ESD保护设计需要额外的考量，研究高压功率集成电路的ESD现象以及设计高效的高压ESD防护器件对提高功率集成电路成品率和可靠性具有不可忽视的作用。
近年来，LDMOS由于其结构简单、耐高压、工艺成本低等特性，常用作高压ESD保护器件。然而，实践证明，LDMOS器件的ESD保护性能较差，ESD鲁棒性较弱，达不到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。与传统的LDMOS器件相比，IGBT器件在ESD应力作用下，会形成类似SCR结构的PNPN电流泄放路径，因此具有很高的电流泄放能力，能够表现出较强的ESD鲁棒性，但维持电压低于正常工作电压，器件存在进入闩锁状态的风险。本发明提供了一种新的IGBT结构的高压ESD防护技术方案，它一方面可构成类似SCR结构的PNPN电流泄放路径，可提高器件在有限版图面积下的电流泄放效率，增强器件的ESD鲁棒性，另一方面存在由PNP结构和电阻串联的另一条电流泄放路径，能有效提高器件的维持电压避免器件进入闩锁状态。
发明内容
针对现有的高压ESD防护器件中普遍存在的维持电压过低、抗闩锁能力不足的问题，本发明实例设计了一种具有高维持电压的IGBT结构的ESD保护器件，既充分利用了IGBT器件强电流处理能力的特点，又通过增加P+注入的版图层次以及特殊的金属连接，使器件在高压ESD脉冲作用下，既能形成PNPN结构的ESD电流泄放路径，又能够形成具有PNP三极管和电阻串联的另外一条ESD电流泄放路径，可得到高维持电压、强鲁棒性的可适用于高压IC电路中的ESD保护器件。
本发明通过以下技术方案实现：
一种具有高维持电压的IGBT结构的ESD保护器件，其包括具有PNPN结构的和寄生PNP结构与电阻串联的两条ESD电流泄放路径，以增强器件的ESD鲁棒性和提高维持电压。其特征在于：主要由P衬底、高压N阱、P阱、N阱、第一P+注入区、第二P+注入区、N+注入区、第三P+注入区、第四P+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区、第六场氧隔离区和多晶硅栅及其覆盖的薄栅氧化层构成；
所述高压N阱在所述P衬底的表面区域；
在所述高压N阱的表面区域从左到右依次设有所述P阱和所述N阱，所述P阱和所述N阱之间设有所述多晶硅栅及其覆盖的所述薄栅氧化层、所述第四场氧隔离；
所述P阱的表面部分区域从左到右依次设有所述第一P+注入区、所述第二场氧隔离区、所述第二P+注入区、所述第三场氧隔离区和所述N+注入区，所述第一P+注入区的右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述第二P+注入区的左侧相连，所述第二场氧隔离区的横向长度控制在一定的范围内，以调整寄生电阻阻值的大小，所述第二P+注入区的右侧与所述第三场氧隔离区的左侧相连，所述第三场氧隔离区的右侧与所述N+注入区的左侧相连，在所述高压N阱的左侧边缘与所述第一P+注入区之间设有所述第一场氧隔离区，所述第一场氧隔离区的右侧与所述第一P+注入区的左侧相连，所述 第一场氧隔离区的左侧与所述高压N阱的左侧边缘相连；
所述多晶硅栅及其覆盖的薄栅氧化层横跨在所述高压N阱和所述P阱表面部分区域，所述多晶硅栅及其覆盖的薄栅氧化层与所述P阱交叠的长度必须控制在一定的范围内，以满足不同电压的开启要求，所述多晶硅栅及其覆盖的所述薄栅氧化层的左侧与所述N+注入区的右侧相连；
所述第四场氧隔离区横跨在所述高压N阱和所述N阱表面部分区域，所述第四场氧隔离区的左侧与所述多晶硅栅覆盖的所述薄栅氧化层的右侧相连，所述多晶硅栅覆盖了所述第四场氧隔离区的表面部分区域，所述第四场氧隔离区的右侧与所述第三P+注入区的左侧相连；
所述N阱内设有所述第三P+注入区、所述第五场氧隔离区和所述第四P+注入区，所述第三P+注入区的右侧与所述第五场氧隔离区的左侧相连，所述第五场氧隔离区的右侧与所述第四P+注入区的左侧相连，所述第五场氧隔离区的横向长度必须控制在一定的数值范围内；
所述第六场氧隔离区横跨在所述高压N阱和所述N阱表面部分区域，所述第六场氧隔离区的左侧与所述第四P+注入区的右侧相连，所述第六场氧隔离区的右侧与所述高压N阱的右侧边缘相连；
所述第二P+注入区与金属层1的第二金属层相连接，所述N+注入区与金属层1的第三金属层相连接，所述多晶硅栅与金属层1的第四金属层相连接，所述金属1的第二金属层、所述金属层1的第三金属层和所述金属1的第四金属层均与金属2相连，并从所述金属2引出一电极，用作器件的金属阴极；
所述第一P+注入区与金属层1的第五金属层相连接，所述第四P+注入区与金属层1的第六金属层相连接，所述金属层1的第五金属层和所述金属层1的第六金属层均与所述金属层1的第七金属层相连；
所述第三P+注入区与金属层1的第一金属层相连，并从所述金属层1的第一金属层引出一电极，用作器件的金属阳极。
本发明的有益技术效果为：
(1)本发明实例器件利用所述金属阳极、所述第三P+注入区、所述N阱、所述高压N阱、所述P阱、所述N+注入区和所述金属阴极构成一条类似SCR结构的PNPN结构ESD电流泄放路径，以提高器件的二次失效电流、增强ESD鲁棒性。
(2)本发明实例存在一条由PNP结构和寄生电阻构成的ESD电流泄放路径，以钳制ESD保护器件的两端电压，实现有限的版图面积下获得高维持电压的设计目标，同时，本发明实例器件还能通过调节某关键版图特征参数调整维持电压值，使器件能应用于不同需求的功率集成电路产品中的高压ESD保护。
(3)本发明实例器件两条ESD电流泄放路径都存在寄生PNP三极管结构，且所述第三P+注入区、所述N阱以及所述高压N阱分别为两个寄生PNP三极管共用的发射极和基极，以保证两条ESD电流泄放路径可以同时开启。
附图说明
图1是本发明实施例的内部结构剖面示意图；
图2是本发明实例用于高压ESD保护的电路连接图；
图3是本发明实例器件的ESD脉冲作用下的等效电路。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种具有高维持电压的IGBT结构的ESD保护器件，既充分利用了IGBT器件强电 流处理能力特点，增强器件的ESD鲁棒性。又利用P+版图结构的增加和特殊金属连接，可以增大器件的维持电压，通过调整关键的版图尺寸使器件满足于不同需求的功率集成电路产品中的高压ESD保护，不会产生闩锁效应。
如图1所示的本发明实例器件内部结构的剖面图，具体为一种具有高维持电压的IGBT结构的ESD保护器件，具有PNPN结构和PNP与寄生电阻串联的两条ESD电流泄放路径，以增强器件的ESD鲁棒性和提高维持电压。其特征在于：包括P衬底101、高压N阱102、P阱103、N阱104、第一P+注入区105、第二P+注入区106、N+注入区107、第三P+注入区108、第四P+注入区109、第一场氧隔离区110、第二场氧隔离区111、第三场氧隔离区112、第四场氧隔离区115、第五场氧隔离区116、第六场氧隔离区117和多晶硅栅114及其覆盖的薄栅氧化层113。
所述高压N阱102在所述P衬底101的表面区域，以提高器件的耐压能力。
在所述高压N阱102的表面区域从左到右依次设有所述P阱103和所述N阱104，所述P阱103和所述N阱104之间设有所述多晶硅栅114及其覆盖的所述薄栅氧化层113、所述第四场氧隔离115。
所述P阱103的表面部分区域从左到右依次设有所述第一P+注入区105、所述第二场氧隔离区111、所述第二P+注入区106、所述第三场氧隔离区112和所述N+注入区107，所述第一P+注入区105的右侧与所述第二场氧隔离区111的左侧相连，所述第二场氧隔离区111的右侧与所述第二P+注入区106的左侧相连，所述第二场氧隔离区111的横向长度控制在一定的数值范围内，以调整所述P阱103寄生电阻阻值的大小，所述第二P+注入区106的右侧与所述第三场氧隔离区112的左侧相连，所述第三场氧隔离区112的右侧与所述N+注入区107的左侧相连，在所述高压N阱102的左侧边缘与所述第一P+注入区105之间设有所述第一场氧隔离区110，所述第一场氧隔离区110的右侧与所述第一P+注入区105的左侧相连，所述第一场氧隔离区110的左侧与所述高压N阱102的左侧边缘相连。
所述多晶硅栅114及其覆盖的薄栅氧化层113横跨在所述高压N阱102和所述P阱103表面部分区域，所述多晶硅栅114及其覆盖的薄栅氧化层113与所述P阱103交叠的长度必须控制在一定的范围内，以满足不同电压的开启要求，所述多晶硅栅114及其覆盖的所述薄栅氧化层113的左侧与所述N+注入区107的右侧相连。
所述第四场氧隔离区115横跨在所述高压N阱102和所述N阱104表面部分区域，所述第四场氧隔离区115的左侧与所述多晶硅栅114覆盖的所述薄栅氧化层113的右侧相连，所述多晶硅栅114覆盖了所述第四场氧隔离区115的表面部分区域，所述第四场氧隔离区115的右侧与所述第三P+注入区108的左侧相连。
所述N阱104内设有所述第三P+注入区108、所述第五场氧隔离区116和所述第四P+注入区109，所述第三P+注入区108的右侧与所述第五场氧隔离区116的左侧相连，所述第五场氧隔离区116的右侧与所述第四P+注入区109的左侧相连，所述第五场氧隔离区116的横向长度必须控制在一定的数值范围内，以控制由所述第三P+注入区108、所述N阱104以及所述第四P+注入区109构成的寄生PNP三极管的基区长度，从而调整器件两端的维持电压值。
所述第六场氧隔离区117横跨在所述高压N阱102和所述N阱104表面部分区域，所述第六场氧隔离区117的左侧与所述第四P+注入区109的右侧相连，所述第六场氧隔离区117的右侧与所述高压N阱102的右侧边缘相连。
如图2所示，所述第二P+注入区106与金属1的第二金属层119相连接，所述N+注入区120与金属层1的第三金属层120相连接，所述多晶硅栅114与金属层1的第四金属层121相连接，所述金属层1的第二金属层119、所述金属层1的第三金属层120和所述金属层1的第四金属层121均与金属2 125相连，并从所述金属2 125引出一电极126，用作器件的金属阴极，接ESD脉冲的低电位。
所述第三P+注入区108与金属层1的第一金属层122相连，并从所述金属层1的第一金属层122引出一电极127，用作器件的金属阳极，接ESD脉冲的高电位。
所述第一P+注入区105与金属层1的第五金属层118相连接，所述第四P+注入区109与金属层1的第六金属层123相连接，所述金属层1的第五金属层118和所述金属层1的第六金属层123均与所述金属层1的第七金属层124相连，以在器件中实现由寄生PNP三极管结构和寄生电阻串联的ESD电流泄放路径。
如图3所示，当ESD脉冲作用于本发明实例器件时，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位，当所述第二P+注入区106、所述P阱103上的电阻R2上的电位上升至0.7V时，寄生NPN管T2的发射极正偏，随着ESD脉冲进一步增大，所述高压N阱102与所述P阱103形成的反偏PN结内的雪崩倍增效应不断增强，并导致空间电荷区内的少数载流子的浓度远超过多数载流子，当所述高压N阱、所述N阱上的电阻R1上的电位上升至0.7V时，寄生PNP管T1、T3同时触发开启，分别形成由所述第三P+注入区108、所述N阱104、所述高压N阱102、所述P阱103、所述N+注入区107构成的PNPN结构的ESD电流泄放路径和由所述第三P+注入区108、所述N阱104、所述第四P+注入区109、所述第一P+注入区105、所述P阱103、所述第二P+注入区106构成的寄生PNP三极管和P阱寄生电阻R3串联的另一条ESD电流泄放路径。所述第三P+注入区108、所述N阱104、所述高压N阱102、所述P阱103、所述N+注入区107构成的PNPN结构的ESD电流泄放路径可以提高器件的电流处理能力、增强器件的ESD鲁棒性；所述第三P+注入区108、所述N阱104、所述第四P+注入区109、所述第一P+注入区105、所述P阱103、所述第二P+注入区106构成的寄生PNP三极管和P阱寄生电阻串联的ESD电流泄放路径，用于钳制器件两端的电压值，有效提高维持电压，防止器件进入闩锁状态。最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种具有高维持电压的IGBT结构的ESD保护器件，其包括具有PNPN结构的ESD电流泄放路径和PNP与电阻串联结构的另一条电流泄放路径，以增强器件的ESD鲁棒性同时提高维持电压，其特征在于：主要由P衬底(101)、高压N阱(102)、P阱(103)、N阱(104)、第一P+注入区(105)、第二P+注入区(106)、N+注入区(107)、第三P+注入区(108)、第四P+注入区(109)、第一场氧隔离区(110)、第二场氧隔离区(111)、第三场氧隔离区(112)、第四场氧隔离区(115)、第五场氧隔离区(116)、第六场氧隔离区(117)和多晶硅栅(114)及其覆盖的薄栅氧化层(113)构成；
所述高压N阱(102)在所述P衬底(101)的表面区域；
在所述高压N阱(102)的表面区域从左到右依次设有所述P阱(103)和所述N阱(104)，所述P阱(103)和所述N阱(104)之间设有所述多晶硅栅(114)及其覆盖的所述薄栅氧化层(113)、所述第四场氧隔离(115)；
所述P阱(103)的表面部分区域从左到右依次设有所述第一P+注入区(105)、所述第二场氧隔离区(111)、所述第二P+注入区(106)、所述第三场氧隔离区(112)和所述N+注入区(107)，所述第一P+注入区(105)的右侧与所述第二场氧隔离区(111)的左侧相连，所述第二场氧隔离区(111)的右侧与所述第二P+注入区(106)的左侧相连，所述第二场氧隔离区(111)的横向长度必须控制在一定的范围内，所述第二P+注入区(106)的右侧与所述第三场氧隔离区(112)的左侧相连，所述第三场氧隔离区(112)的右侧与所述N+注入区(107)的左侧相连，在所述高压N阱(102)的左侧边缘与所述第一P+注入区(105)之间设有所述第一场氧隔离区(110)，所述第一场氧隔离区(110)的右侧与所述第一P+注入区(105)的左侧相连，所述第一场氧隔离区(110)的左侧与所述高压N阱(102)的左侧边缘相连；
所述多晶硅栅(114)及其覆盖的薄栅氧化层(113)横跨在所述高压N阱(102)和所述P阱(103)表面部分区域，所述多晶硅栅(114)及其覆盖的薄栅氧化层(113)与所述P阱(103)交叠的长度必须控制在一定的范围内，以满足不同电压的开启要求，所述多晶硅栅(114)及其覆盖的所述薄栅氧化层(113)的左侧与所述N+注入区(107)的右侧相连；
所述第四场氧隔离区(115)横跨在所述高压N阱(102)和所述N阱(104)表面部分区域，所述第四场氧隔离区(115)的左侧与所述多晶硅栅(114)覆盖的所述薄栅氧化层(113)的右侧相连，所述多晶硅栅(114)覆盖了所述第四场氧隔离区(115)的表面部分区域，所述第四场氧隔离区(115)的右侧与所述第三P+注入区(108)的左侧相连；
所述N阱(104)内设有所述第三P+注入区(108)、所述第五场氧隔离区(116)和所述第四P+注入区(109)，所述第三P+注入区(108)的右侧与所述第五场氧隔离区(116)的左侧相连，所述第五场氧隔离区(116)的右侧与所述第四P+注入区(109)的左侧相连，所述第五场氧隔离区(116)的横向长度必须控制在一定的数值范围内；
所述第六场氧隔离区(117)横跨在所述高压N阱(102)和所述N阱(104)表面部分区域，所述第六场氧隔离区(117)的左侧与所述第四P+注入区(109)的右侧相连，所述第六场氧隔离区(117)的右侧与所述高压N阱(102)的右侧边缘相连；
所述第二P+注入区(106)与金属层1的第二金属层(119)相连接，所述N+注入区(107)与金属层1的第三金属层(120)相连接，所述多晶硅栅(114)与金属层1第四金属层(121)相连接，所述金属1的第二金属层(119)、所述金属层1的第三金属层(120)和所述金属层1的第四金属层(121)均与金属层2(125)相连，并从所述金属层2(125)引出一电极(126)，用作器件的金属阴极；
所述第一P+注入区(105)与金属层1的第五金属层(118)相连接，所述第四P+注入区(109)与金属层1的第六金属层(123)相连接，所述金属层1的第五金属层(118)和所述金属层1的第六金属层(123)均与金属层1的第七金属层(124)相连；
所述第三P+注入区(108)与金属层1的第一金属层(122)相连，并从所述金属1层的第一金属层(122) 引出一电极(127)，用作器件的金属阳极。
2.如权利要求1所述的一种具有高维持电压的IGBT结构的ESD保护器件，其特征在于：所述金属阳极、所述第三P+注入区(108)、所述N阱(104)、所述高压N阱(102)、所述P阱(103)、所述N+注入区(107)和所述金属阴极构成一条PNPN结构的ESD电流泄放路径，以提高器件的二次失效电流、增强器件的ESD鲁棒性。
3.如权利要求1所述的一种具有高维持电压的IGBT结构的ESD保护器件，其特征在于：由所述第三P+注入区(108)、所述N阱(104)、所述高压N阱(102)、所述第四P+注入区(109)、所述第一P+注入区(105)、所述P阱(103)以及所述第二P+注入区(106)形成的寄生PNP三极管和寄生电阻串联的电流泄放路径，以有效提高器件的维持电压，通过调节所述第五场氧隔离区(116)和所述第二场氧隔离区(111)的横向长度，可以满足不同维持电压的ESD保护需求。
4.如权利要求1所述的一种具有高维持电压的IGBT结构的ESD保护器件，其特征在于：由所述第三P+注入区(108)、所述N阱(104)、所述高压N阱(102)以及所述P阱(103)形成的PNPN电流泄放路径中的寄生PNP三极管和由所述第三P+注入区(108)、所述N阱(104)、所述高压N阱(102)以及所述第四P+注入区(109)形成的寄生PNP三极管和寄生电阻串联的电流泄放路径中的寄生PNP三极管共用发射极和基极，以使得两个寄生PNP三极管相互促进作用，保证两条ESD电流泄放路径同时开启。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420575238.2U CN204167320U (zh) | 2014-09-28 | 2014-09-28 | 一种具有高维持电压的igbt结构的esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420575238.2U CN204167320U (zh) | 2014-09-28 | 2014-09-28 | 一种具有高维持电压的igbt结构的esd保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204167320U true CN204167320U (zh) | 2015-02-18 |
Family
ID=52540980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420575238.2U Expired - Fee Related CN204167320U (zh) | 2014-09-28 | 2014-09-28 | 一种具有高维持电压的igbt结构的esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204167320U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104485329A (zh) * | 2014-09-28 | 2015-04-01 | 江南大学 | 一种具有高维持电压的igbt结构的esd保护器件 |
-
2014
- 2014-09-28 CN CN201420575238.2U patent/CN204167320U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104485329A (zh) * | 2014-09-28 | 2015-04-01 | 江南大学 | 一种具有高维持电压的igbt结构的esd保护器件 |
| CN104485329B (zh) * | 2014-09-28 | 2017-06-23 | 江南大学 | 一种具有高维持电压的igbt结构的esd保护器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681660B (zh) | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 | |
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN105489603B (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN102142440B (zh) | 一种可控硅器件 | |
| CN102956632A (zh) | 一种低寄生电容的双向scr静电放电保护结构 | |
| CN105390491A (zh) | 一种具有源端内嵌叉指nmos的ldmos-scr器件 | |
| CN102254912A (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN203659860U (zh) | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 | |
| CN103715233B (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN205388971U (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN104269401B (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN201041806Y (zh) | 一种增大静电电流有效流通面积的esd防护器件 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN104485329A (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN204167320U (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN103617996B (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN104733443A (zh) | 用于静电防护的半导体结构 | |
| CN203659861U (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN205016523U (zh) | 一种静电保护电路及集成电路 | |
| CN203659868U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN104576639B (zh) | 一种具有小回滞窗口的高压esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150218 Termination date: 20170928 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |