CN205388971U - 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 - Google Patents
一种pmos触发ldmos-scr结构的高维持电压esd保护器件 Download PDFInfo
- Publication number
- CN205388971U CN205388971U CN201620012481.2U CN201620012481U CN205388971U CN 205388971 U CN205388971 U CN 205388971U CN 201620012481 U CN201620012481 U CN 201620012481U CN 205388971 U CN205388971 U CN 205388971U
- Authority
- CN
- China
- Prior art keywords
- injection region
- metal
- isolated area
- oxygen isolated
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Thyristors (AREA)
Abstract
一种PMOS触发LDMOS‑SCR结构的高维持电压ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底、N阱、P阱、第一P+注入区、第二P+注入区、N+注入区、第三P+注入区、第四P+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该LDMOS‑SCR结构的ESD保护器件在高压ESD脉冲作用下，一方面由第三P+注入区、第二多晶硅栅及其覆盖的薄栅氧化层、N阱、第四P+注入区构成的PMOS泄放路径，提高器件的维持电压、降低器件的触发电压；另一方面由所述第四P+注入区、所述N阱、所述P阱、所述第二P+注入区构成一条PNPN结构的ESD电流泄放路径，以提高器件的二次失效电流、增强器件的ESD鲁棒性。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，可用于提高片上IC高压ESD保护的可靠性。
背景技术
在人们的日常生活中，静电现象(ESD)现象无处不在。且随着集成电路的快速发展，静电放电在集成电路的生产、封装、测试、存放、运输等过程中对电子产品系统可靠性的威胁日益严重，因静电放电引起的集成电路产品失效已成为电子产品系统可靠性下降的最重要因素之一。另一方面，近来的功率集成技术的快速发展，高压功率集成电路的使用日益广泛。然而，因多数高压功率集成电路产品的工作环境较为恶劣，通常工作在大电压、大电流、强电磁干扰、频繁热插拔、高低温等环境下，所以，高压集成电路的片上ESD防护已成为提高集成电路系统可靠性的重要因素，研究高压功率集成电路的ESD防护及其器件结构的设计，对提高功率集成电路的成品率和系统可靠性具有十分重要的作用。
功率集成工艺的快速发展给LDMOS-SCR结构输出管的广泛应用带来了前所未有的机遇。同时，LDMOS-SCR由于其结构简单、耐高压、工艺成本低等特性，也常用作高压ESD保护器件。然而，实践证明，LDMOS-SCR虽然具有较强的ESD电流泄放能力，但自身也存在很多缺陷，如：触发电压较高，维持电压过低等，达不到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。与传统的LDMOS-SCR器件相比，本发明提出的一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，在ESD应力作用下，会形成类似SCR结构的PNPN电流泄放路径，一方面具有较大的ESD电流泄放能力，能够表现出较强的ESD鲁棒性，另一方面，本发明器件的内嵌PMOS结构可以在SCR结构开启前先行泄放ESD电流，辅助SCR结构的开启，从而减低了器件的触发电压。当SCR结构开启并泄放ESD电流的同时，内嵌PMOS结构同时参与ESD电流的泄放，部分空穴电流将通过内嵌PMOS结构直接泄放，从而削弱了SCR结构中寄生PNP的电流泄放能力，降低了SCR结构的正反馈效应，从而有效的提高的器件的维持电压，可降低LDMOS-SCR结构的ESD防护器件产生闩锁的风险。
发明内容
针对现有的高压ESD防护器件中普遍存在的维持电压过低、抗闩锁能力不足的问题，本发明实例设计了一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，既充分利用了LDMOS-SCR器件强电流泄放能力的特点，又利用了内嵌PMOS结构电压钳制能力强的特性。当器件在高压ESD脉冲作用下，内嵌PMOS一方面可以辅助触发LDMOS-SCR结构，另一方面又能参与PNPN结构的ESD电流泄放，可实现低触发电压、高维持电压、强鲁棒性的可适用于高压IC电路中的ESD保护。
本发明通过以下技术方案实现：
一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，其包括具有内嵌PMOS结构的ESD电流触发路径和LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高维持电压，其特征在于：主要由P衬底、N阱、P阱、第一P+注入区、第二P+注入区、第一N+注入区、第三P+注入区、第四P+注入区、第二N+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区和第一多晶硅栅及其覆盖的第一薄栅氧化层、第二多晶硅栅及其覆盖的第二薄栅氧化层构成；
在所述P衬底的表面区域从左到右依次设有所述P阱和所述N阱，所述第一多晶硅栅和所述第一薄栅氧化层横跨在所述P阱和所述N阱的表面部分区域上；
所述P阱的表面部分区域从左到右依次设有所述第一场氧隔离区、所述第一P+注入区、所述第二场氧隔离区、所述第二P+注入区、所述第三场氧隔离区、所述第一N+注入区，所述第一场氧隔离区的左侧 与所述P阱的左侧边缘相连，所述第一P+注入区的左侧与所述第一场氧隔离区的右侧相连，所述第一P+注入区的右侧与所述第二场氧隔离区的左侧相连，所述第二P+注入区的左侧与所述第二场氧隔离区的右侧相连，所述第二P+注入区的右侧与所述第三场氧隔离区的左侧相连，所述第一N+注入区的左侧与所述第三场氧隔离区的右侧相连，所述第一N+注入区的右侧与所述第一薄栅氧化层的左侧相连，所述第四场氧隔离区的左侧与所述第一薄栅氧化层的右侧相连，所述第一多晶硅栅部分覆盖在所述第一薄栅氧化层和部分所述第四场氧隔离区的表面；
在所述N阱的表面区域从左到右依次设有所述第四场氧隔离区、所述第三P+注入区、所述第二多晶硅栅、所述第二薄栅氧化层、所述第四P+注入区、所述第二N+注入区、所述第五场氧隔离区，所述第三P+注入区的左侧与所述第四场氧隔离区的右侧相连，所述第三P+注入区的右侧与所述薄栅氧化层的左侧相连，所述第四P+注入区的左侧与所述第二薄栅氧化层的右侧相连，所述第二多晶硅栅覆盖在所述第二薄栅氧化层的表面，所述第四P+注入区的右侧与所述第二N+注入区的左侧相连，所述第二N+注入区的右侧与所述第五场氧隔离区的左侧相连，第五场氧隔离区的右侧与所述N阱的右侧边缘相连；
所述第一P+注入区与第一金属1相连接，所述第二P+注入区与第二金属1相连接，所述第一N+注入区与第三金属1相连接，所述第一多晶硅栅与第四金属1相连接，所述第三P+注入区与第五金属1相连接，所述第二多晶硅栅与第六金属1相连，所述第四P+注入区与第七金属1相连，所述第二N+注入区与第八金属1相连，所述第一金属1与所述第五金属1分别与第九金属1相连，所述第二金属1、所述第三金属1、所述第四金属1均与第一金属2相连，并从所述第一金属2引出一电极，用作器件的金属阴极，所述第六金属1、所述第七金属1、所述第八金属1分别与第二金属2相连，并从所述第二金属2引出一电极，用作器件的金属阳极。
本发明的有益技术效果为：
(1)本发明实例器件利用所述第四P+注入区、所述N阱、所述第三P+注入区、所述第二多晶硅栅、所述第二薄栅氧化层、所述第一P+注入区、所述P阱、所述第一多晶硅栅、所述第一薄栅氧化层、所述第二P+注入区和所述第一N+注入区形成的PMOS触发LDMOS结构，可提高器件的维持电压，调节所述第二多晶硅栅和所述第二薄栅氧化层的横向长度，可调节器件的触发电压，实现不同电源域的ESD保护。
(2)本发明实例存在一条由所述第四P+注入区、所述第二N+注入区、所述N阱、所述P阱、所述第一N+注入区构成的一条寄生PNPN结构，以提高器件的维持电压，增强器件的ESD电流泄放能力。
附图说明
图1是本发明实施例的内部结构剖面示意图；
图2是本发明实例用于高压ESD保护的电路连接图；
图3是本发明实例器件的ESD脉冲作用下的等效电路。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，既充分利用了LDMOS-SCR器件大电流泄放能力特点，增强器件的ESD鲁棒性，又利用内嵌PMOS结构，可以增大器件的维持电压，降低器件的触发电压。通过调整关键的版图尺寸，器件可实现不同需求的功率集成电路产品中的高压ESD保护，不会产生闩锁效应。
如图1所示的本发明实例器件内部结构的剖面图，一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，主要由P衬底101、N阱102、P阱103、第一P+注入区104、第二P+注入区105、第一N+注入区106、第三P+注入区107、第四P+注入区108、第二N+注入区109、第一场氧隔离区110、第二 场氧隔离区111、第三场氧隔离区112、第四场氧隔离区113、第五场氧隔离区114和第一多晶硅栅115及其覆盖的第一薄栅氧化层117、第二多晶硅栅116及其覆盖的第二薄栅氧化层118构成；
在所述P衬底101的表面区域从左到右依次设有所述P阱103和所述N阱102，所述第一多晶硅栅115和所述第一薄栅氧化层117横跨在所述P阱103和所述N阱102的表面部分区域上；
所述P阱103的表面部分区域从左到右依次设有所述第一场氧隔离区110、所述第一P+注入区104、所述第二场氧隔离区111、所述第二P+注入区105、所述第三场氧隔离区112、所述第一N+注入区106，所述第一场氧隔离区110的左侧与所述P阱103的左侧边缘相连，所述第一P+注入区104的左侧与所述第一场氧隔离区110的右侧相连，所述第一P+注入区104的右侧与所述第二场氧隔离区111的左侧相连，所述第二P+注入区105的左侧与所述第二场氧隔离区111的右侧相连，所述第二P+注入区105的右侧与所述第三场氧隔离区112的左侧相连，所述第一N+注入区106的左侧与所述第三场氧隔离区112的右侧相连，所述第一N+注入区106的右侧与所述第一薄栅氧化层117的左侧相连，所述第四场氧隔离区113的左侧与所述第一薄栅氧化层117的右侧相连，所述第一多晶硅栅115部分覆盖在所述第一薄栅氧化层117和部分所述第四场氧隔离区113的表面；
在所述N阱102的表面区域从左到右依次设有所述第四场氧隔离区113、所述第三P+注入区107、所述第二多晶硅栅116、所述第二薄栅氧化层118、所述第四P+注入区108、所述第二N+注入区109、所述第五场氧隔离区114，所述第三P+注入区107的左侧与所述第四场氧隔离区113的右侧相连，所述第三P+注入区107的右侧与所述薄栅氧化层118的左侧相连，所述第四P+注入区108的左侧与所述第二薄栅氧化层118的右侧相连，所述第二多晶硅栅116覆盖在所述第二薄栅氧化层118的表面，所述第四P+注入区108的右侧与所述第二N+注入区109的左侧相连，所述第二N+注入区109的右侧与所述第五场氧隔离区114的左侧相连，第五场氧隔离区114的右侧与所述N阱102的右侧边缘相连；
如图2所示，所述第一P+注入区104与第一金属1 119相连接，所述第二P+注入区105与第二金属1 120相连接，所述第一N+注入区106与第三金属1 121相连接，所述第一多晶硅栅115与第四金属1 122相连接，所述第三P+注入区107与第五金属1 123相连接，所述第二多晶硅栅116与第六金属1 125相连，所述第四P+注入区108与第七金属1 126相连，所述第二N+注入区109与第八金属1 127相连，所述第一金属1 119与所述第五金属1 123分别与第九金属1 124相连，所述第二金属1 120、所述第三金属1 121、所述第四金属1 122均与第一金属2 128相连，并从所述第一金属2 128引出一电极129，用作器件的金属阴极，所述第六金属1 125、所述第七金属1 126、所述第八金属1 127分别与第二金属2 130相连，并从所述第二金属2 130引出一电极131，用作器件的金属阳极。
如图3所示，当ESD脉冲作用于本发明实例器件时，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位，由所述第四P+注入区108、所述N阱102、所述第三P+注入区107、所述第二多晶硅栅116和所述第二薄栅氧化层118构成的PMOS可触发开启由所述N阱102、所述第三P+注入区107、所述第一多晶硅栅115和所述第一薄栅氧化层117、所述第一N+注入区106、所述第一P+注入区104、所述P阱103和所述第二P+注入区105构成的LDMOS结构，一方面，通过所述PMOS串接寄生P阱寄生电阻R3，提高器件的维持电压，另一方面，通过改变所述第一P+注入区104与所述第二P+注入区105之间的间距，调节所述P阱寄生电阻R3的大小，通过增大所述第一P+注入区104与所述第二P+注入区105之间的间距，增大所述P阱寄生电阻R3，以提高器件的维持电压，此外，还能通过改变所述第二多晶硅栅116和所述第二薄栅氧化层118的横向长度，以调节器件的触发电压，实现不同电源域的ESD保护；
所述第四P+注入区108、所述第二N+注入区109、所述N阱102、所述P阱103、所述第一N+注入区106构成的一条由寄生PNP管T1和寄生NPN管T2构成寄生PNPN结构，一方面，在ESD脉冲作用下，N阱寄生电阻R1是所述寄生PNP管T1的射基结偏置电阻，有利于触发开启所述寄生PNP管T1，以降低器件的触发电压，另一方面，所述第四P+注入区108是所述PMOS的发射极和所述寄生PNP管T1的发射极共用，能降低所述PNPN结构在ESD脉冲作用下的空穴发射率，以提高器件的维持电压。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (1)
1.一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，其包括具有内嵌PMOS结构的ESD电流触发路径和LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高维持电压，其特征在于：主要由P衬底(101)、N阱(102)、P阱(103)、第一P+注入区(104)、第二P+注入区(105)、第一N+注入区(106)、第三P+注入区(107)、第四P+注入区(108)、第二N+注入区(109)、第一场氧隔离区(110)、第二场氧隔离区(111)、第三场氧隔离区(112)、第四场氧隔离区(113)、第五场氧隔离区(114)和第一多晶硅栅(115)及其覆盖的第一薄栅氧化层(117)、第二多晶硅栅(116)及其覆盖的第二薄栅氧化层(118)构成；
在所述P衬底(101)的表面区域从左到右依次设有所述P阱(103)和所述N阱(102)，所述第一多晶硅栅(115)和所述第一薄栅氧化层(117)横跨在所述P阱(103)和所述N阱(102)的表面部分区域上；
所述P阱(103)的表面部分区域从左到右依次设有所述第一场氧隔离区(110)、所述第一P+注入区(104)、所述第二场氧隔离区(111)、所述第二P+注入区(105)、所述第三场氧隔离区(112)、所述第一N+注入区(106)，所述第一场氧隔离区(110)的左侧与所述P阱(103)的左侧边缘相连，所述第一P+注入区(104)的左侧与所述第一场氧隔离区(110)的右侧相连，所述第一P+注入区(104)的右侧与所述第二场氧隔离区(111)的左侧相连，所述第二P+注入区(105)的左侧与所述第二场氧隔离区(111)的右侧相连，所述第二P+注入区(105)的右侧与所述第三场氧隔离区(112)的左侧相连，所述第一N+注入区(106)的左侧与所述第三场氧隔离区(112)的右侧相连，所述第一N+注入区(106)的右侧与所述第一薄栅氧化层(117)的左侧相连，所述第四场氧隔离区(113)的左侧与所述第一薄栅氧化层(117)的右侧相连，所述第一多晶硅栅(115)部分覆盖在所述第一薄栅氧化层(117)和部分所述第四场氧隔离区(113)的表面；
在所述N阱(102)的表面区域从左到右依次设有所述第四场氧隔离区(113)、所述第三P+注入区(107)、所述第二多晶硅栅(116)、所述第二薄栅氧化层(118)、所述第四P+注入区(108)、所述第二N+注入区(109)、所述第五场氧隔离区(114)，所述第三P+注入区(107)的左侧与所述第四场氧隔离区(113)的右侧相连，所述第三P+注入区(107)的右侧与所述薄栅氧化层(118)的左侧相连，所述第四P+注入区(108)的左侧与所述第二薄栅氧化层(118)的右侧相连，所述第二多晶硅栅(116)覆盖在所述第二薄栅氧化层(118)的表面，所述第四P+注入区(108)的右侧与所述第二N+注入区(109)的左侧相连，所述第二N+注入区(109)的右侧与所述第五场氧隔离区(114)的左侧相连，第五场氧隔离区(114)的右侧与所述N阱(102)的右侧边缘相连；
所述第一P+注入区(104)与第一金属1(119)相连接，所述第二P+注入区(105)与第二金属1(120)相连接，所述第一N+注入区(106)与第三金属1(121)相连接，所述第一多晶硅栅(115)与第四金属1(122)相连接，所述第三P+注入区(107)与第五金属1(123)相连接，所述第二多晶硅栅(116)与第六金属1(125)相连，所述第四P+注入区(108)与第七金属1(126)相连，所述第二N+注入区(109)与第八金属1(127)相连，所述第一金属1(119)与所述第五金属1(123)分别与第九金属1(124)相连，所述第二金属1(120)、所述第三金属1(121)、所述第四金属1(122)均与第一金属2(128)相连，并从所述第一金属2(128)引出一电极(129)，用作器件的金属阴极，所述第六金属1(125)、所述第七金属1(126)、所述第八金属1(127)分别与第二金属2(130)相连，并从所述第二金属2(130)引出一电极(131)，用作器件的金属阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620012481.2U CN205388971U (zh) | 2016-01-06 | 2016-01-06 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620012481.2U CN205388971U (zh) | 2016-01-06 | 2016-01-06 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205388971U true CN205388971U (zh) | 2016-07-20 |
Family
ID=56383237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620012481.2U Withdrawn - After Issue CN205388971U (zh) | 2016-01-06 | 2016-01-06 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205388971U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| CN108376681A (zh) * | 2018-01-19 | 2018-08-07 | 湖南师范大学 | 一种提高维持电压的带假栅静电释放器件及其制作方法 |
| CN108389857A (zh) * | 2018-01-19 | 2018-08-10 | 湖南师范大学 | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 |
| CN113270400A (zh) * | 2021-05-21 | 2021-08-17 | 南京邮电大学 | 一种内嵌双mos触发的scr-ldmos型esd保护器件 |
-
2016
- 2016-01-06 CN CN201620012481.2U patent/CN205388971U/zh not_active Withdrawn - After Issue
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489603A (zh) * | 2016-01-06 | 2016-04-13 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| CN105489603B (zh) * | 2016-01-06 | 2018-05-08 | 江南大学 | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 |
| CN108376681A (zh) * | 2018-01-19 | 2018-08-07 | 湖南师范大学 | 一种提高维持电压的带假栅静电释放器件及其制作方法 |
| CN108389857A (zh) * | 2018-01-19 | 2018-08-10 | 湖南师范大学 | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 |
| CN108389857B (zh) * | 2018-01-19 | 2020-10-30 | 湖南师范大学 | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 |
| CN113270400A (zh) * | 2021-05-21 | 2021-08-17 | 南京邮电大学 | 一种内嵌双mos触发的scr-ldmos型esd保护器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105489603A (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN205388971U (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN103681660A (zh) | 一种双重抗闩锁的环形ldmos-scr结构的高压esd保护器件 | |
| CN102254912A (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN103165600A (zh) | 一种esd保护电路 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN108878417A (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN105633075A (zh) | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN104485329B (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN208848907U (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN104124243A (zh) | 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN103633086B (zh) | 一种用于esd保护的低触发电压抗闩锁scr | |
| CN104576639B (zh) | 一种具有小回滞窗口的高压esd保护器件 | |
| CN103617996A (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN204792790U (zh) | 一种具有低触发电压强鲁棒性的lvtscr器件 | |
| CN104810386B (zh) | 一种基于二维设计的高面积效率二极管触发可控硅 | |
| CN203659861U (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN204167320U (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN104241277B (zh) | 一种具有高维持电压内嵌gdpmos的scr器件 | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20160720 Effective date of abandoning: 20180508 |
|
| AV01 | Patent right actively abandoned |