CN105633075A - 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 - Google Patents
一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 Download PDFInfo
- Publication number
- CN105633075A CN105633075A CN201610137957.XA CN201610137957A CN105633075A CN 105633075 A CN105633075 A CN 105633075A CN 201610137957 A CN201610137957 A CN 201610137957A CN 105633075 A CN105633075 A CN 105633075A
- Authority
- CN
- China
- Prior art keywords
- injection region
- polysilicon gate
- metal
- trap
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002347 injection Methods 0.000 claims abstract description 124
- 239000007924 injection Substances 0.000 claims abstract description 124
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 229920005591 polysilicon Polymers 0.000 claims abstract description 100
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 52
- 239000001301 oxygen Substances 0.000 claims abstract description 52
- 230000000694 effects Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims description 114
- 229910052751 metal Inorganic materials 0.000 claims description 114
- 150000002739 metals Chemical class 0.000 claims description 12
- 238000012423 maintenance Methods 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract 3
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
- 238000007599 discharging Methods 0.000 abstract 2
- 238000000926 separation method Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，可用于高压IC的片上ESD防护。主要由P衬底、P阱、N阱、第一场氧隔离区、第一P+注入区、第二场氧隔离区、第一N+注入区、第一鳍式多晶硅栅、第二N+注入区、第二鳍式多晶硅栅、第三N+注入区、第三鳍式多晶硅栅、多晶硅栅、第四鳍式多晶硅栅、第二P+注入区、第五鳍式多晶硅栅、第三P+注入区、第六鳍式多晶硅栅、第四P+注入区、第三场氧隔离区、第四N+注入区和第四场氧隔离区构成。该器件在ESD脉冲作用下，可形成源端内嵌NMOS叉指结构和漏端内嵌PMOS叉指结构的阻容耦合电流路径和LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高电压钳制能力。
Description
技术领域
本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，可用于提高高压集成电路片上ESD保护的可靠性。
背景技术
随着半导体集成技术的不断改进，电路系统不断向高密度、集成化方向发展。为满足电路系统高度集成化的发展需求，功率半导体集成技术在电路系统中应用日益广泛。尽管静电放电(ESD)对CMOS集成电路的损害已引起了电路工程师和科研人员的广泛关注与重视，传统的低压ESD防护方法与措施已取得一定的效果。但是，因功率半导体集成技术的引入导致电路系统的工作电压不断升高，传统的低压ESD防护方法和措施不能简单的移植到当今功率半导体集成电路系统中，功率半导体集成电路或片上高压集成电路(高压IC)的ESD防护已成为静电防护领域的一个重要问题与研究热点。因高压IC通常工作在大电压、大电流、强电磁干扰、频繁热插拔、超高或低于室温等高强度的工作环境下，高压IC的片上ESD防护面临着更严峻的挑战。因此设计人员需要对功率IC的ESD保护设计做额外的技术考量。
横向扩散金属氧化物半导体(LDMOS)器件因其具有耐高压和低导通电阻的特性，在高压IC的输出端常被用作负载的驱动管和ESD自保护器件。但是，随着IC制备工艺特征尺寸的不断减小，高压IC的芯片面积不断缩小，LDMOS单位面积的电压钳制能力和ESD鲁棒性也受到削弱，难以达到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。经过科研人员的不断摸索，人们发现在LDMOS器件结构内部嵌入可控硅(SCR)，获得的LDMOS-SCR结构可大幅提高器件的ESD鲁棒性。然而，嵌入了SCR的LDMOS器件在ESD脉冲作用下开启后的维持电压大幅减小，极易产生闩锁效应。若能提高LDMOS-SCR器件的维持电压或电流，则可有效避免器件产生闩锁。本发明实例通过结合LDMOS-SCR强鲁棒性与叉指MOS结构的大电容优势，设计了一个具有易触发，高维持电压与电流特性的强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件。在ESD脉冲作用下，该ESD高压保护器件会形成具有LDMOS-SCR结构的ESD电流泄放路径，增强器件的电流泄放能力和ESD鲁棒性，另外，具有内嵌PMOS和NMOS叉指结构的阻容耦合电流泄放路径，可促使器件在ESD脉冲来临时快速触发开启，具有易触发特性。而且，PMOS和NMOS多叉指结构，一方面，可增大器件的寄生电容，提高器件开启速度和触发电流；另一方面，当器件开启之后，维持电流增大，可降低器件SCR路径中的电子与空穴发射率，从而提高器件的维持电压和电压钳制能力。
发明内容
针对现有高压IC中的片上ESD防护器件普遍存在维持电压低、抗闩锁和电压钳制能力不足的问题，本发明实例设计了一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，既充分利用了LDMOS-SCR器件耐高压和强ESD鲁棒性的特点，又利用了嵌入式PMOS与NMOS叉指结构的大电容寄生效应的特点，以形成既具有LDMOS-SCR结构的ESD电流导通路径，又具有嵌入式PMOS与NMOS叉指结构的寄生阻容耦合电流导通路径，提高器件的维持电压和电流，增强器件的抗闩锁能力和ESD鲁棒性，可适用于高压IC的片上ESD保护。
本发明通过以下技术方案实现：
一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其包括源端内嵌NMOS叉指结构和漏端内嵌PMOS叉指结构的阻容耦合电流路径和具有LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高电压钳制能力，其特征在于：主要由P衬底、P阱、N阱、第一场氧隔离区、第一P+注入区、第二场氧隔离区、第一N+注入区、第一鳍式多晶硅栅、第二N+注入区、第二鳍式多晶硅栅、第三N+注入区、第三鳍式多晶硅栅、多晶硅栅、第四鳍式多晶硅栅、第二P+注入区、第五鳍式多晶硅栅、第三P+注入区、第六鳍式多晶硅栅、第四P+注入区、第三场氧隔离区、第四N+注入区和第四场氧隔离区构成；
在所述P衬底的表面区域从左至右依次设有所述P阱和所述N阱，所述P衬底的左侧边缘与所述P阱的左侧边缘相连，所述P阱的右侧与所述N阱的左侧相连，所述N阱的右侧与所述P衬底的右侧边缘相连；
在所述P阱的表面区域从左至右依次设有所述第一场氧隔离区、所述第一P+注入区、所述第二场氧隔离区和所述内嵌NMOS叉指结构，所述内嵌NMOS叉指结构由所述第一N+注入区、所述第一鳍式多晶硅栅、所述第二N+注入区、所述第二鳍式多晶硅栅、所述第三N+注入区和所述第三鳍式多晶硅栅构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述第一场氧隔离区的左侧与所述P阱的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一P+注入区的左侧相连，所述第一P+注入区右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述内嵌NMOS叉指结构的左侧相连；
在所述N阱的表面区域从左至右依次设有所述内嵌PMOS叉指结构、所述第三场氧隔离区、所述第四N+注入区和所述第四场氧隔离区，所述内嵌PMOS叉指结构由所述第四鳍式多晶硅栅、所述第二P+注入区、所述第五鳍式多晶硅栅所述第三P+注入区、所述第六鳍式多晶硅栅、所述第四P+注入区构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述内嵌PMOS叉指结构的右侧与所述第三场氧隔离区的左侧相连，所述第三场氧隔离区的右侧与所述第四N+注入区的左侧相连，所述第四N+注入区的右侧与所述第四场氧隔离区的左侧相连，所述第四场氧隔离区的右侧与所述N阱的右侧边缘相连；
所述多晶硅栅横跨在所述P阱和所述N阱的表面部分区域，所述多晶硅栅的左侧与所述内嵌NMOS叉指结构的右侧相连，所述多晶硅栅的右侧与所述内嵌PMOS叉指结构的左侧相连；
所述第一P+注入区与第一金属1相连，所述第一N+注入区与第二金属1相连，所述第一鳍式多晶硅栅与第三金属1相连，所述第二N+注入区与第四金属1相连，所述第二鳍式多晶硅栅与第五金属1相连，所述第三N+注入区与第六金属1相连，所述第三鳍式多晶硅栅与第七金属1相连，所述多晶硅栅与第八金属1相连，所述第四鳍式多晶硅栅与第九金属1相连，所述第二P+注入区与第十金属1相连，所述第五鳍式多晶硅栅与第十一金属1相连，所述第三P+注入区与第十二金属1相连，所述第六鳍式多晶硅栅与第十三金属1相连，所述第四P+注入区与第十四金属1相连，所述第四N+注入区与第十五金属1相连；
所述第一金属1、所述第二金属1、所述第三金属1、所述第五金属1、所述第六金属1、所述第七金属1均与第一金属2相连，从所述第一金属2引出电极，用作器件的金属阴极；
所述第八金属1、所述第九金属1、所述第十金属1、所述第十一金属1、所述第十三金属1、所述第十四金属1和所述第十五金属1均与第二金属2相连，从所述第二金属2引出电极，用作器件的金属阳极；
所述第四金属1与第三金属2相连，所述第十二金属1与所述第三金属2相连；
本发明的有益技术效果为：
(1)在本发明实例器件的漏端区域，由所述第四鳍式多晶硅栅、所述第二P+注入区、所述第五鳍式多晶硅栅、所述第三P+注入区、所述第六鳍式多晶硅栅、所述第四P+注入区构成的所述内嵌PMOS叉指结构，可提高器件的维持电压，增强器件的电压钳制能力。
(2)在本发明实例器件的源端区域，由所述第一N+注入区、所述第一鳍式多晶硅栅、所述第二N+注入区、所述第二鳍式多晶硅栅、所述第三N+注入区和所述第三鳍式多晶硅栅构成的所述内嵌NMOS叉指结构，可降低器件的触发电压，增高器件的ESD鲁棒性和电压钳制能力。
(3)本发明实例器件中的所述内嵌PMOS叉指结构和所述内嵌NMOS叉指结构可增大器件的寄生电容，在瞬态ESD脉冲作用下，因阻容耦合效应可增大所述P阱和所述N阱的寄生电阻上的触发电流，降低器件的触发电压，增强器件的电压钳制能力，提高器件的表面电流导通均匀性。
附图说明
图1是本发明实例器件结构的三维示意图；
图2是本发明实例器件金属连接示意图；
图3是本发明实例器件在ESD脉冲作用下ESD电流泄放路径CP1和CP2的示意图；
图4是本发明实例器件在电流路径CP1处的剖面结构及其ESD脉冲作用下的内部等效电路图；
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明：
本发明实例设计了一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，通过结合LDMOS-SCR结构强ESD鲁棒性与PMOS与NMOS叉指结构大寄生电容的优势，增强器件在高压ESD脉冲作用下的电压箝制和抗闩锁能力。
如图1所示的本发明实例器件结构的三维示意图，具体为为一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其包括源端内嵌NMOS叉指结构和漏端内嵌PMOS叉指结构的阻容耦合触发电流路径和具有LDMOS-SCR结构的ESD大电流泄放路径，以增强器件的ESD鲁棒性，提高电压钳制能力和器件的开启速度，其特征在于：主要由P衬底101、P阱102、N阱103、第一场氧隔离区104、第一P+注入区105、第二场氧隔离区106、第一N+注入区107、第一鳍式多晶硅栅108、第二N+注入区109、第二鳍式多晶硅栅110、第三N+注入区111、第三鳍式多晶硅栅112、多晶硅栅113、第四鳍式多晶硅栅114、第二P+注入区115、第五鳍式多晶硅栅116、第三P+注入区117、第六鳍式多晶硅栅118、第四P+注入区119、第三场氧隔离区120、第四N+注入区121和第四场氧隔离区122构成；
在所述P衬底101的表面区域从左至右依次设有所述P阱102和所述N阱103，所述P衬底101的左侧边缘与所述P阱102的左侧边缘相连，所述P阱102的右侧与所述N阱103的左侧相连，所述N阱103的右侧与所述P衬底101的右侧边缘相连；
在所述P阱102的表面区域从左至右依次设有所述第一场氧隔离区104、所述第一P+注入区105、所述第二场氧隔离区106和所述内嵌NMOS叉指结构，所述内嵌NMOS叉指结构由所述第一N+注入区107、所述第一鳍式多晶硅栅108、所述第二N+注入区109、所述第二鳍式多晶硅栅110、所述第三N+注入区111和所述第三鳍式多晶硅栅112构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述第一场氧隔离区104的左侧与所述P阱102的左侧边缘相连，所述第一场氧隔离区104的右侧与所述第一P+注入区105的左侧相连，所述第一P+注入区105右侧与所述第二场氧隔离区106的左侧相连，所述第二场氧隔离区106的右侧与所述内嵌NMOS叉指结构的左侧相连；
在所述N阱103的表面区域从左至右依次设有所述内嵌PMOS叉指结构、所述第三场氧隔离区120、所述第四N+注入区121和所述第四场氧隔离区122，所述内嵌PMOS叉指结构由所述第四鳍式多晶硅栅114、所述第二P+注入区115、所述第五鳍式多晶硅栅116、所述第三P+注入区117、所述第六鳍式多晶硅栅118、所述第四P+注入区119构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述内嵌PMOS叉指结构的右侧与所述第三场氧隔离区120的左侧相连，所述第三场氧隔离区120的右侧与所述第四N+注入区121的左侧相连，所述第四N+注入区121的右侧与所述第四场氧隔离区122的左侧相连，所述第四场氧隔离区122的右侧与所述N阱103的右侧边缘相连；
所述多晶硅栅113横跨在所述P阱102和所述N阱103的表面部分区域，所述多晶硅栅113的左侧与所述内嵌NMOS叉指结构的右侧相连，所述多晶硅栅113的右侧与所述内嵌PMOS叉指结构的左侧相连；
如图2所示，所述第一P+注入区105与第一金属1201相连，所述第一N+注入区107与第二金属1202相连，所述第一鳍式多晶硅栅108与第三金属1203相连，所述第二N+注入区109与第四金属1204相连，所述第二鳍式多晶硅栅110与第五金属1205相连，所述第三N+注入区111与第六金属1206相连，所述第三鳍式多晶硅栅112与第七金属1207相连，所述多晶硅栅113与第八金属1208相连，所述第四鳍式多晶硅栅114与第九金属1209相连，所述第二P+注入区115与第十金属1210相连，所述第五鳍式多晶硅栅116与第十一金属1211相连，所述第三P+注入区117与第十二金属1212相连，所述第六鳍式多晶硅栅118与第十三金属1213相连，所述第四P+注入区119与第十四金属1214相连，所述第四N+注入区121与第十五金属1215相连；
所述第一金属1201、所述第二金属1202、所述第三金属1203、所述第五金属1205、所述第六金属1206、所述第七金属1207均与第一金属2301相连，从所述第一金属2301引出电极304，用作器件的金属阴极；
所述第八金属1208、所述第九金属1209、所述第十金属1210、所述第十一金属1211、所述第十三金属1213、所述第十四金属1214和所述第十五金属1215均与第二金属2302相连，从所述第二金属2302引出电极305，用作器件的金属阳极；
所述第四金属1204与第三金属2303相连，所述第十二金属1212与所述第三金属2303相连；
如图3所示，由所述金属阳极、所述N阱103、所述第四N+注入区121、所述第二P+注入区115、所述第四鳍式多晶硅栅114、所述多晶硅栅113、所述P阱102、所述第一N+注入区107、所述第一P+注入区105和所述金属阴极构成一条具有LDMOS-SCR结构的ESD大电流泄放路径CP1，从而增强器件的二次失效电流和电压钳制能力；
由所述金属阳极、所述N阱103、所述第四N+注入区121、所述第四P+注入区119、所述第六鳍式多晶硅栅118、所述第三P+注入区117、所述P阱102、所述第二N+注入区109、所述第二鳍式多晶硅栅110、所述第三N+注入区111、所述第一P+注入区105和所述金属阴极构成一条源端所述内嵌NMOS叉指结构和漏端所述内嵌PMOS叉指结构的阻容耦合触发电流路径CP2，通过鳍式栅形状的所述内嵌NMOS叉指结构和所述内嵌PMOS叉指结构，增大器件表面的寄生电容，从而提高器件的触发电流和开启速度；
如图4所示，当ESD脉冲作用于发明实例器件时，由所述N阱103、所述第四P+注入区119、所述第六鳍式多晶硅栅118和所述第三P+注入区117构成的所述内嵌PMOS叉指结构可等效寄生电容Cp，所述电容Cp与所述N阱103的阱电阻RNW可形成第一阻容耦合效应；由所述P阱102、所述第二N+注入区109、所述第二鳍式多晶硅栅110和所述第三N+注入区111构成的所述内嵌NMOS叉指结构可等效寄生电容Cn，所述电容Cn与所述P阱102的阱电阻RPW可形成第二阻容耦合效应；在所述第一阻容耦合效应和所述第二阻容耦合效应的共同作用下，可提高所述P阱102或所述N阱103寄生电阻上的电流。当所述电阻RNW或所述电阻RPW上的电压快速上升至0.7V时，所述LDMOS-SCR结构内部的寄生三极管Q1或Q2开启，从而形成所述ESD大电流泄放路径CP1，从而提高器件的维持电压和电流。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (4)
1.一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其包括源端内嵌NMOS和漏端内嵌PMOS叉指结构的阻容耦合电流路径和具有LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高电压钳制能力，其特征在于：主要由P衬底(101)、P阱(102)、N阱(103)、第一场氧隔离区(104)、第一P+注入区(105)、第二场氧隔离区(106)、第一N+注入区(107)、第一鳍式多晶硅栅(108)、第二N+注入区(109)、第二鳍式多晶硅栅(110)、第三N+注入区(111)、第三鳍式多晶硅栅(112)、多晶硅栅(113)、第四鳍式多晶硅栅(114)、第二P+注入区(115)、第五鳍式多晶硅栅(116)、第三P+注入区(117)、第六鳍式多晶硅栅(118)、第四P+注入区(119)、第三场氧隔离区(120)、第四N+注入区(121)和第四场氧隔离区(122)构成；
在所述P衬底(101)的表面区域从左至右依次设有所述P阱(102)和所述N阱(103)，所述P衬底(101)的左侧边缘与所述P阱(102)的左侧边缘相连，所述P阱(102)的右侧与所述N阱(103)的左侧相连，所述N阱(103)的右侧与所述P衬底(101)的右侧边缘相连；
在所述P阱(102)的表面区域从左至右依次设有所述第一场氧隔离区(104)、所述第一P+注入区(105)、所述第二场氧隔离区(106)和内嵌MOS叉指结构，所述内嵌MOS叉指结构由所述第一N+注入区(107)、所述第一鳍式多晶硅栅(108)、所述第二N+注入区(109)、所述第二鳍式多晶硅栅(110)、所述第三N+注入区(111)和所述第三鳍式多晶硅栅(112)构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述第一场氧隔离区(104)的左侧与所述P阱(102)的左侧边缘相连，所述第一场氧隔离区(104)的右侧与所述第一P+注入区(105)的左侧相连，所述第一P+注入区(105)右侧与所述第二场氧隔离区(106)的左侧相连，所述第二场氧隔离区(106)的右侧与所述内嵌MOS叉指结构的左侧相连；
在所述N阱(103)的表面区域从左至右依次设有内嵌PMOS叉指结构、所述第三场氧隔离区(120)、所述第四N+注入区(121)和所述第四场氧隔离区(122)，所述内嵌PMOS叉指结构由所述第四鳍式多晶硅栅(114)、所述第二P+注入区(115)、所述第五鳍式多晶硅栅(116)、所述第三P+注入区(117)、所述第六鳍式多晶硅栅(118)、所述第四P+注入区(119)构成，并可在器件宽度范围内根据实际需求沿器件宽度方向依次由N+注入区和鳍式多晶硅栅进行交替延展，所述内嵌PMOS叉指结构的右侧与所述第三场氧隔离区(120)的左侧相连，所述第三场氧隔离区(120)的右侧与所述第四N+注入区(121)的左侧相连，所述第四N+注入区(121)的右侧与所述第四场氧隔离区(122)的左侧相连，所述第四场氧隔离区(122)的右侧与所述N阱(103)的右侧边缘相连；
所述多晶硅栅(113)横跨在所述P阱(102)和所述N阱(103)的表面部分区域，所述多晶硅栅(113)的左侧与所述内嵌NMOS叉指结构的右侧相连，所述多晶硅栅(113)的右侧与所述内嵌PMOS叉指结构的左侧相连；
所述第一P+注入区(105)与第一金属1(201)相连，所述第一N+注入区(107)与第二金属1(202)相连，所述第一鳍式多晶硅栅(108)与第三金属1(203)相连，所述第二N+注入区(109)与第四金属1(204)相连，所述第二鳍式多晶硅栅(110)与第五金属1(205)相连，所述第三N+注入区(111)与第六金属1(206)相连，所述第三鳍式多晶硅栅(112)与第七金属1(207)相连，所述多晶硅栅(113)与第八金属1(208)相连，所述第四鳍式多晶硅栅(114)与第九金属1(209)相连，所述第二P+注入区(115)与第十金属1(210)相连，所述第五鳍式多晶硅栅(116)与第十一金属1(211)相连，所述第三P+注入区(117)与第十二金属1(212)相连，所述第六鳍式多晶硅栅(118)与第十三金属1(213)相连，所述第四P+注入区(119)与第十四金属1(214)相连，所述第四N+注入区(121)与第十五金属1(215)相连；
所述第一金属1(201)、所述第二金属1(202)、所述第三金属1(203)、所述第五金属1(205)、所述第六金属1(206)、所述第七金属1(207)均与第一金属2(301)相连，从所述第一金属2(301)引出电极(304)，用作器件的金属阴极；
所述第八金属1(208)、所述第九金属1(209)、所述第十金属1(210)、所述第十一金属1(211)、所述第十三金属1(213)、所述第十四金属1(214)和所述第十五金属1(215)均与第二金属2(302)相连，从所述第二金属2(302)引出电极(305)，用作器件的金属阳极；
所述第四金属1(204)与第三金属2(303)相连，所述第十二金属1(212)与所述第三金属2(303)相连。
2.如权利要求1所述的一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其特征在于：在漏端区域，由所述第四鳍式多晶硅栅(114)、所述第二P+注入区(115)、所述第五鳍式多晶硅栅(116)、所述第三P+注入区(117)、所述第六鳍式多晶硅栅(118)、所述第四P+注入区(119)构成的所述内嵌PMOS叉指结构，可提高器件的维持电压，增强器件的电压钳制能力。
3.如权利要求1所述的一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其特征在于：在源端区域，由所述第一N+注入区(107)、所述第一鳍式多晶硅栅(108)、所述第二N+注入区(109)、所述第二鳍式多晶硅栅(110)、所述第三N+注入区(111)和所述第三鳍式多晶硅栅(112)构成的所述内嵌NMOS叉指结构，可降低器件的触发电压，增高器件的ESD鲁棒性和电压钳制能力。
4.如权利要求1所述的一种具有强电压钳制和ESD鲁棒性的嵌入式高压LDMOS-SCR器件，其特征在于：所述内嵌PMOS叉指结构和所述内嵌NMOS叉指结构可增大器件的寄生电容，在瞬态ESD脉冲作用下，因阻容耦合效应可增大所述P阱(102)和所述N阱(103)的寄生电阻上的触发电流，降低器件的触发电压，增强器件的电压钳制能力，提高器件的表面电流导通均匀性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610137957.XA CN105633075B (zh) | 2016-03-11 | 2016-03-11 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos‑scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610137957.XA CN105633075B (zh) | 2016-03-11 | 2016-03-11 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos‑scr器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633075A true CN105633075A (zh) | 2016-06-01 |
| CN105633075B CN105633075B (zh) | 2018-04-03 |
Family
ID=56047834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610137957.XA Active CN105633075B (zh) | 2016-03-11 | 2016-03-11 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos‑scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633075B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017152414A1 (zh) * | 2016-03-11 | 2017-09-14 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
| CN108054166A (zh) * | 2017-12-15 | 2018-05-18 | 江南大学 | 一种多开态mos辅助触发scr的高压esd保护方案 |
| CN108336085A (zh) * | 2018-03-21 | 2018-07-27 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800127B1 (en) * | 2006-08-14 | 2010-09-21 | National Semiconductor Corporation | ESD protection device with controllable triggering characteristics using driver circuit related to power supply |
| CN103258814B (zh) * | 2013-05-15 | 2015-07-29 | 电子科技大学 | 一种集成电路芯片esd防护用ldmos scr器件 |
| CN205385023U (zh) * | 2016-03-11 | 2016-07-13 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
-
2016
- 2016-03-11 CN CN201610137957.XA patent/CN105633075B/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017152414A1 (zh) * | 2016-03-11 | 2017-09-14 | 江南大学 | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 |
| CN108054166A (zh) * | 2017-12-15 | 2018-05-18 | 江南大学 | 一种多开态mos辅助触发scr的高压esd保护方案 |
| CN108054166B (zh) * | 2017-12-15 | 2020-06-09 | 江南大学 | 一种多开态mos辅助触发scr的高压esd保护器件 |
| CN108336085A (zh) * | 2018-03-21 | 2018-07-27 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
| CN108336085B (zh) * | 2018-03-21 | 2023-12-19 | 湖南静芯微电子技术有限公司 | 一种栅极嵌入小岛式可控硅静电防护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633075B (zh) | 2018-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428354B (zh) | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 | |
| US10290627B2 (en) | Embedded high voltage LDMOS-SCR device with a strong voltage clamp and ESD robustness | |
| CN205385023U (zh) | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 | |
| CN105489603B (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN102254912A (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN105633075A (zh) | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 | |
| CN109698195B (zh) | 一种小回滞双向瞬态电压抑制器及其应用 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN108122904A (zh) | 一种esd保护结构 | |
| CN205388971U (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN101789428B (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN108878417A (zh) | 一种高维持mos辅助触发scr结构的瞬态电压抑制器 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN204651318U (zh) | 一种新型esd保护电路 | |
| CN101771043B (zh) | 齐纳二极管辅助触发的互补型scr结构 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN102938403B (zh) | 一种用于esd保护的低压触发scr器件 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN104124243A (zh) | 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构 | |
| CN208848907U (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN203659861U (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN108054166B (zh) | 一种多开态mos辅助触发scr的高压esd保护器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |