CN204792790U - 一种具有低触发电压强鲁棒性的lvtscr器件 - Google Patents
一种具有低触发电压强鲁棒性的lvtscr器件 Download PDFInfo
- Publication number
- CN204792790U CN204792790U CN201520468596.8U CN201520468596U CN204792790U CN 204792790 U CN204792790 U CN 204792790U CN 201520468596 U CN201520468596 U CN 201520468596U CN 204792790 U CN204792790 U CN 204792790U
- Authority
- CN
- China
- Prior art keywords
- injection region
- trap
- isolation area
- channel isolation
- shallow channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种具有低触发电压强鲁棒性的LVTSCR器件，包括P衬底，以及横向设置在P衬底的表面区域内的N阱和P阱，所述N阱的表面区域内横向依次设置有：第一P+注入区、第一N+注入区、第二P+注入区、第二N+注入区、第三N+注入区，并在各个注入区之间设有浅沟槽隔离区；所述P阱的表面区域内横向依次设置有：多晶硅栅、第四N+注入区、第三P+注入区，并在各个注入区之间设有浅沟槽隔离区；并在所述的第三N+注入区跨接在P阱区域的正下方设置有ESD注入层；从而大幅度降低了触发电压，加快SCR的触发开启，提高了器件的ESD响应能力；同时，N阱中的内嵌二极管承担一部分ESD电流，减少GGNMOS工作区域，并且还能提高电流泄放效率，从而增强器件的ESD鲁棒性。
Description
技术领域
本实用新型属于集成电路的静电放电保护技术领域，特别是涉及一种具有低触发电压强鲁棒性的LVTSCR器件。
背景技术
随着电子信息技术的迅速发展，人机交互界面以及高速接口的出现，使得静电放电(ESD)问题日益严重，手机触摸屏或液晶显示屏的普及，触摸屏电容或液晶屏很容易被人手所带的静电击穿，高速接口USB2.0、USB3.0、高清电视接口HDMI等经常热插拔而常常受到ESD冲击破坏。随着半导体工艺的进步，MOS的栅氧减薄导致IC抗ESD性能下降、集成度增加导致内部感应电荷增加、以及大规模集成化出现多电源域等问题的复杂度增加，提供有效的ESD防护越来越困难，另一方面，由于人机交互的频繁，IEEE已经显著提高了ESD防护标准。对于低压IC的ESD防护而言，一个有效的静电放电防护器件必须能够保证相对高的维持电压、相对低的触发电压、提供较强的ESD保护能力。在先进工艺低压应用环境之下，前者的问题因为电路工作电压，尤其是核心电路工作电压的降低变得不如之前那么棘手。
LVTSCR结构是一种流行的改进型SCR，是最早应用于ESD防护的结构之一，是一个非常有吸引力的器件来提供ESD保护解决方案。它的结构特点是SCR中内嵌了一个GGNMOS的结构，其中，SCR的开启是依靠P阱电阻及GGNMOS上的压降来触发导通的，这就要求精心设计P阱电阻的阻值及GGNMOS的最大ESD电流能力，否则可能在SCR导通之前，GGNMOS自身就已经出现热击穿，这就增加了设计难度。
实用新型内容
本实用新型为解决上述问题，提供了一种具有低触发电压强鲁棒性的LVTSCR器件，不仅能够大幅度降低触发电压，减少GGNMOS的工作区域，加快SCR的触发开启，而且还能提高电流泄放效率，从而增强器件的ESD鲁棒性。
为实现上述目的，本实用新型采用的技术方案为：
一种具有低触发电压强鲁棒性的LVTSCR器件，包括P衬底(1)，以及横向设置在P衬底(1)的表面区域内的N阱(2)和P阱(3)，其特征在于：
所述N阱(2)的表面区域内横向依次设置有：第一P+注入区(9a)、第一N+注入区(8a)、第二P+注入区(9b)、第二N+注入区(8b)、第三N+注入区(8c)，并在各个注入区之间设有浅沟槽隔离区(6)；
所述P阱(3)的表面区域内横向依次设置有：多晶硅栅(7)、第四N+注入区(8d)、第三P+注入区(9c)，并在各个注入区之间设有浅沟槽隔离区(6)；
其中，所述的第三N+注入区(8c)横跨在所述N阱(2)和所述P阱(3)的表面部分区域，并在所述的第三N+注入区(8c)跨接在P阱(3)区域的正下方设置有ESD注入层(4)，且所述的多晶硅栅(7)覆盖在所述第三N+注入区(8c)和第四N+注入区(8d)之间的薄栅氧化层(5)之上。
优选的，所述N阱(2)的表面区域内横向依次设置有：第一浅沟槽隔离区(6a)、第一P+注入区(9a)、第二浅沟槽隔离区(6b)、第一N+注入区(8a)、第三浅沟槽隔离区(6c)、第二P+注入区(9b)、第四浅沟槽隔离区(6d)、第二N+注入区(8b)、第五浅沟槽隔离区(6e)、第三N+注入区(8c)，并且，所述第一浅沟槽隔离区(6a)的左侧边缘与所述P衬底(1)的左侧边缘相连，所述第三N+注入区(8c)的右侧与所述多晶硅栅(7)及其覆盖的所述薄栅氧化层(5)的左侧相连。
优选的，所述P阱(3)的表面区域内横向依次设置有：多晶硅栅(7)、第四N+注入区(8d)、第六浅沟槽隔离区(6f)、第三P+注入区(9c)和第七浅沟槽隔离区(6g)，并且，所述多晶硅栅(7)的左侧与所述第三N+注入区(8c)相连，所述第七浅沟槽隔离区(6g)的右侧与所述P衬底(1)的右侧边缘相连。
优选的，所述的第一P+注入区(9a)、第一N+注入区(8a)、第二P+注入区(9b)、第三N+注入区(8c)分别与金属阳极相连接，所述的第二N+注入区(8b)、多晶硅栅(7)、第四N+注入区(8d)、第三P+注入区(9c)分别与金属阴极相连接。
与普通LVTSCR器件相比，本实用新型具有如下有益效果：在第三N+注入区(8c)跨接在P阱(3)区域正下方注入了一层浓剂量的ESD注入层(4)，有效提高了PN结浓度，降低了PN结击穿电压，从而降低了LVTSCR的触发电压，使得ESD防护器件迅速开启，提高了器件的响应速度；在所述N阱(2)中，由所述第二P+注入区(9b)和所述第二N+注入区(8b)构成一个N阱内嵌PN二极管；在GGNMOS工作期间，为GGNMOS分担一部分电流，以防止SCR未开启，GGNMOS自身就达到二次击穿电流从而失效；并且在SCR开启之后，可分别形成SCR结构和内嵌PN二极管的ESD电流泄放路径，快速泄放ESD电流，提高器件触发回滞后的失效电流、增强器件的ESD鲁棒性，从而有效的解决了ESD能力弱、触发电压大的问题。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
图1为本实用新型LVTSCR器件的内部结构剖面示意图；
图2为本实用新型LVTSCR器件用于ESD保护的电路连接图；
图3为本实用新型LVTSCR器件在ESD脉冲作用下的等效电路。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
本实用新型的一种具有低触发电压强鲁棒性的LVTSCR器件主要由P衬底1、N阱2、P阱3、ESD注入层4、薄栅氧化层5、第一浅沟槽隔离区6a、第二浅沟槽隔离区6b、第三浅沟槽隔离区6c、第四浅沟槽隔离区6d、第五浅沟槽隔离区6e、第六浅沟槽隔离区6f、第七浅沟槽隔离区6g、多晶硅栅7、第一P+注入区9a、第一N+注入区8a、第二P+注入区9b、第二N+注入区8b、第三N+注入区8c、第四N+注入区8d和第三P+注入区9c构成。
如图1和图2所示，本实用新型的LVTSCR器件包括P衬底1，以及横向从左到右依次设置在P衬底1的表面区域内的N阱2和P阱3，所述N阱2的表面区域内横向从左到右依次设置有：第一P+注入区9a、第一N+注入区8a、第二P+注入区9b、第二N+注入区8b、第三N+注入区8c，并在各个注入区之间设有浅沟槽隔离区6；所述P阱3的表面区域内横向从左到右依次设置有：多晶硅栅7、第四N+注入区8d、第三P+注入区9c，并在各个注入区之间设有浅沟槽隔离区6；其中，所述的第三N+注入区8c横跨在所述N阱2和所述P阱3的表面部分区域，并在所述的第三N+注入区8c跨接在P阱3区域的正下方设置有ESD注入层4，且所述的多晶硅栅7覆盖在所述第三N+注入区8c和第四N+注入区8d之间的薄栅氧化层5之上。
本实施例中，所述N阱2的表面区域内横向依次设置有：第一浅沟槽隔离区6a、第一P+注入区9a、第二浅沟槽隔离区6b、第一N+注入区8a、第三浅沟槽隔离区6c、第二P+注入区9b、第四浅沟槽隔离区6d、第二N+注入区8b、第五浅沟槽隔离区6e、第三N+注入区8c，并且，所述第一浅沟槽隔离区6a的左侧边缘与所述P衬底1的左侧边缘相连，所述第三N+注入区8c的右侧与所述多晶硅栅7及其覆盖的所述薄栅氧化层5的左侧相连。具体为：所述第一浅沟槽隔离区6a的左侧边缘与所述P衬底1的左侧边缘相连，所述第一浅沟槽隔离区6a的右侧与所述第一P+注入区9a的左侧相连，所述第一P+注入区9a的右侧与所述第二浅沟槽隔离区6b的左侧相连，所述第二浅沟槽隔离区6b的右侧与所述第一N+注入区8a的左侧相连，所述第一N+注入区8a的右侧与所述第三浅沟槽隔离区6c的左侧相连，所述第三浅沟槽隔离区6c的右侧与所述第二P+注入区9b的左侧相连，所述第二P+注入区9b的右侧与所述第四浅沟槽隔离区6d的左侧相连，所述第四浅沟槽隔离区6d的右侧与所述第二N+注入区8b的左侧相连，所述第二N+注入区8b的右侧与所述第五浅沟槽隔离区6e的左侧相连，所述第五浅沟槽隔离区6e的右侧与所述第三N+注入区8c的左侧相连。
本实施例中，所述P阱3的表面区域内横向依次设置有：多晶硅栅7、第四N+注入区8d、第六浅沟槽隔离区6f、第三P+注入区9c和第七浅沟槽隔离区6g，并且，所述多晶硅栅7的左侧与所述第三N+注入区8c相连，所述第七浅沟槽隔离区6g的右侧与所述P衬底1的右侧边缘相连。具体为：所述第三N+注入区8c的右侧与所述多晶硅栅7及其覆盖的所述薄栅氧化层5的左侧相连，所述第四N+注入区8d的左侧与所述多晶硅栅7及其覆盖的所述薄栅氧化层5的右侧相连，所述第四N+注入区8d的右侧与所述第六浅沟槽隔离区6f的左侧相连，第六浅沟槽隔离区6f的右侧与所述第三P+注入区9c的左侧相连，第三P+注入区9c的右侧与所述第七浅沟槽隔离区6g的左侧相连，所述第七浅沟槽隔离区6g的右侧与所述P衬底1的右侧边缘相连。
本实施例中，所述的第一P+注入区9a、第一N+注入区8a、第二P+注入区9b、第三N+注入区8c分别与金属阳极相连接，所述的第二N+注入区8b、多晶硅栅7、第四N+注入区8d、第三P+注入区9c分别与金属阴极(接地)相连接。具体为：所述第一P+注入区9a与第一金属10相连，所述第一N+注入区8a与第一金属11相连接，所述第二P+注入区9b与第一金属12相连接，所述第三N+注入区8c与第一金属14相连接，所述第二N+注入区8b与第一金属13相连接，所述多晶硅栅7与第一金属15相连接，所述第四N+注入区8d与第一金属16相连接，所述第三P+注入区9c与第一金属17相连接，所述第一金属10、所述第一金属11、所述第一金属12、所述第一金属14与第二金属18相连，并从所述第二金属18引出电极，用做器件的金属阳极，所述第一金属13、所述第一金属15、所述第一金属16、所述第一金属17与第二金属19相连，并从所述第二金属19引出电极，用作器件的金属阴极。
如图3所示，当ESD脉冲作用于本实用新型的LVTSCR器件时，所述金属阳极接ESD脉冲高电位，所述金属阴极接ESD脉冲低电位(接地)，此时LVTSCR器件在第三N+注入区8c跨接在P阱3区域正下方的ESD注入层4，有效提高了PN结浓度，降低了PN结击穿电压，从而降低了LVTSCR的触发电压，使得GGNMOS很快触发；在GGNMOS路径工作期间，所述第二P+注入区9b和所述第二N+注入区8b构成一个N阱内嵌PN二极管D，承担一部分电流，可以减少GGNMOS工作时间，以防止在SCR导通之前，GGNMOS自身可能就已经出现热击穿；N阱2上的电阻R1上的电压上升至0.7V，寄生PNP管T1触发开启，P阱3上的电阻R2上的电压上升至0.7V，寄生NPN管T2触发开启，加快了SCR的导通，并形成由所述第一P+注入区9a、所述N阱2、所述P阱3、所述第四N+注入区8d构成的SCR结构路径泄放ESD电流；同时，所述第二P+注入区9b和所述第二N+注入区8b构成一个N阱内嵌PN二极管D，承担一部分电流，形成第二条ESD电流泄放路径，快速泄放ESD电流，提高器件二次失效电流，增强器件的ESD鲁棒性。
上述说明示出并描述了本实用新型的优选实施例，如前所述，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述实用新型构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
Claims (4)
1.一种具有低触发电压强鲁棒性的LVTSCR器件，包括P衬底(1)，以及横向设置在P衬底(1)的表面区域内的N阱(2)和P阱(3)，其特征在于：
所述N阱(2)的表面区域内横向依次设置有：第一P+注入区(9a)、第一N+注入区(8a)、第二P+注入区(9b)、第二N+注入区(8b)、第三N+注入区(8c)，并在各个注入区之间设有浅沟槽隔离区(6)；
所述P阱(3)的表面区域内横向依次设置有：多晶硅栅(7)、第四N+注入区(8d)、第三P+注入区(9c)，并在各个注入区之间设有浅沟槽隔离区(6)；
其中，所述的第三N+注入区(8c)横跨在所述N阱(2)和所述P阱(3)的表面部分区域，并在所述的第三N+注入区(8c)跨接在P阱(3)区域的正下方设置有ESD注入层(4)，且所述的多晶硅栅(7)覆盖在所述第三N+注入区(8c)和第四N+注入区(8d)之间的薄栅氧化层(5)之上。
2.根据权利要求1所述的一种具有低触发电压强鲁棒性的LVTSCR器件，其特征在于：所述N阱(2)的表面区域内横向依次设置有：第一浅沟槽隔离区(6a)、第一P+注入区(9a)、第二浅沟槽隔离区(6b)、第一N+注入区(8a)、第三浅沟槽隔离区(6c)、第二P+注入区(9b)、第四浅沟槽隔离区(6d)、第二N+注入区(8b)、第五浅沟槽隔离区(6e)、第三N+注入区(8c)，并且，所述第一浅沟槽隔离区(6a)的左侧边缘与所述P衬底(1)的左侧边缘相连，所述第三N+注入区(8c)的右侧与所述多晶硅栅(7)及其覆盖的所述薄栅氧化层(5)的左侧相连。
3.根据权利要求2所述的一种具有低触发电压强鲁棒性的LVTSCR器件，其特征在于：所述P阱(3)的表面区域内横向依次设置有：多晶硅栅(7)、第四N+注入区(8d)、第六浅沟槽隔离区(6f)、第三P+注入区(9c)和第七浅沟槽隔离区(6g)，并且，所述多晶硅栅(7)的左侧与所述第三N+注入区(8c)相连，所述第七浅沟槽隔离区(6g)的右侧与所述P衬底(1)的右侧边缘相连。
4.根据权利要求1或2或3所述的一种具有低触发电压强鲁棒性的LVTSCR器件，其特征在于：所述的第一P+注入区(9a)、第一N+注入区(8a)、第二P+注入区(9b)、第三N+注入区(8c)分别与金属阳极相连接，所述的第二N+注入区(8b)、多晶硅栅(7)、第四N+注入区(8d)、第三P+注入区(9c)分别与金属阴极相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520468596.8U CN204792790U (zh) | 2015-07-02 | 2015-07-02 | 一种具有低触发电压强鲁棒性的lvtscr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520468596.8U CN204792790U (zh) | 2015-07-02 | 2015-07-02 | 一种具有低触发电压强鲁棒性的lvtscr器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204792790U true CN204792790U (zh) | 2015-11-18 |
Family
ID=54532785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520468596.8U Active CN204792790U (zh) | 2015-07-02 | 2015-07-02 | 一种具有低触发电压强鲁棒性的lvtscr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204792790U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107799517A (zh) * | 2016-08-30 | 2018-03-13 | 格芯公司 | 用于半导体结构的esd装置 |
| CN109416278A (zh) * | 2016-07-12 | 2019-03-01 | 三菱电机株式会社 | 红外线检测元件以及红外线检测元件的制造方法 |
-
2015
- 2015-07-02 CN CN201520468596.8U patent/CN204792790U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109416278A (zh) * | 2016-07-12 | 2019-03-01 | 三菱电机株式会社 | 红外线检测元件以及红外线检测元件的制造方法 |
| CN109416278B (zh) * | 2016-07-12 | 2021-02-09 | 三菱电机株式会社 | 红外线检测元件以及红外线检测元件的制造方法 |
| CN107799517A (zh) * | 2016-08-30 | 2018-03-13 | 格芯公司 | 用于半导体结构的esd装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| CN102544115B (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN102956632A (zh) | 一种低寄生电容的双向scr静电放电保护结构 | |
| CN100470803C (zh) | 一种增大静电电流有效流通面积的esd防护电路 | |
| CN106328644A (zh) | 一种半导体器件和电子装置 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN204792790U (zh) | 一种具有低触发电压强鲁棒性的lvtscr器件 | |
| CN205388971U (zh) | 一种pmos触发ldmos-scr结构的高维持电压esd保护器件 | |
| CN100470804C (zh) | 一种利用多晶硅构建esd泄放通道的防护电路 | |
| CN101789428A (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN109166850A (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN103094278A (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| CN201041806Y (zh) | 一种增大静电电流有效流通面积的esd防护器件 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN208189589U (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN108493186A (zh) | 一种pmos触发并箝拉内部电压的scr型esd防护器件 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN103094272B (zh) | 用于静电保护的沟槽型绝缘栅场效应管结构 | |
| CN203659858U (zh) | 一种齐纳击穿的小回滞scr结构的高压esd保护器件 | |
| CN102054835B (zh) | 一种用于静电放电的晶闸管 | |
| CN103178105B (zh) | Native NMOS低压触发的用于ESD保护的SCR器件 | |
| CN208848907U (zh) | 集成电路静电防护的二极管触发可控硅 | |
| CN103617996A (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |