CN104733443A - 用于静电防护的半导体结构 - Google Patents

用于静电防护的半导体结构 Download PDF

Info

Publication number
CN104733443A
CN104733443A CN201410046985.1A CN201410046985A CN104733443A CN 104733443 A CN104733443 A CN 104733443A CN 201410046985 A CN201410046985 A CN 201410046985A CN 104733443 A CN104733443 A CN 104733443A
Authority
CN
China
Prior art keywords
type
electrode district
type electrode
semiconductor structure
wells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410046985.1A
Other languages
English (en)
Inventor
柯钧钟
吴志伦
林硕彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Analog Technology Inc
Original Assignee
Advanced Analog Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analog Technology Inc filed Critical Advanced Analog Technology Inc
Publication of CN104733443A publication Critical patent/CN104733443A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体结构包含一个P型井，形成在一个P型基底上；一个第一N型电极区，形成在该P型井的中心区域上；一个第一绝缘区，形成在该P型井上，且环绕该第一N型电极区；一个第二N型电极区，形成在该P型井上，且环绕该第一绝缘区；一个第二绝缘区，形成在该P型井上，且环绕该第二N型电极区；以及一个P型电极区，形成在该P型井上，且环绕该第二绝缘区；其中该第一N型电极区及该第二N型电极区的外围轮廓均为8K边形或圆形，且K为正整数。通过上述方式，本发明能够增加电极区之间的电流宣泄能力，并进一步改善半导体结构的静电保护能力。

Description

用于静电防护的半导体结构
技术领域
本发明涉及静电防护技术领域，特别是涉及一种可改善电流宣泄能力的用于静电防护的半导体结构。
背景技术
静电防护长久以来都是电子产业与半导体产业的重要的课题之一。静电放电常会造成电子产品损坏。随著半导体制程的进步，集成电路及其元件的尺寸越来越小，相对地集成电路也越容易受到静电的破坏。为了防止集成电路受到静电的破坏，当静电防护电路接收到静电时必须能使相当大的电流通过，以将静电迅速导引至接地端。因此静电防护电路的电流宣泄能力相当重要，静电防护电路的电流宣泄能力越好，则静电防护电路的静电保护能力越佳。现有的静电防护电路会因电极外型设计不当，而造成电流宣泄能力不佳，进而影响静电防护电路的静电保护能力。
发明内容
本发明提供一种可改善电流宣泄能力的用于静电防护的半导体结构，以解决现有技术中电流宣泄能力不佳的技术问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种用于静电防护的半导体结构，其包含：一个P型井，形成在一个P型基底上；一个第一N型电极区，形成在该P型井的中心区域上；一个第一绝缘区，形成在该P型井上，且环绕该第一N型电极区；一个第二N型电极区，形成在该P型井上，且环绕该第一绝缘区；一个第二绝缘区，形成在该P型井上，且环绕该第二N型电极区；以及一个P型电极区，形成在该P型井上，且环绕该第二绝缘区；其中该第一N型电极区及该第二N型电极区的外围轮廓均为8K边形或圆形，且K为正整数。
其中，该第一N型电极区及该第二N型电极区的外围轮廓为具有相同中心的8K边形或圆形。
其中，该第一绝缘区及该第二绝缘区为场效氧化(Field Oxide,FOX)区。
其中，该第一N型电极区电连接至一个静电防护电极。
其中，另包含一个深层N型井或N型深埋层，形成在该P型井及该P型基底之间。
其中，该P型电极区电连接至一个接地位准。
其中，当该第一N型电极区及该第二N型电极区的外围轮廓均为8K边形时，该第二N型电极区的转角处不导电。
其中，另包含一个第三绝缘区，形成在该P型井的外围上，且环绕该P型电极区。
其中，其设置于一个集成电路中。
其中，该第二绝缘区部分环绕该第二N型电极区，且该P型电极区与该第二N型电极区部分耦接。
其中，另包含一个N型井形成在该P型井的中心区域，其中该第一N型电极区部分形成在该N型井上。
其中，该第一N型电极区向外延伸形成一个N型掺杂区，该N型掺杂区的掺杂浓度较该第一N型电极区的掺杂浓度低。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种用于静电防护的半导体结构，其包含：一个P型井，形成在一个P型基底上；一个第一N型电极区，形成在该P型井的中心区域上；一个第一绝缘区，形成在该P型井上，且环绕该第一N型电极区；以及一个P型电极区，形成在该P型井上，且环绕该第一绝缘区；其中该第一N型电极区的外围轮廓为8K边形或圆形，且K为正整数。
其中，该第一绝缘区为场效氧化(Field Oxide,FOX)区。
其中，该第一N型电极区电连接至一个静电防护电极。
其中，该P型电极区电连接至一个接地位准。
其中，其设置于一个集成电路中。
其中，另包含一个N型井形成在该P型井的中心区域，其中该第一N型电极区部分形成在该N型井上。
其中，该第一N型电极区向外延伸形成一个N型掺杂区，该N型掺杂区的掺杂浓度较该第一N型电极区的掺杂浓度低。
本发明的有益效果是：区别于现有技术的情况，本发明用于静电防护的半导体结构的第二N型电极区具有较小范围的不导电区域，或甚至不具有不导电区域，进而增加电极区之间的电流宣泄能力，并进一步改善半导体结构的静电保护能力。
附图说明
图1为本发明用于静电防护的半导体结构的第一实施例的示意图；
图2为图1用于静电防护的半导体结构的剖面图；
图3为本发明用于静电防护的半导体结构的第二实施例的示意图；
图4为图3用于静电防护的半导体结构的剖面图；
图5为本发明用于静电防护的半导体结构的第三实施例的剖面图；
图6为本发明用于静电防护的半导体结构的第四实施例的示意图；
图7为图6用于静电防护的半导体结构的剖面图；
图8为本发明用于静电防护的半导体结构的第五实施例的剖面图。
具体实施方式
请同时参考图1及图2，图1为本发明用于静电防护的半导体结构的第一实施例的示意图，图2为图1用于静电防护的半导体结构的剖面图。如图所示，本发明用于静电防护的半导体结构100包含一个P型井120，一个第一N型电极区130，一个第一绝缘区140，一个第二N型电极区150，一个第二绝缘区160，以及一个P型电极区170。P型井120形成在一个P型基底110上。第一N型电极区130形成在P型井120的中心区域上。第一绝缘区140形成在P型井120上，且环绕第一N型电极区130。第二N型电极区150形成在P型井120上，且环绕第一绝缘区140。第二绝缘区160形成在P型井120上，且环绕第二N型电极区150。P型电极区170形成在P型井上120，且环绕第二绝缘区160。其中第一N型电极区130及第二N型电极区150的外围轮廓均为八边形，且具有相同中心。本发明用于静电防护的半导体结构100可另包含一个N型井，以使第一N型电极区130部分形成在N型井上。
另外，第一绝缘区140为场效氧化(Field Oxide,FOX)区，用以对第一N型电极区130及第二N型电极区150进行绝缘，而第二绝缘区160也为场效氧化区，用以对第二N型电极区150及P型电极区170进行绝缘。第一N型电极区130电连接至一个静电防护电极180，且P型电极区170电连接至一个接地位准。
依据上述配置，P型井120、第一N型电极区130、第二N型电极区150及P型电极区170可等同形成一个双极性接面电晶体，且当静电防护电极180接收到静电时，P型井120与第一N型电极区130之间的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流宣泄至第二N型电极区150及P型电极区170，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
为了进一步提高耐高电压的能力，第一N型电极区130可向外延伸以形成一个N型掺杂区132，N型掺杂区132的掺杂浓度较第一N型电极区130的掺杂浓度低。
另一方面，第二N型电极区150的转角处不导电，以防止第二N型电极区150因第一N型电极区130的尖端放电而受损。由于现有的第一N型电极区及第二N型电极区的外围轮廓均为正方形(或四边形)，为避免现有的第二N型电极区因第一N型电极区的四个角落的尖端放电而受损，现有的第二N型电极区于四个角落的不导电区域的范围相当大，进而限制了第一N型电极区及第二N型电极区之间的电流宣泄能力。在本实施例中，第二N型电极区150的转角处(也即最短边)对应于第一N型电极区130的角落，且第二N型电极区150的最短边所对应的区域不导电区域152，以减少第二N型电极区150的不导电区域的范围，进而增加第一N型电极区130及第二N型电极区150之间的电流宣泄能力。
另外，第一N型电极区及第二N型电极区的外围轮廓并不限定为八边形，第一N型电极区及第二N型电极区的外围轮廓可为8K边形，且K为正整数。再者，本发明用于静电防护的半导体结构另包含一个第三绝缘区190，形成在P型井120的外围上，且环绕P型电极区170。
请同时参考图3及图4，图3为本发明用于静电防护的半导体结构的第二实施例的示意图，图4为图3用于静电防护的半导体结构的剖面图。如图所示，本发明用于静电防护的半导体结构200包含一个P型井220，一个第一N型电极区230，一个第一绝缘区240，一个第二N型电极区250，一个第二绝缘区260，以及一个P型电极区270。P型井220形成在一个P型基底210上。第一N型电极区230形成在P型井220的中心区域上。第一绝缘区240形成在P型井220上，且环绕第一N型电极区230。第二N型电极区250形成在P型井220上，且环绕第一绝缘区240。第二绝缘区260形成在P型井220上，且环绕第二N型电极区250。P型电极区270形成在P型井220上，且环绕第二绝缘区260。本发明用于静电防护的半导体结构200可另包含一个N型井，以使第一N型电极区230部分形成在N型井上。不同于图1的实施例的是，半导体结构200的第一N型电极区230及第二N型电极区250的外围轮廓均为圆形，且具有相同中心。
相似地，依据上述配置，P型井220、第一N型电极区230、第二N型电极区250及P型电极区270可等同形成一个双极性接面电晶体，且当静电防护电极接收到静电时，P型井220与第一N型电极区230之间的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流宣泄至第二N型电极区250及P型电极区270，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
同样地，为了进一步提高耐高电压的能力，第一N型电极区230也可向外延伸以形成一个N型掺杂区(未图示)，N型掺杂区的掺杂浓度是较第一N型电极区230的掺杂浓度低。
另一方面，由于第一N型电极区230及第二N型电极区250的外围轮廓均为圆形，因此第一N型电极区230不会对第二N型电极区250进行尖端放电，也就是说，第二N型电极区250无需设置不导电区域，进而增加第一N型电极区230及第二N型电极区250之间的电流宣泄能力。
请参考图5，图5为本发明用于静电防护的半导体结构的第三实施例的剖面图。如图5所示，本发明用于静电防护的半导体结构300可另包含一个深层N型井312(或N型深埋层)，形成在P型井320及P型基底310之间，用以隔绝于P型井320及P型基底310。另外，本发明用于静电防护的半导体结构300可另包含一个第三N型电极区395以及一个第四绝缘区397。第三N型电极区395形成在深层N型井312上，且环绕P型电极区370。第四绝缘区397环绕第三N型电极区395。本发明用于静电防护的半导体结构300的N型电极区及P型电极区370的外围轮廓可为8K边形或圆形。
请同时参考图6及图7，图6为本发明用于静电防护的半导体结构的第四实施例的示意图，图7为图6用于静电防护的半导体结构的剖面图。如图所示，本发明用于静电防护的半导体结构400包含一个P型井420，一个N型井412，一个第一N型电极区430，一个第一绝缘区440，一个第二N型电极区450，一个P型电极区470，以及一个第二绝缘区460。P型井420形成在P型基底410上。N型井412形成在P型井420的中心区域。第一N型电极区430部分形成在P型井420及N型井412上。第一绝缘区440形成在P型井420上，且环绕第一N型电极区430。第二N型电极区450形成在P型井420上，且环绕第一绝缘区440。P型电极区470形成在P型井420上，且环绕第二N型电极区450。第二绝缘区460形成在P型井420上，且环绕P型电极区470。第二绝缘区460部分环绕第二N型电极区450，且P型电极区470与第二N型电极区450部分耦接于第二绝缘区460未环绕第二N型电极区450的区域上。P型电极区470与第二N型电极区450同电位，此两电极区相连可减少结构面积。其中第一N型电极区430及第二N型电极区450的外围轮廓均为8K边形或圆形，且K为正整数。
另外，第一N型电极区430电连接至一个静电防护电极480，P型电极区470电连接至一个接地位准。第二N型电极区450及P型电极区470上可另外形成对接结构482，以电连接至其他元件。再者，本发明用于静电防护的半导体结构另包含一个第三绝缘区490，形成在P型井420的外围上，且环绕P型电极区470。
依据上述配置，当静电防护电极480接收到静电时，P型井420与第一N型电极区430之间的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流宣泄至P型电极区470，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
同样地，为了进一步提高耐高电压的能力，第一N型电极区430也可向外延伸以形成一个N型掺杂区(未图示)，N型掺杂区的掺杂浓度係较第一N型电极区430的掺杂浓度低。
在本发明其他实施例中，图7的N型井412不一定要存在。
请参考图8，图8为本发明用于静电防护的半导体结构的第五实施例的剖面图。如图8所示，本发明用于静电防护的半导体结构500包含一个P型井520，一个第一N型电极区530，一个第一绝缘区540，一个P型电极区570，以及一个第二绝缘区560。P型井520形成在P型基底510上。第一N型电极区530形成在P型井520的中心区域上。第一绝缘区540形成在P型井520上，且环绕第一N型电极区530。P型电极区570形成在P型井520上，且环绕第一绝缘区540。其中第一N型电极区530的外围轮廓为8K边形或圆形。本发明用于静电防护的半导体结构500可另包含一个N型井，以使第一N型电极区230部分形成在N型井上。
另外，第一N型电极区530电连接至一个静电防护电极580，P型电极区570电连接至一个接地位准。
依据上述配置，P型井520、第一N型电极区530及P型电极区570可等同形成一二极体，且当静电防护电极580接收到静电时，P型井520与第一N型电极区530之间的PN接面将会因静电的高电压位准而崩溃，进而将静电的电流宣泄至P型电极区570，以提供静电防护，且静电的部分能量也会在PN接面崩溃时被吸收。
同样地，为了进一步提高耐高电压的能力，第一N型电极区530也可向外延伸以形成一个N型掺杂区(未图示)，N型掺杂区的掺杂浓度较第一N型电极区530的掺杂浓度低。
在本发明中，上述用于静电防护的半导体结构可设置于一个集成电路中，用以保护集成电路免于遭受静电损坏。且由于第一N型电极区及第二N型电极区的外围轮廓可为8K边形或圆形，因此可减少第一N型电极区尖端放电的范围，进而增加第一N型电极区及第二N型电极区之间的电流宣泄区域，并相对地将半导体结构的总面积减少，使得本发明用于静电防护的半导体结构可以在集成电路中占有较小的面积。
与现有技术相比，本发明用于静电防护的半导体结构的第二N型电极区具有较小范围的不导电区域，或甚至不具有不导电区域，进而增加电极区之间的电流宣泄能力，并进一步改善半导体结构的静电保护能力。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (19)

1.一种用于静电防护的半导体结构，其特征在于，包含：
一个P型井，形成在一个P型基底上；
一个第一N型电极区，形成在所述P型井的中心区域上；
一个第一绝缘区，形成在所述P型井上，且环绕所述第一N型电极区；
一个第二N型电极区，形成在所述P型井上，且环绕所述第一绝缘区；
一个第二绝缘区，形成在所述P型井上，且环绕所述第二N型电极区；以及
一个P型电极区，形成在所述P型井上，且环绕所述第二绝缘区；
其中，所述第一N型电极区及所述第二N型电极区的外围轮廓均为8K边形或圆形，且K为正整数。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一N型电极区及所述第二N型电极区的外围轮廓为具有相同中心的8K边形或圆形。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一绝缘区及所述第二绝缘区为场效氧化(Field Oxide,FOX)区。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一N型电极区电连接至一个静电防护电极。
5.根据权利要求1所述的半导体结构，其特征在于，另包含一个深层N型井或N型深埋层，形成在所述P型井及所述P型基底之间。
6.根据权利要求1所述的半导体结构，其特征在于，所述P型电极区电连接至一个接地位准。
7.根据权利要求1所述的半导体结构，其特征在于，当所述第一N型电极区及所述第二N型电极区的外围轮廓均为8K边形时，所述第二N型电极区的转角处不导电。
8.根据权利要求1所述的半导体结构，其特征在于，另包含一个第三绝缘区，形成在所述P型井的外围上，且环绕所述P型电极区。
9.根据权利要求1所述的半导体结构，其特征在于，其设置于一个集成电路中。
10.根据权利要求1所述的半导体结构，其特征在于，所述第二绝缘区部分环绕所述第二N型电极区，且所述P型电极区与所述第二N型电极区部分耦接。
11.根据权利要求1所述的半导体结构，其特征在于，另包含一个N型井形成在所述P型井的中心区域，其中所述第一N型电极区部分形成在所述N型井上。
12.根据权利要求1所述的半导体结构，其特征在于，所述第一N型电极区向外延伸形成一个N型掺杂区，所述N型掺杂区的掺杂浓度较所述第一N型电极区的掺杂浓度低。
13.一种用于静电防护的半导体结构，其特征在于，包含：
一个P型井，形成在一个P型基底上；
一个第一N型电极区，形成在所述P型井的中心区域上；
一个第一绝缘区，形成在所述P型井上，且环绕所述第一N型电极区；以及
一个P型电极区，形成在所述P型井上，且环绕所述第一绝缘区；
其中所述第一N型电极区的外围轮廓为8K边形或圆形，且K为正整数。
14.根据权利要求13所述的半导体结构，其特征在于，所述第一绝缘区为场效氧化(Field Oxide,FOX)区。
15.根据权利要求13所述的半导体结构，其特征在于，所述第一N型电极区电连接至一个静电防护电极。
16.根据权利要求13所述的半导体结构，其特征在于，所述P型电极区电连接至一个接地位准。
17.根据权利要求13所述的半导体结构，其特征在于，其设置于一个集成电路中。
18.根据权利要求13所述的半导体结构，其特征在于，另包含一个N型井形成在所述P型井的中心区域，其中所述第一N型电极区部分形成在所述N型井上。
19.根据权利要求13所述的半导体结构，所述第一N型电极区向外延伸形成一个N型掺杂区，所述N型掺杂区的掺杂浓度较所述第一N型电极区的掺杂浓度低。
CN201410046985.1A 2013-12-20 2014-02-10 用于静电防护的半导体结构 Pending CN104733443A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102147566 2013-12-20
TW102147566A TW201526196A (zh) 2013-12-20 2013-12-20 用於靜電防護之半導體結構

Publications (1)

Publication Number Publication Date
CN104733443A true CN104733443A (zh) 2015-06-24

Family

ID=53400910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410046985.1A Pending CN104733443A (zh) 2013-12-20 2014-02-10 用于静电防护的半导体结构

Country Status (3)

Country Link
US (1) US9202807B2 (zh)
CN (1) CN104733443A (zh)
TW (1) TW201526196A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN114068518A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体静电保护器件
TWI775688B (zh) * 2021-11-29 2022-08-21 世界先進積體電路股份有限公司 靜電放電防護結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145143A (zh) * 1994-03-28 1997-03-12 英特尔公司 采用偏置和端接的pnp晶体管链的静电放电保护电路
US7626242B2 (en) * 2004-02-02 2009-12-01 Advanced Micro Devices, Inc. Shallow trench isolation process utilizing differential liners
US20120119331A1 (en) * 2010-11-12 2012-05-17 Amaury Gendron Area-Efficient High Voltage Bipolar-Based ESD Protection Targeting Narrow Design Windows

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626243B2 (en) * 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1145143A (zh) * 1994-03-28 1997-03-12 英特尔公司 采用偏置和端接的pnp晶体管链的静电放电保护电路
US7626242B2 (en) * 2004-02-02 2009-12-01 Advanced Micro Devices, Inc. Shallow trench isolation process utilizing differential liners
US20120119331A1 (en) * 2010-11-12 2012-05-17 Amaury Gendron Area-Efficient High Voltage Bipolar-Based ESD Protection Targeting Narrow Design Windows

Also Published As

Publication number Publication date
US9202807B2 (en) 2015-12-01
TW201526196A (zh) 2015-07-01
US20150179629A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US9153679B2 (en) Silicon-controlled rectification device with high efficiency
CN102142440B (zh) 一种可控硅器件
US9443841B2 (en) Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise
CN103633087A (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
CN104733443A (zh) 用于静电防护的半导体结构
CN102522404B (zh) 低触发电压的双向scr esd保护电路
CN102254912A (zh) 一种内嵌p型mos管辅助触发的可控硅器件
CN104269402A (zh) 一种堆叠scr-ldmos的高压esd保护电路
CN103094273B (zh) 静电放电保护元件
CN103390618A (zh) 内嵌栅接地nmos触发的可控硅瞬态电压抑制器
JP5764254B2 (ja) 半導体装置
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
CN105428353B (zh) 一种具有类鳍式ldmos结构的高压esd保护器件
TWI512934B (zh) 用於靜電防護之半導體結構
CN204118075U (zh) 半导体结构
CN205016523U (zh) 一种静电保护电路及集成电路
CN203659859U (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN104485329B (zh) 一种具有高维持电压的igbt结构的esd保护器件
CN103617996A (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN202888176U (zh) 一种bcd工艺下的esd器件结构
CN207947274U (zh) 一种静电保护电路及集成电路
CN204167320U (zh) 一种具有高维持电压的igbt结构的esd保护器件
CN101777579B (zh) 隔离式硅控整流器静电防护元件
CN203351598U (zh) 内嵌栅接地nmos触发的可控硅瞬态电压抑制器
CN107342283B (zh) 瞬态电压抑制器及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150624