TW201526196A - 用於靜電防護之半導體結構 - Google Patents

用於靜電防護之半導體結構 Download PDF

Info

Publication number
TW201526196A
TW201526196A TW102147566A TW102147566A TW201526196A TW 201526196 A TW201526196 A TW 201526196A TW 102147566 A TW102147566 A TW 102147566A TW 102147566 A TW102147566 A TW 102147566A TW 201526196 A TW201526196 A TW 201526196A
Authority
TW
Taiwan
Prior art keywords
type
type electrode
region
electrode region
semiconductor structure
Prior art date
Application number
TW102147566A
Other languages
English (en)
Inventor
Chun-Chung Ko
Chih-Lun Wu
Shuo-Yen Lin
Original Assignee
Advanced Analog Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analog Technology Inc filed Critical Advanced Analog Technology Inc
Priority to TW102147566A priority Critical patent/TW201526196A/zh
Priority to CN201410046985.1A priority patent/CN104733443A/zh
Priority to US14/306,253 priority patent/US9202807B2/en
Publication of TW201526196A publication Critical patent/TW201526196A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

半導體結構包含一P型井，形成於一P型基底上；一第一N型電極區，形成於該P型井之中心區域上；一第一絕緣區，形成於該P型井上，且環繞該第一N型電極區；一第二N型電極區，形成於該P型井上，且環繞該第一絕緣區；一第二絕緣區，形成於該P型井上，且環繞該第二N型電極區；以及一P型電極區，形成於該P型井上，且環繞該第二絕緣區；其中該第一N型電極區及該第二N型電極區之外圍輪廓皆係為8K邊形或圓形，且K為正整數。

Description

用於靜電防護之半導體結構
本發明係相關於一種用於靜電防護之半導體結構，尤指一種可改善電流宣洩能力之用於靜電防護之半導體結構。
靜電防護長久以來都是電子產業與半導體產業重要的課題之一。靜電放電常會造成電子產品損壞。隨著半導體製程的進步，積體電路及其元件的尺寸越來越小，相對地積體電路也越容易受到靜電的破壞。為了防止積體電路受到靜電的破壞，當靜電防護電路接收到靜電時必須能使相當大之電流通過，以將靜電迅速導引至接地端。因此靜電防護電路之電流宣洩能力相當重要，靜電防護電路之電流宣洩能力越好，則靜電防護電路之靜電保護能力越佳。習知靜電防護電路會因電極外型設計不當，而造成電流宣洩能力不佳，進而影響靜電防護電路之靜電保護能力。
本發明之目的在於提供一種可改善電流宣洩能力之用於靜電防護之半導體結構，以解決先前技術的問題。
本發明用於靜電防護之半導體結構包含一P型井，形成於一P型基底上；一第一N型電極區，形成於該P型井之中心區域上；一第一絕緣區，形成於該P型井上，且環繞該第一N型電極區；一第二N型電極區，形成於該P型井上，且環繞該第一絕緣區；一第二絕緣區，形成於該P型井上，且 環繞該第二N型電極區；以及一P型電極區，形成於該P型井上，且環繞該第二絕緣區；其中該第一N型電極區及該第二N型電極區之外圍輪廓皆係為8K邊形或圓形，且K為正整數。
相較於先前技術，本發明用於靜電防護之半導體結構的第二N型電極區具有較小範圍之不導電區域，或甚至不具有不導電區域，進而增加電極區之間的電流宣洩能力，並進一步改善半導體結構之靜電保護能力。
100、200、300、400、500‧‧‧半導體結構
110、210、310、410、510‧‧‧P型基底
120、220、320、420、520‧‧‧P型井
130、230、330、430、530‧‧‧第一N型電極區
132‧‧‧N型摻雜區
140、240、340、440、540‧‧‧第一絕緣區
150、250、350、450‧‧‧第二N型電極區
152‧‧‧不導電區域
160、260、360、460、560‧‧‧第二絕緣區
170、270、370、470、570‧‧‧P型電極區
180、280、380、480、580‧‧‧靜電防護電極
190、290、390‧‧‧第三絕緣區
312‧‧‧深層N型井
395‧‧‧第三N型電極區
397‧‧‧第四絕緣區
412‧‧‧N型井
482‧‧‧對接結構
第1圖為本發明用於靜電防護之半導體結構之第一實施例的示意圖。
第2圖為第1圖用於靜電防護之半導體結構的剖面圖。
第3圖為本發明用於靜電防護之半導體結構之第二實施例的示意圖。
第4圖為第3圖用於靜電防護之半導體結構的剖面圖。
第5圖為本發明用於靜電防護之半導體結構之第三實施例的剖面圖。
第6圖為本發明用於靜電防護之半導體結構之第四實施例的示意圖。
第7圖為第6圖用於靜電防護之半導體結構的剖面圖。
第8圖為本發明用於靜電防護之半導體結構之第五實施例的剖面圖。
請同時參考第1圖及第2圖，第1圖為本發明用於靜電防護之半導體結構之第一實施例的示意圖，第2圖為第1圖用於靜電防護之半導體結構的剖面圖。如圖所示，本發明用於靜電防護之半導體結構100包含一P型井120，一第一N型電極區130，一第一絕緣區140，一第二N型電極區150，一第二絕緣區160，以及一P型電極區170。P型井120係形成於一P型基底110上。第一N型電極區130係形成於P型井120之中心區域上。第一絕緣區140係形成於P型井120上，且環繞第一N型電極區130。第二N型電極 區150係形成於P型井120上，且環繞第一絕緣區140。第二絕緣區160係形成於P型井120上，且環繞第二N型電極區150。P型電極區170係形成於P型井上120，且環繞第二絕緣區160。其中第一N型電極區130及第二N型電極區150之外圍輪廓皆係為八邊形，且具有相同中心。本發明用於靜電防護之半導體結構100可另包含一N型井，以使第一N型電極區130部分形成於N型井上。
另外，第一絕緣區140係為場效氧化(Field Oxide,FOX)區，用以對第一N型電極區130及第二N型電極區150進行絕緣，而第二絕緣區160亦係為場效氧化區，用以對第二N型電極區150及P型電極區170進行絕緣。第一N型電極區130係電連接至一靜電防護電極180，且P型電極區170係電連接至一接地位準。
依據上述配置，P型井120、第一N型電極區130、第二N型電極區150及P型電極區170可等同形成一雙極性接面電晶體，且當靜電防護電極180接收到靜電時，P型井120與第一N型電極區130之間的PN接面將會因靜電之高電壓位準而崩潰，進而將靜電之電流宣洩至第二N型電極區150及P型電極區170，以提供靜電防護，且靜電之部分能量也會在PN接面崩潰時被吸收。
為了進一步提高耐高電壓之能力，第一N型電極區130可向外延伸以形成一N型摻雜區132，N型摻雜區132之摻雜濃度係較第一N型電極區130之摻雜濃度低。
另一方面，第二N型電極區150之轉角處係不導電，以防止第二N型電極區150因第一N型電極區130之尖端放電而受損。由於習知第一N 型電極區及第二N型電極區之外圍輪廓皆係為正方形(或四邊形)，為避免習知第二N型電極區因第一N型電極區之四個角落之尖端放電而受損，習知第二N型電極區於四個角落之不導電區域的範圍相當大，進而限制了第一N型電極區及第二N型電極區之間的電流宣洩能力。在本實施例中，第二N型電極區150之轉角處(亦即最短邊)係對應於第一N型電極區130之角落，且第二N型電極區150之最短邊所對應之區域係不導電區域152，以減少第二N型電極區150之不導電區域的範圍，進而增加第一N型電極區130及第二N型電極區150之間的電流宣洩能力。
另外，第一N型電極區及第二N型電極區之外圍輪廓並不限定為八邊形，第一N型電極區及第二N型電極區之外圍輪廓可為8K邊形，且K為正整數。再者，本發明用於靜電防護之半導體結構另包含一第三絕緣區190，形成於P型井120之外圍上，且環繞P型電極區170。
請同時參考第3圖及第4圖，第3圖為本發明用於靜電防護之半導體結構之第二實施例的示意圖，第4圖為第3圖用於靜電防護之半導體結構的剖面圖。如圖所示，本發明用於靜電防護之半導體結構200包含一P型井220，一第一N型電極區230，一第一絕緣區240，一第二N型電極區250，一第二絕緣區260，以及一P型電極區270。P型井220係形成於一P型基底210上。第一N型電極區230係形成於P型井220之中心區域上。第一絕緣區240係形成於P型井220上，且環繞第一N型電極區230。第二N型電極區250係形成於P型井220上，且環繞第一絕緣區240。第二絕緣區260係形成於P型井220上，且環繞第二N型電極區250。P型電極區270係形成於P型井220上，且環繞第二絕緣區260。本發明用於靜電防護之半導體結構200可另包含一N型井，以使第一N型電極區230部分形成於N型井上。相異於第1圖之實施例的是，半導體結構200之第一N型電極區230及第二 N型電極區250之外圍輪廓皆係為圓形，且具有相同中心。
相似地，依據上述配置，P型井220、第一N型電極區230、第二N型電極區250及P型電極區270可等同形成一雙極性接面電晶體，且當靜電防護電極接收到靜電時，P型井220與第一N型電極區230之間的PN接面將會因靜電之高電壓位準而崩潰，進而將靜電之電流宣洩至第二N型電極區250及P型電極區270，以提供靜電防護，且靜電之部分能量也會在PN接面崩潰時被吸收。
同樣地，為了進一步提高耐高電壓之能力，第一N型電極區230亦可向外延伸以形成一N型摻雜區(未圖示)，N型摻雜區之摻雜濃度係較第一N型電極區230之摻雜濃度低。
另一方面，由於第一N型電極區230及第二N型電極區250之外圍輪廓皆係為圓形，因此第一N型電極區230不會對第二N型電極區250進行尖端放電，也就是說，第二N型電極區250無需設置不導電區域，進而增加第一N型電極區230及第二N型電極區250之間的電流宣洩能力。
請參考第5圖，第5圖為本發明用於靜電防護之半導體結構之第三實施例的剖面圖。如第5圖所示，本發明用於靜電防護之半導體結構300可另包含一深層N型井312(或N型深埋層)，形成於P型井320及P型基底310之間，用以隔絕於P型井320及P型基底310。另外，本發明用於靜電防護之半導體結構300可另包含一第三N型電極區395以及一第四絕緣區397。第三N型電極區395係形成於深層N型井312上，且環繞P型電極區370。第四絕緣區397係環繞第三N型電極區395。本發明用於靜電防護之半導體結構300的N型電極區及P型電極區370之外圍輪廓可為8K邊形或圓形。
請同時參考第6圖及第7圖，第6圖為本發明用於靜電防護之半導體結構之第四實施例的示意圖，第7圖為第6圖用於靜電防護之半導體結構的剖面圖。如圖所示，本發明用於靜電防護之半導體結構400包含一P型井420，一N型井412，一第一N型電極區430，一第一絕緣區440，一第二N型電極區450，一P型電極區470，以及一第二絕緣區460。P型井420係形成於P型基底410上。N型井412係形成於P型井420之中心區域。第一N型電極區430係部分形成於P型井420及N型井412上。第一絕緣區440係形成於P型井420上，且環繞第一N型電極區430。第二N型電極區450係形成於P型井420上，且環繞第一絕緣區440。P型電極區470係形成於P型井420上，且環繞第二N型電極區450。第二絕緣區460係形成於P型井420上，且環繞P型電極區470。第二絕緣區460係部分環繞第二N型電極區450，且P型電極區470與第二N型電極區450係部分耦接於第二絕緣區460未環繞第二N型電極區450之區域上。P型電極區470與第二N型電極區450係同電位，此兩電極區相連可減少結構面積。其中第一N型電極區430及第二N型電極區450之外圍輪廓皆係為8K邊形或圓形，且K為正整數。
另外，第一N型電極區430係電連接至一靜電防護電極480，P型電極區470係電連接至一接地位準。第二N型電極區450及P型電極區470上可另外形成對接結構482，以電連接至其他元件。再者，本發明用於靜電防護之半導體結構另包含一第三絕緣區490，形成於P型井420之外圍上，且環繞P型電極區470。
依據上述配置，當靜電防護電極480接收到靜電時，P型井420與第一N型電極區430之間的PN接面將會因靜電之高電壓位準而崩潰，進而將靜電之電流宣洩至P型電極區470，以提供靜電防護，且靜電之部分能 量也會在PN接面崩潰時被吸收。
同樣地，為了進一步提高耐高電壓之能力，第一N型電極區430亦可向外延伸以形成一N型摻雜區(未圖示)，N型摻雜區之摻雜濃度係較第一N型電極區430之摻雜濃度低。
在本發明其他實施例中，第7圖之N型井412不一定要存在。
請參考第8圖，第8圖為本發明用於靜電防護之半導體結構之第五實施例的剖面圖。如第8圖所示，本發明用於靜電防護之半導體結構500包含一P型井520，一第一N型電極區530，一第一絕緣區540，一P型電極區570，以及一第二絕緣區560。P型井520係形成於P型基底510上。第一N型電極區530係形成於P型井520之中心區域上。第一絕緣區540係形成於P型井520上，且環繞第一N型電極區530。P型電極區570係形成於P型井520上，且環繞第一絕緣區540。其中第一N型電極區530之外圍輪廓係為8K邊形或圓形。本發明用於靜電防護之半導體結構500可另包含一N型井，以使第一N型電極區230部分形成於N型井上。
另外，第一N型電極區530係電連接至一靜電防護電極580，P型電極區570係電連接至一接地位準。
依據上述配置，P型井520、第一N型電極區530及P型電極區570可等同形成一二極體，且當靜電防護電極580接收到靜電時，P型井520與第一N型電極區530之間的PN接面將會因靜電之高電壓位準而崩潰，進而將靜電之電流宣洩至P型電極區570，以提供靜電防護，且靜電之部分能量也會在PN接面崩潰時被吸收。
同樣地，為了進一步提高耐高電壓之能力，第一N型電極區530 亦可向外延伸以形成一N型摻雜區(未圖示)，N型摻雜區之摻雜濃度係較第一N型電極區530之摻雜濃度低。
在本發明中，上述用於靜電防護之半導體結構係可設置於一積體電路中，用以保護積體電路免於遭受靜電損壞。且由於第一N型電極區及第二N型電極區之外圍輪廓可為8K邊形或圓形，因此可減少第一N型電極區尖端放電之範圍，進而增加第一N型電極區及第二N型電極區之間的電流宣洩區域，並相對地將半導體結構之總面積減少，使得本發明用於靜電防護之半導體結構可以在積體電路中占有較小之面積。
相較於先前技術，本發明用於靜電防護之半導體結構的第二N型電極區具有較小範圍之不導電區域，或甚至不具有不導電區域，進而增加電極區之間的電流宣洩能力，並進一步改善半導體結構之靜電保護能力。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧半導體結構
130‧‧‧第一N型電極區
140‧‧‧第一絕緣區
150‧‧‧第二N型電極區
152‧‧‧不導電區域
160‧‧‧第二絕緣區
170‧‧‧P型電極區
180‧‧‧靜電防護電極
190‧‧‧第三絕緣區

Claims (19)

  1. 一種用於靜電防護之半導體結構，包含：一P型井，形成於一P型基底上；一第一N型電極區，形成於該P型井之中心區域上；一第一絕緣區，形成於該P型井上，且環繞該第一N型電極區；一第二N型電極區，形成於該P型井上，且環繞該第一絕緣區；一第二絕緣區，形成於該P型井上，且環繞該第二N型電極區；以及一P型電極區，形成於該P型井上，且環繞該第二絕緣區；其中該第一N型電極區及該第二N型電極區之外圍輪廓皆係為8K邊形或圓形，且K為正整數。
  2. 如請求項1所述之半導體結構，其中該第一N型電極區及該第二N型電極區之外圍輪廓係為具有相同中心之8K邊形或圓形。
  3. 如請求項1所述之半導體結構，其中該第一絕緣區及該第二絕緣區係為場效氧化(Field Oxide,FOX)區。
  4. 如請求項1所述之半導體結構，其中該第一N型電極區係電連接至一靜電防護電極。
  5. 如請求項1所述之半導體結構，另包含一深層N型井或N型深埋層，形成於該P型井及該P型基底之間。
  6. 如請求項1所述之半導體結構，其中該P型電極區係電連接至一接地位準。
  7. 如請求項1所述之半導體結構，其中當該第一N型電極區及該第二N型電極區之外圍輪廓皆係為8K邊形時，該第二N型電極區之轉角處係不導電。
  8. 如請求項1所述之半導體結構，另包含一第三絕緣區，形成於該P型井之外圍上，且環繞該P型電極區。
  9. 如請求項1所述之半導體結構，其係設置於一積體電路中。
  10. 如請求項1所述之半導體結構，其中該第二絕緣區係部分環繞該第二N型電極區，且該P型電極區與該第二N型電極區係部分耦接。
  11. 如請求項1所述之半導體結構，另包含一N型井形成於該P型井之中心區域，其中該第一N型電極區係部分形成於該N型井上。
  12. 如請求項1所述之半導體結構，其中該第一N型電極區向外延伸形成一N型摻雜區，該N型摻雜區之摻雜濃度係較該第一N型電極區之摻雜濃度低。
  13. 一種用於靜電防護之半導體結構，包含：一P型井，形成於一P型基底上；一第一N型電極區，形成於該P型井之中心區域上；一第一絕緣區，形成於該P型井上，且環繞該第一N型電極區；以及一P型電極區，形成於該P型井上，且環繞該第一絕緣區；其中該第一N型電極區之外圍輪廓係為8K邊形或圓形，且K為正整數。
  14. 如請求項13所述之半導體結構，其中該第一絕緣區係為場效氧化(Field Oxide,FOX)區。
  15. 如請求項13所述之半導體結構，其中該第一N型電極區係電連接至一靜電防護電極。
  16. 如請求項13所述之半導體結構，其中該P型電極區係電連接至一接地位準。
  17. 如請求項13所述之半導體結構，其係設置於一積體電路中。
  18. 如請求項13所述之半導體結構，另包含一N型井形成於該P型井之中心區域，其中該第一N型電極區係部分形成於該N型井上。
  19. 如請求項13所述之半導體結構，其中該第一N型電極區向外延伸形成一N型摻雜區，該N型摻雜區之摻雜濃度係較該第一N型電極區之摻雜濃度低。
TW102147566A 2013-12-20 2013-12-20 用於靜電防護之半導體結構 TW201526196A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102147566A TW201526196A (zh) 2013-12-20 2013-12-20 用於靜電防護之半導體結構
CN201410046985.1A CN104733443A (zh) 2013-12-20 2014-02-10 用于静电防护的半导体结构
US14/306,253 US9202807B2 (en) 2013-12-20 2014-06-17 Semiconductor structure for electrostatic discharge protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102147566A TW201526196A (zh) 2013-12-20 2013-12-20 用於靜電防護之半導體結構

Publications (1)

Publication Number Publication Date
TW201526196A true TW201526196A (zh) 2015-07-01

Family

ID=53400910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147566A TW201526196A (zh) 2013-12-20 2013-12-20 用於靜電防護之半導體結構

Country Status (3)

Country Link
US (1) US9202807B2 (zh)
CN (1) CN104733443A (zh)
TW (1) TW201526196A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775688B (zh) * 2021-11-29 2022-08-21 世界先進積體電路股份有限公司 靜電放電防護結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
DE102015111487A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN114068518A (zh) * 2020-08-06 2022-02-18 长鑫存储技术有限公司 半导体静电保护器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530612A (en) * 1994-03-28 1996-06-25 Intel Corporation Electrostatic discharge protection circuits using biased and terminated PNP transistor chains
US7364962B1 (en) * 2004-02-02 2008-04-29 Advanced Micro Devices, Inc. Shallow trench isolation process utilizing differential liners
US7626243B2 (en) * 2006-08-04 2009-12-01 Advanced Analogic Technologies, Inc. ESD protection for bipolar-CMOS-DMOS integrated circuit devices
US8390092B2 (en) * 2010-11-12 2013-03-05 Freescale Semiconductor, Inc. Area-efficient high voltage bipolar-based ESD protection targeting narrow design windows

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775688B (zh) * 2021-11-29 2022-08-21 世界先進積體電路股份有限公司 靜電放電防護結構

Also Published As

Publication number Publication date
US9202807B2 (en) 2015-12-01
CN104733443A (zh) 2015-06-24
US20150179629A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US11482519B2 (en) Transient voltage suppressor and method for manufacturing the same
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
TW201419490A (zh) 靜電放電防護裝置及靜電放電防護方法
US9443841B2 (en) Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise
US9153679B2 (en) Silicon-controlled rectification device with high efficiency
US9559094B2 (en) Semiconductor device and integrated circuit
KR20140145263A (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
TWI696257B (zh) 靜電放電保護電路、半導體靜電放電保護元件及其佈局結構
TW202008588A (zh) 改善靜電放電防護能力之暫態電壓抑制裝置
TW201526196A (zh) 用於靜電防護之半導體結構
US9337158B2 (en) Integrated circuit device and electrostatic discharge protection device thereof
TW202010086A (zh) 暫態電壓抑制裝置
TWI406392B (zh) 靜電放電防護裝置及靜電放電防護電路
TWI512934B (zh) 用於靜電防護之半導體結構
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
TWI449150B (zh) 靜電放電保護元件結構
TWI532146B (zh) 靜電放電保護裝置
US8896024B1 (en) Electrostatic discharge protection structure and electrostatic discharge protection circuit
US9293424B2 (en) Semiconductor structure for electrostatic discharge protection
TWI506784B (zh) 半導體元件
CN109300895B (zh) Ldmos-scr结构的esd保护器件
CN104465666B (zh) Soi工艺的静电保护结构及其构成的静电保护电路
TWI728090B (zh) 半導體結構
TWI538163B (zh) 用於靜電防護之半導體結構
CN105405843B (zh) 静电保护电路