TWI406392B - 靜電放電防護裝置及靜電放電防護電路 - Google Patents

Description

靜電放電防護裝置及靜電放電防護電路

本發明係有關於一種靜電放電防護裝置，特別是有關於一種可防止閂鎖(latch up)發生的靜電放電(electrostatic discharge；ESD)防護裝置。

靜電放電(Electrostatic Discharge)所造成之元件損害對積體電路產品來說已經成為最主要的可靠度問題之一。尤其是隨著尺寸不斷地縮小至深次微米之程度，金氧半導體之閘極氧化層也越來越薄，積體電路更容易因靜電放電現象而遭受破壞。為了避免靜電放電現象破壞積體電路，一般的解決方式係設置一靜電放電防護裝置於積體電路之中。

本發明提供一種靜電放電防護裝置，包括一基底、一第一井區、一第二井區、一第一擴散區、一第一本體、一第二擴散區、一第一閘極、一第三擴散區、一第四擴散區以及一第二閘極。基底具有一第一導電型。第一及第二井區具有一第二導電型，並形成於基底之中。第一擴散區具有一第三導電型，並形成於第一井區之中。第一本體具有第一導電型，並形成於基底、第一及第二井區之中。第二擴散區具有第三導電型，並形成於第一本體之中。第一閘極控制第一擴散區與第一本體之電性連接。第一、第二擴散區及第一閘極構成一第一電晶體。第三擴散區具有一第四導電型，並形成於第一本體之中。第四擴散區具有第四導電型，並形成於第二井區之中。第二閘極控制第三與第四擴散區之電性連接。第三、第四擴散區及第二閘極構成一第二電晶體。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

第1A圖為本發明之靜電放電防護電路之部分結構示意圖。如圖所示，靜電放電防護電路10包括，電阻R1、電容C1以及靜電放電防護裝置100。由於本發明之特徵並非在於電阻R1及電容C1的結構，故第1A圖僅顯示電阻R1及電容C1的等效示意圖。

如圖所示，靜電放電防護裝置100包括，基底(substrate)111、井區(well)121、122、本體(body)112、擴散區(doping region)131、132、141、142、閘極151、152。

基底111具有一第一導電型。井區121及122均具有一第二導電型，並分別形成於基底111之中。在本實施例中，基底111隔離井區121及122。擴散區131具有一第三導電型，並形成於井區121之中。本體112具有第一導電型，並形成於基底111、井區121及122之中。擴散區132具有第三導電型，並形成於本體112之中。閘極151控制擴散區131與本體112之電性連接。

擴散區141具有第四導電型，並形成於本體112之中。擴散區142具有第四導電型，並形成於井區122之中。閘極152控制擴散區141與142之電性連接。

在本實施例中，第一及第三導電型係為P型，第二及第四導電型係為N型。因此，擴散區131、132及閘極151可構成P型電晶體M_P1 。擴散區131作為P型電晶體M_P1 的源極，擴散區132作為P型電晶體M_P1 的汲極。

另外，擴散區141、142及閘極152可構成N型電晶體M_N1 。擴散區141作為N型電晶體M_N1 的源極。擴散區142作為N型電晶體M_N1 的汲極。在本實施例中，擴散區131、井區121、本體112以及擴散區141可構成一矽控整流器(silicon controlled rectifier；SCR)。

另外，靜電放電防護裝置100更包括，N型汲極漂移區(N-type drain drift；NDD)161以及擴散區143。由於擴散區142的雜質濃度大於井區122的雜質濃度，故利用N型汲極漂移區161包圍擴散區142，作為一緩衝區。擴散區143具有第四導電型(如N型)，用以作為井區121的電性接觸點。

在本實施例中，擴散區131及143耦接到電源線101。擴散區141耦接到電源線102。擴散區132耦接擴散區142。閘極151耦接閘極152。電阻R1耦接於電源線101與閘極151之間。電容C1耦接於閘極151與電源線102之間。

第1B圖為第1A圖之等效電路圖。在靜電放電模式下(電源線101接收靜電放電電壓V_ESD ，電源線102接收接地電壓GND)，節點A具有低位準。因此，導通P型電晶體M_P1 ，用以觸發矽控整流器SCR1，使得ESD電流由電源線101，經過矽控整流器SCR1，而被釋放至地。

在正常操作模式下，電源線101接收高電壓(如操作電壓V_CC )，電源線102接收低電壓(如接地電壓GND)。操作電壓V_CC 大於接地電壓GND。由於電阻R1及電容C1所造成的延遲(RC delay)，將使得節點A具有高位準。因此，不觸發矽控整流器SCR1。然而，當矽控整流器SCR1因雜訊或其它因素而被觸發(導通)時，由於N型電晶體M_N1 為導通狀態，故可協助關閉矽控整流器SCR1。

舉例而言，當第1A圖所示的基底111的位準因外界因素(如雜訊)而被改變時，可能降低矽控整流器SCR1的崩潰電壓(breakdown voltage)，使得矽控整流器SCR1不正常導通，進而發生閂鎖(latch-up)現象。

由於閂鎖現象會造成電源線101與102之間的短路，因此，在正常操作模式下，當矽控整流器SCR1不正常被導通時，N型電晶體M_N1 協助關閉矽控整流器SCR1。在本實施例中，N型電晶體M_N1 擷取矽控整流器SCR1的部分導通電流，用以降低矽控整流器SCR1的導通電流，因此，便可將矽控整流器SCR1由導通狀態切換至不導通狀態。

第2A圖為本發明之靜電放電防護電路之另一示意圖。第2A圖相似第1A圖，不同之處在於，第2A圖的靜電放電防護裝置200多了擴散區133、134、144以及閘極153。

擴散區133的導電型為P型，並形成於井區123之中。本體113的導電型為P型，並形成於井區123之中。擴散區134的導電型為P型，並形成於本體113之中。閘極153控制擴散區133與本體113之電性連接。擴散區144的導電型為N型，並形成於本體113之中。

擴散區133、134及閘極153構成P型電晶體M_P2 。擴散區133係作為P型電晶體M_P2 的源極。擴散區134係作為P型電晶體M_P2 的汲極。在本實施例中，擴散區133、井區123、本體113以及擴散區144構成一矽控整流器。另外，擴散區131、井區124、本體112以及擴散區141可構成另一矽控整流器。

靜電放電防護裝置200更包括擴散區135、136及145。擴散區135的導電型為P型，並形成於本體113之中，可作為本體113的接觸點。擴散區136的導電型亦為P型，並形成於基底111之中。擴散區145的導電型為N型，用以定義井區123的電位。

在本實施例中，擴散區133及145耦接電源線201。擴散區134耦接擴散區135及142。擴散區144耦接擴散區131及143。擴散區141耦接電源線202。閘極151~153耦接在一起。電阻R2耦接於電源線201與閘極151之間。電容C2耦接於閘極151與電源線202之間。

第2B圖為第2A圖之等效電路圖。在靜電放電模式下(電源線201接收靜電放電電壓V_ESD ，電源線202接收接地電壓GND)，節點A具有低位準。因此，導通P型電晶體M_P1 及M_P2 ，用以觸發矽控整流器SCR1及SCR2，使得ESD電流由電源線201，經過矽控整流器SCR1及SCR2，而被釋放至地。

在正常操作模式下，電源線201接收高電壓(如操作電壓V_CC )，電源線202接收低電壓(如接地電壓GND)。操作電壓V_CC 大於接地電壓GND。由於電阻R2及電容C2所造成的延遲(RC delay)，將使得節點A具有高位準。因此，不觸發矽控整流器SCR1及SCR2。然而，當矽控整流器SCR1或SCR2因雜訊或其它因素而被觸發(導通)時，N型電晶體M_N1 可協助關閉矽控整流器SCR1及SCR2。

第3A圖為本發明之靜電放電防護電路之部分結構示意圖。第3A圖與第1A圖相似，不同之處在於，第3A圖的部分導電型態不同於第1A圖的導電型態。

在第3A圖中，靜電放電防護裝置300包括，基底311、井區321、322、本體312、擴散區331~333、341~344、閘極351及352。基底311具有一第一導電型。井區321及322均具有一第二導電型，並形成於基底311之中。

擴散區331具有一第三導電型，並形成於井區321之中。本體312具有第一導電型，並形成於井區320、井區321及322之中。擴散區332具有第三導電型，並形成於本體312之中。閘極351控制擴散區331與本體312之電性連接。

擴散區341具有第四導電型，並形成於本體312之中。擴散區342具有第四導電型，並形成於井區322之中。閘極352控制擴散區341與342之電性連接。

擴散區343具有該第四導電型，並形成於井區321之中。擴散區333具有第三導電型，並形成於本體312之中。在本實施例中，第一及第四導電型為P型，第二及第三導電型為N型。因此，擴散區343，井區321、本體312及擴散區333可構成一矽控整流器。

另外，擴散區331、332及閘極351可構成N型電晶體M_N2 。擴散區331係為N型電晶體M_N2 的汲極，擴散區332係為N型電晶體M_N1 的源極。

再者，擴散區341、342及閘極352構成P型電晶體M_P3 。擴散區341係作為P型電晶體M_P3 的汲極，擴散區342係作為P型電晶體M_P3 的源極。

在本實施例中，靜電放電防護裝置300更包括，N型汲極漂移區361、擴散區334及344。由於擴散區331的雜質濃度大於井區321的雜質濃度，故利用N型汲極漂移區361包圍擴散區331，用以作為一緩衝區。擴散區334的導電型為N型，可作為井區322的金屬接觸點。擴散區344的導電型為P型，可作為本體312的接觸點。

在本實施例中，擴散區331及343耦接到電源線301。擴散區341及333耦接到電源線302。閘極351耦接閘極352。電容C3耦接於電源線301與閘極351之間。電阻R3耦接於閘極351與電源線302之間。擴散區342、334及344耦接在一起。

第3B圖為第3A圖之等效電路圖。在靜電放電模式下(電源線301接收靜電放電電壓V_ESD ，電源線302接收接地電壓GND)，節點B具有高位準。因此，導通N型電晶體M_N2 ，用以觸發矽控整流器SCR1，使得ESD電流由電源線301，經過矽控整流器SCR1，而被釋放至地。

在正常操作模式下，電源線301接收高電壓(如操作電壓V_CC )，電源線302接收低電壓(如接地電壓GND)。操作電壓V_CC 大於接地電壓GND。由於電阻R3及電容C3所造成的延遲(RC delay)，將使得節點B具有低位準。因此，不觸發矽控整流器SCR1。然而，當矽控整流器SCR1因雜訊或其它因素而被觸發(導通)時，P型電晶體M_P3 可協助關閉矽控整流器SCR1，以避免發生閂鎖現象。

第4A圖為本發明之靜電放電防護電路之另一部分結構示意圖。第4A圖相似第3A圖，不同之處在於，第4A圖的靜電放電防護裝置400省略第3A圖的擴散區344、333，但多了擴散區335、336以及閘極353。

擴散區335的導電型為N型，並形成於井區323之中。本體313的導電型為P型，並形成於井區323之中。擴散區336的導電型為N型，並形成於本體313之中。閘極353控制擴散區335與本體313之電性連接。

擴散區335、336及閘極353構成N型電晶體M_N3 。擴散區335可作為N型電晶體M_N3 的汲極，擴散區336作為N型電晶體M_N3 的源極。

在本實施例中，靜電放電防護裝置400更包括N型汲極漂移區362以及擴散區345、346。擴散區345的導電型為P型。擴散區335及345形成於N型汲極漂移區362之中。擴散區346的導電型為P型，可作為本體313的金屬接觸點。

擴散區345、井區323、本體313以及擴散區336可構成一矽控整流器。擴散區343、井區324、本體312以及擴散區332構成另一矽控整流器。

在本實施例中，擴散區335及345耦接電源線401。擴散區336耦接擴散區343及331。擴散區341耦接擴散區342、346。擴散區332耦接電源線402。閘極351~353耦接在一起。電容C4耦接於電源線401與閘極351之間。電阻R4耦接於閘極351與電源線402之間。

第4B圖為第4A圖之等效電路圖。在靜電放電模式下(電源線401接收靜電放電電壓V_ESD ，電源線402接收接地電壓GND)，節點B具有高位準。因此，導通N型電晶體M_N2 及M_N3 ，用以觸發矽控整流器SCR1及SCR2，使得ESD電流由電源線401，經過矽控整流器SCR1及SCR2，而被釋放至地。

在正常操作模式下，電源線401接收高電壓(如操作電壓V_CC )，電源線402接收低電壓(如接地電壓GND)。操作電壓V_CC 大於接地電壓GND。由於電阻R4及電容C4所造成的延遲(RC delay)，將使得節點B具有低位準。因此，不觸發矽控整流器SCR1及SCR2。然而，當矽控整流器SCR1或SCR2因雜訊或其它因素而被觸發(導通)時，P型電晶體M_P3 可協助關閉矽控整流器SCR1及SCR2。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10、20、30、40．．．靜電放電防護電路

100、200、300、400．．．靜電放電防護裝置

101、102、201、202、301、302、401、402．．．電源線

111、311．．．基底

121~125、321~325．．．井區

112、113、312、313．．．本體

131~136、141~145、331~336、341~346．．．擴散區

151~153．．．閘極

161、361、362．．．N型汲極漂移區

M_P1 ~M_P3 ．．．P型電晶體

M_N1 ~M_N3 ．．．N型電晶體

R1~R4．．．電阻

C1~C4．．．電容

第1A、2A、3A及4A圖為本發明之靜電放電防護電路之部分結構示意圖。

第1B、2B、3B、4B圖為第1A、2A、3A及4A圖之等效電路圖。

10．．．靜電放電防護電路

100．．．靜電放電防護裝置

101、102．．．電源線

111．．．基底

121、122．．．井區

112．．．本體

131、132、141~143．．．擴散區

M_P1 ．．．P型電晶體

M_N1 ．．．N型電晶體

R1．．．電阻

C1．．．電容

Claims (16)

1. 一種靜電放電防護裝置，包括：一基底，具有一第一導電型；一第一井區，具有一第二導電型，並形成於該基底之中；一第二井區，具有該第二導電型，並形成於該基底之中；一第一擴散區，具有一第三導電型，並形成於該第一井區之中；一第一本體，具有該第一導電型，並形成於該基底、該第一及第二井區之中；一第二擴散區，具有該第三導電型，並形成於該第一本體之中；一第一閘極，用以控制該第一擴散區與該第一本體之電性連接，其中該第一、第二擴散區及該第一閘極構成一第一電晶體；一第三擴散區，具有一第四導電型，並形成於該第一本體之中；一第四擴散區，具有該第四導電型，並形成於該第二井區之中；以及一第二閘極，用以控制該第三與第四擴散區之電性連接，其中該第三、第四擴散區及該第二閘極構成一第二電晶體。
2. 如申請專利範圍第1項所述之靜電放電防護裝置，其中該第一及第三導電型為P型，該第二及第四導電型為N型。
3. 如申請專利範圍第2項所述之靜電放電防護裝置，其中該第一擴散區、該第一井區、該第一本體以及該第三擴散區構成一第一矽控整流器。
4. 如申請專利範圍第3項所述之靜電放電防護裝置，更包括：一第三井區，具有該第二導電型，並形成於該基底之中；一第五擴散區，具有該第三導電型，並形成於該第三井區之中；一第二本體，具有該第一導電型，並形成於該第三井區之中；一第六擴散區，具有該第三導電型，並形成於該第二本體之中；以及一第三閘極，用以控制該第五擴散區與該第二本體之電性連接，其中該第五、第六擴散區及該第三閘極構成一第三電晶體。
5. 如申請專利範圍第4項所述之靜電放電防護裝置，更包括：一第七擴散區，具有該第四導電型，並形成於該第二本體之中，該第五擴散區、該第三井區、該第二本體以及該第七擴散區構成一第二矽控整流器；以及一第八擴散區，具有該第三導電型，並形成於該第二本體之中。
6. 如申請專利範圍第1項所述之靜電放電防護裝置，其中該第一及第四導電型為P型，該第二及第三導電型為N型。
7. 如申請專利範圍第6項所述之靜電放電防護裝置，更包括：一第五擴散區，具有該第四導電型，並形成於該第一井區之中；一第六擴散區，具有該第三導電型，並形成於該第一本體之中，該第五擴散區，該第一井區、該第一本體及該第六擴散區構成一第一矽控整流器；一第七擴散區，具有該第四導電型，並形成於該第一本體之中；以及一第八擴散區，具有該第三導電型，並形成於該第一井區之中。
8. 如申請專利範圍第6項所述之靜電放電防護裝置，更包括：一第五擴散區，具有該第四導電型，並形成於該第一井區之中，該第五擴散區，該第一井區、該第一本體及該第二擴散區構成一第一矽控整流器。
9. 如申請專利範圍第8項所述之靜電放電防護裝置，更包括：一第三井區，具有該第二導電型，並形成於該基底之中；一第六擴散區，具有該第三導電型，並形成於該第三井區之中；一第二本體，具有該第一導電型，並形成於該第三井區之中；一第七擴散區，具有該第三導電型，並形成於該第二本體之中；以及一第三閘極，用以控制該第六擴散區與該第二本體之電性連接，其中該第六、第七擴散區及該第三閘極構成一第三電晶體。
10. 如申請專利範圍第9項所述之靜電放電防護裝置，更包括：一第八擴散區，具有該第四導電型，並形成於該第三井區之中，該第八擴散區、該第三井區、該第二本體以及該第七擴散區構成一第二矽控整流器。
11. 一種靜電放電防護電路，包括：一如申請專利範圍第3項所述之靜電放電防護裝置，其中該第一擴散區耦接到一第一電源線，該第三擴散區耦接到一第二電源線，該第二擴散區耦接該第四擴散區，該第一閘極耦接該第二閘極；一電阻，耦接於該第一電源線與該第一閘極之間；以及一電容，耦接於該第一閘極與該第二電源線之間。
12. 一種靜電放電防護電路，包括：一如申請專利範圍第5項所述之靜電放電防護裝置，其中該第五擴散區耦接一第一電源線，該第六擴散區耦接該第四擴散區，該第七擴散區耦接該第一擴散區，該第三擴散區耦接一第二電源線，該第一、第二及第三閘極耦接在一起；一電阻，耦接於該第一電源線與該第一閘極之間；以及一電容，耦接於該第一閘極與該第二電源線之間。
13. 一種靜電放電防護電路，包括：一如申請專利範圍第7項所述之靜電放電防護裝置，其中該第一及第五擴散區耦接到一第一電源線，該第三及第六擴散區耦接到一第二電源線，該第一閘極耦接該第二閘極；一電容，耦接於該第一電源線與該第一閘極之間；以及一電阻，耦接於該第一閘極與該第二電源線之間。
14. 一種靜電放電防護電路，包括：一如申請專利範圍第10項所述之靜電放電防護裝置，其中該第六及第八擴散區耦接一第一電源線，該第七擴散區耦接該第一及第五擴散區，該第三擴散區耦接該第四擴散區，該第二擴散區耦接一第二電源線，該第一、第二及第三閘極耦接在一起；一電容，耦接於該第一電源線與該第一閘極之間；以及一電阻，耦接於該第一閘極與該第二電源線之間。
15. 如申請專利範圍第1項所述之靜電放電防護裝置，更包括：一第五擴散區，具有該第四導電型，並形成於該第一井區之中，用以定義該第一井區之電位。
16. 如申請專利範圍第1項所述之靜電放電防護裝置，更包括：一第五擴散區，具有該第四導電型，並形成於該第二井區之中，並圍繞該第四擴散區，該第五擴散區的雜質摻雜濃度小於該第四擴散區的雜質摻雜濃度，該第五擴散區的雜質摻雜濃度大於該第二井區的雜質摻雜濃度。