TWI710096B - 靜電放電防護裝置 - Google Patents

靜電放電防護裝置 Download PDF

Info

Publication number
TWI710096B
TWI710096B TW108131968A TW108131968A TWI710096B TW I710096 B TWI710096 B TW I710096B TW 108131968 A TW108131968 A TW 108131968A TW 108131968 A TW108131968 A TW 108131968A TW I710096 B TWI710096 B TW I710096B
Authority
TW
Taiwan
Prior art keywords
doped region
well
electrostatic discharge
discharge protection
doped
Prior art date
Application number
TW108131968A
Other languages
English (en)
Other versions
TW202111912A (zh
Inventor
蔡佳谷
林宗孝
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Priority to TW108131968A priority Critical patent/TWI710096B/zh
Priority to CN202010059123.8A priority patent/CN112447705B/zh
Priority to US16/745,349 priority patent/US11430783B2/en
Application granted granted Critical
Publication of TWI710096B publication Critical patent/TWI710096B/zh
Publication of TW202111912A publication Critical patent/TW202111912A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

靜電放電防護裝置包括第一井、第二井、第一摻雜區以及 第二摻雜區。第一井被配置於具有第一導電型的基底中，其中第一井具有第二導電型，以及基底電性連接至第一焊墊。第二井被配置於第一井中，其中第二井具有第一導電型。第一摻雜區被配置於該第二井中，其中第一摻雜區具有第二導電型，以及第一摻雜區電性連接至第二焊墊。第二摻雜區被配置於第二井中，其中第二摻雜區具有第一導電型。

Description

靜電放電防護裝置
本發明是有關於一種電子電路，且特別是有關於一種靜電放電(electrostatic discharge，ESD)防護裝置。
一般而言，積體電路中通常設置有ESD防護元件，以保護積體電路的內部電路免受ESD電流的破壞。舉例來說，積體電路可藉由將ESD防護元件設置於電源軌線(power rails)與訊號焊墊(signal pad)之間，以即時排放大量的ESD電流。當訊號焊墊發生ESD正脈衝時，此ESD防護元件可以將訊號焊墊的ESD電流即時導引至電源軌線(電源焊墊)。當訊號焊墊發生ESD負脈衝時，此ESD防護元件可以從電源軌線(電源焊墊)傳輸電流至訊號焊墊。
須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬 技術領域中具有通常知識者所知悉。
本發明提供一種靜電放電(electrostatic discharge，ESD)防護裝置，以提供ESD防護。
本發明的一種ESD防護裝置包括第一井、第二井、第一摻雜區以及第二摻雜區。第一井被配置於具有第一導電型的基底中，其中第一井具有第二導電型，以及基底電性連接至第一焊墊。第二井被配置於第一井中，其中第二井具有第一導電型。第一摻雜區被配置於該第二井中，其中第一摻雜區具有第二導電型，以及第一摻雜區電性連接至第二焊墊。第二摻雜區被配置於第二井中，其中第二摻雜區具有第一導電型。
本發明的一種ESD防護裝置包括矽控整流器(silicon-controlled rectifier，SCR)、第一ESD防護電路以及第二ESD防護電路。SCR的第一端耦接至第一焊墊。SCR的第二端耦接至第二焊墊。第一ESD防護電路的第一端耦接至SCR的第二端。第一ESD防護電路的第二端耦接至SCR的控制端。第二ESD防護電路的第一端耦接至SCR的控制端。第二ESD防護電路的第二端耦接至第一焊墊。
基於上述，本發明諸實施例所述ESD防護裝置提供一種布局結構(ESD防護電路)。所述布局結構內嵌SCR。當ESD的電流流過第一ESD防護電路(於第二井中的NP接面)時，SCR 會被即時導通(turn on)。此時，SCR可以傳輸大量的ESD電流於第一焊墊與第二焊墊之間。因此，所述ESD防護裝置可以提供ESD防護。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300、400、500、600、800、900:基底
101、112、113、122、123、201、212、213、214、222、223、224、301、312、313、322、323、332、333、336、401、412、413、414、422、423、424、432、433、434、436、501、512、513、522、523、532、533、536、542、543、546、601、612、613、614、622、623、624、632、633、634、636、642、643、644、646、801、812、813、822、823、826、901、912、913、914、922、923、924、926:摻雜區
110、210、310、410、510、610、810、910:第一井
111、211、311、411、511、611、811、911:第二井
120、220、320、420、520、620、820、920:第三井
121、221、321、421、521、621、821、921:第四井
130、230、340、440、550、650、830、930:矽控整流器
140、150、240、250、350、360、450、460、560、570、660、670、840、850、940、950:靜電放電防護電路
141、151、351、361、362、561、571、572、573、841、851:二極體
215、225、415、425、435、615、625、635、645、915、925:閘極結構
241、251、451、461、462、661、671、672、673、941、951:電晶體
330、430、530、630:第五井
331、431、531、631:第六井
540、640:第七井
541、641:第八井
CAN_HorL、GND50A:焊墊
圖1A是依照本發明的一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖1B是依照本發明的一實施例的一種靜電放電防護裝置的電路方塊(circuit block)示意圖。
圖2A是依照本發明的另一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖2B是依照本發明的另一實施例的一種靜電放電防護裝置的電路方塊示意圖。
圖3A是依照本發明的又一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖3B是依照本發明的又一實施例的一種靜電放電防護裝置的電路方塊示意圖。
圖4A是依照本發明的再一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖4B是依照本發明的再一實施例的一種靜電放電防護裝置的電路方塊示意圖。
圖5A是依照本發明的更一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖5B是依照本發明的更一實施例的一種靜電放電防護裝置的電路方塊示意圖。
圖6A是依照本發明的另一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖6B是依照本發明的另一實施例的一種靜電放電防護裝置的電路方塊示意圖。
圖7是圖6A與圖6B所示靜電放電防護裝置的特性曲線示意圖。
圖8A是依照本發明的再一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖8B是依照本發明的再一實施例的一種靜電放電防護裝置的電路方塊示意圖。
圖9A是依照本發明的又一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。
圖9B是依照本發明的又一實施例的一種靜電放電防護裝置的電路方塊示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1A是依照本發明的一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖1A所示靜電放電防護裝置包括第一井110、第二井111、摻雜區112以及摻雜區113。第一井110被配置於具有第一導電型的基底100中。第一井110的電性連接狀態為浮接(floating)。第一井110與第一摻雜區112具有第二導電型，而第二井111與第二摻雜區113具有該第一導電型。所述第一導電型與所述第二導電型可以依照設計需求來定義。舉例來說，於圖1A所示實施例中，基底100為P型基板(P-type substrate,P-sub)，第一井110為N型深摻雜井(deep doping N-type well，DNW)，第二井111為P型摻雜井(P-type well，PW)，摻雜區112為N型摻雜區，而摻雜區113為P型摻雜區。在其他實施例中， 所述第一導電型可以是N型，而所述第二導電型可以是P型。
第二井111配置於第一井110中。摻雜區112與摻雜區113配置於第二井111中。於圖1A所示實施例中，基底100還配置有摻雜區101。當基底100為P型基板時，摻雜區101可以是P型摻雜區。摻雜區101經由金屬內連線電性連接至焊墊GND50A，而摻雜區112經由金屬內連線電性連接至焊墊CAN_HorL。焊墊GND50A與焊墊CAN_HorL可以依照設計需求來定義。舉例來說，焊墊GND50A可以是參考電壓焊墊或電源電壓焊墊，而焊墊CAN_HorL可以是訊號焊墊。在其他實施例中，焊墊GND50A可以是參考電壓焊墊與電源電壓焊墊的其中一個，而焊墊CAN_HorL可以是參考電壓焊墊與電源電壓焊墊的其中另一個。
於圖1A所示實施例中，靜電放電防護裝置還包括第三井120、第四井121、摻雜區122以及摻雜區123。第三井120配置於基底100中。第三井120的電性連接狀態為浮接。第四井121配置於該第三井120中。摻雜區122與摻雜區123配置於第四井121中。摻雜區122經由金屬內連線電性連接至摻雜區113。摻雜區123經由金屬內連線電性連接至焊墊GND50A。
第三井120與摻雜區122具有第二導電型，而第四井121與摻雜區123具有第一導電型。於圖1A所示實施例中，第三井120為N型深摻雜井，第四井121為P型摻雜井，摻雜區122為N型摻雜區，而摻雜區123為P型摻雜區。在其他實施例中，所述第一導電型可以是N型，而所述第二導電型可以是P型。
圖1B是依照本發明的一實施例的一種靜電放電防護裝置的電路方塊(circuit block)示意圖。圖1B所示電路可以視為圖1A所示布局結構的等效電路，而圖1A所示布局結構可以視為圖1B所示電路的布局範例。圖1B所示靜電放電防護裝置包括矽控整流器(Silicon-Contrclled Rectifier，SCR)130、靜電放電防護電路140以及靜電放電防護電路150。矽控整流器130的第一端(例如陽極)耦接至焊墊GND50A。矽控整流器130的第二端(例如陰極)耦接至焊墊CAN_HorL。
靜電放電防護電路140的第一端耦接至矽控整流器130的第二端。靜電放電防護電路140的第二端耦接至矽控整流器130的控制端(例如閘極)。在圖1B所示實施例中，靜電放電防護電路140包括二極體141。二極體141的陰極做為靜電放電防護電路140的第一端。二極體141的陽極做為靜電放電防護電路140的第二端。
靜電放電防護電路150的第一端耦接至矽控整流器130的控制端。靜電放電防護電路150的第二端耦接至焊墊GND50A。在圖1B所示實施例中，靜電放電防護電路150包括二極體151。二極體151的陰極做為靜電放電防護電路150的第一端。二極體151的陽極做為靜電放電防護電路150的第二端。
請參照圖1A與圖1B。由摻雜區112、第二井111、第一井110與基底100所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器130)，其中摻雜區112相當於陰極，第二井111 相當於閘極，而基底100相當於陽極。由摻雜區112與第二井111形成了一個二極體(相當於二極體141)，其中摻雜區112相當於陰極，而第二井111相當於陽極。由摻雜區122與第四井121形成了一個二極體(相當於二極體151)，其中摻雜區122相當於陰極，而第四井121相當於陽極。
與矽控整流器相比，二極體141與151具有較低的觸發電壓(trigger voltage)。與二極體相比，矽控整流器130可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過二極體141與151，進而即時觸發矽控整流器130。當矽控整流器130被導通(turn on)時，矽控整流器130可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖1A與圖1B所示靜電放電防護裝置可以提供ESD防護。
圖2A是依照本發明的另一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖2A所示靜電放電防護裝置包括基底200、摻雜區201、第一井210、第二井211、摻雜區212、摻雜區213、第三井220、第四井221、摻雜區222以及摻雜區223。圖2A所示基底200、摻雜區201、第一井210、第二井211、摻雜區212、摻雜區213、第三井220、第四井221、摻雜區222以及摻雜區223可以參照圖1A所示基底100、摻雜區101、第一井110、第二井111、摻雜區112、摻雜區113、第三井120、第四井121、摻雜區122以及摻雜區123的相關說明來類推，故不再贅述。
於圖2A所示實施例中，靜電放電防護裝置還包括摻雜區 214、閘極結構215、摻雜區224以及閘極結構225。摻雜區214配置於第二井211中，且配置於摻雜區212旁但不接觸摻雜區212。摻雜區224配置於第四井221中，且配置於摻雜區222旁但不接觸摻雜區222。摻雜區214與摻雜區224具有第二導電型。於圖2A所示實施例中，摻雜區214與224為N型摻雜區。在其他實施例中，當第二井211與第四井221為N型摻雜井時，摻雜區214與224可以是P型摻雜區。
閘極結構215配置於第二井211上，且配置於摻雜區212與摻雜區214之間。閘極結構215與摻雜區214經由金屬內連線電性連接至摻雜區213。閘極結構225配置於第四井221上，且配置於摻雜區222與摻雜區224之間。閘極結構225與摻雜區224經由金屬內連線電性連接至摻雜區223。
圖2B是依照本發明的另一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖2B所示電路可以視為圖2A所示布局結構的等效電路，而圖2A所示布局結構可以視為圖2B所示電路的布局範例。圖2B所示靜電放電防護裝置包括矽控整流器230、靜電放電防護電路240以及靜電放電防護電路250。圖2B所示矽控整流器230、靜電放電防護電路240以及靜電放電防護電路250可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖2B所示實施例中，靜電放電防護電路240包括電晶體241，而靜電放電防護電路250包括電晶體251。電晶體241的 第一端(例如汲極)做為靜電放電防護電路240的第一端，以耦接至焊墊CAN_HorL。電晶體241的第二端(例如源極)與控制端(例如閘極)做為靜電放電防護電路240的第二端。電晶體251的第一端(例如汲極)做為靜電放電防護電路250的第一端，以耦接至靜電放電防護電路240的第二端。電晶體251的第二端(例如源極)與控制端(例如閘極)做為靜電放電防護電路250的第二端，以耦接至焊墊GND50A。
請參照圖2A與圖2B。由摻雜區212、第二井211、第一井210與基底200所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器230)，其中摻雜區212相當於陰極，第二井211相當於閘極，而基底200相當於陽極。由第二井211、摻雜區212、摻雜區214與閘極結構215形成了一個電晶體(相當於電晶體241)，其中摻雜區212相當於汲極，閘極結構215相當於閘極，而摻雜區214相當於源極。由第四井221、摻雜區222、摻雜區224與閘極結構225形成了一個電晶體(相當於電晶體251)，其中摻雜區222相當於汲極，閘極結構225相當於閘極，而摻雜區224相當於源極。
與矽控整流器相比，電晶體241與251具有較低的觸發電壓(trigger voltage)。與電晶體相比，矽控整流器230可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過電晶體241與251，進而即時觸發矽控整流器230。當矽控整流器230被導通時，矽控整流器230可以在焊墊 CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖2A與圖2B所示靜電放電防護裝置可以提供ESD防護。
圖3A是依照本發明的又一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖3A所示靜電放電防護裝置包括基底300、摻雜區301、第一井310、第二井311、摻雜區312、摻雜區313、第三井320、第四井321、摻雜區322以及摻雜區323。圖3A所示基底300、摻雜區301、第一井310、第二井311、摻雜區312、摻雜區313、第三井320、第四井321、摻雜區322以及摻雜區323可以參照圖1A所示基底100、摻雜區101、第一井110、第二井111、摻雜區112、摻雜區113、第三井120、第四井121、摻雜區122以及摻雜區123的相關說明來類推，故不再贅述。
於圖3A所示實施例中，靜電放電防護裝置還包括第五井330、第六井331、摻雜區332、摻雜區333以及摻雜區336。第五井330配置於基底300中。第六井331配置於第五井330中。摻雜區332與摻雜區333配置於第六井331中。摻雜區333經由金屬內連線電性連接至摻雜區323。摻雜區336配置於第五井330中，且配置於第六井331外。摻雜區332與摻雜區336經由金屬內連線電性連接至焊墊GND50A。
第六井331與摻雜區333具有第一導電型，而第五井330、摻雜區332與摻雜區336具有第二導電型。於圖3A所示實施例中，第五井330為N型深摻雜井，第六井331為P型摻雜井，摻雜區332與336為N型摻雜區，而摻雜區333為P型摻雜區。在 其他實施例中，所述第一導電型可以是N型，而所述第二導電型可以是P型。
圖3B是依照本發明的又一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖3B所示電路可以視為圖3A所示布局結構的等效電路，而圖3A所示布局結構可以視為圖3B所示電路的布局範例。圖3B所示靜電放電防護裝置包括矽控整流器340、靜電放電防護電路350以及靜電放電防護電路360。圖3B所示矽控整流器340、靜電放電防護電路350以及靜電放電防護電路360可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖3B所示實施例中，靜電放電防護電路350包括二極體351。圖3B所示二極體351可以參照圖1B所示二極體141的相關說明來類推。在圖3B所示實施例中，靜電放電防護電路360包括二極體361與二極體362。二極體361的陰極做為靜電放電防護電路360的第一端，以耦接至靜電放電防護電路350的第二端。二極體362的陽極耦接至二極體361的陽極。二極體362的陰極做為靜電放電防護電路360的第二端，以耦接至焊墊GND50A。
請參照圖3A與圖3B。由摻雜區312、第二井311、第一井310與基底300所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器340)，其中摻雜區312相當於陰極，第二井311相當於閘極，而基底300相當於陽極。由摻雜區312與第二井311形成了一個二極體(相當於二極體351)，其中摻雜區312相當於 陰極，而第二井311相當於陽極。由摻雜區322與第四井321形成了一個二極體(相當於二極體361)，其中摻雜區322相當於陰極，而第四井321相當於陽極。由摻雜區332與第六井331形成了一個二極體(相當於二極體362)，其中摻雜區332相當於陰極，而第六井331相當於陽極。
與矽控整流器相比，二極體351、361與362具有較低的觸發電壓(trigger voltage)。與二極體相比，矽控整流器340可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過二極體351、361與362，進而即時觸發矽控整流器340。當矽控整流器340被導通時，矽控整流器340可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖3A與圖3B所示靜電放電防護裝置可以提供ESD防護。
圖4A是依照本發明的再一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖4A所示靜電放電防護裝置包括基底400、摻雜區401、第一井410、第二井411、摻雜區412、摻雜區413、第三井420、第四井421、摻雜區422、摻雜區423、第五井430、第六井431、摻雜區432、摻雜區433以及摻雜區436。圖4A所示基底400、摻雜區401、第一井410、第二井411、摻雜區412、摻雜區413、第三井420、第四井421、摻雜區422、摻雜區423、第五井430、第六井431、摻雜區432、摻雜區433以及摻雜區436可以參照圖3A所示基底300、摻雜區301、第一井310、第二井311、摻雜區312、摻雜區313、第三井320、第四井321、 摻雜區322、摻雜區323、第五井330、第六井331、摻雜區332、摻雜區333以及摻雜區336的相關說明來類推，故不再贅述。
於圖4A所示實施例中，靜電放電防護裝置還包括摻雜區414、閘極結構415、摻雜區424、閘極結構425、摻雜區434以及閘極結構435。圖4A所示摻雜區412、摻雜區414、閘極結構415、摻雜區422、摻雜區424與閘極結構425可以參照圖2A所示摻雜區212、摻雜區214、閘極結構215、摻雜區222、摻雜區224與閘極結構225的相關說明來類推，故不再贅述。
於圖4A所示實施例中，摻雜區434配置於第六井431中，且配置於摻雜區432旁但不接觸摻雜區432。摻雜區434經由金屬內連線電性連接至摻雜區433。摻雜區434具有第二導電型。於圖4A所示實施例中，摻雜區432與434為N型摻雜區。在其他實施例中，當第六井431為N型摻雜井時，摻雜區432與434可以是P型摻雜區。閘極結構435配置於第六井431上，且配置於摻雜區432與摻雜區434之間。閘極結構435經由金屬內連線電性連接至摻雜區434。
圖4B是依照本發明的再一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖4B所示電路可以視為圖4A所示布局結構的等效電路，而圖4A所示布局結構可以視為圖4B所示電路的布局範例。圖4B所示靜電放電防護裝置包括矽控整流器440、靜電放電防護電路450以及靜電放電防護電路460。圖4B所示矽控整流器440、靜電放電防護電路450以及靜電放電防護電路460 可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖4B所示實施例中，靜電放電防護電路450包括電晶體451，而靜電放電防護電路460包括電晶體461與電晶體462。電晶體451的第一端(例如汲極)做為靜電放電防護電路450的第一端，以耦接至焊墊CAN_HorL。電晶體451的第二端(例如源極)與控制端(例如閘極)做為靜電放電防護電路450的第二端。電晶體461的第一端(例如汲極)做為靜電放電防護電路460的第一端，以耦接至靜電放電防護電路450的第二端。電晶體462的第一端(例如源極)與控制端(例如閘極)耦接至電晶體461的第二端(例如源極)與控制端(例如閘極)。電晶體462的第二端(例如汲極)做為靜電放電防護電路460的第二端，以耦接至焊墊GND50A。
請參照圖4A與圖4B。由摻雜區412、第二井411、第一井410與基底400所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器440)，其中摻雜區412相當於陰極，第二井411相當於閘極，而基底400相當於陽極。由第二井411、摻雜區412、摻雜區414與閘極結構415形成了一個電晶體(相當於電晶體451)，其中摻雜區412相當於汲極，閘極結構415相當於閘極，而摻雜區414相當於源極。由第四井421、摻雜區422、摻雜區424與閘極結構425形成了一個電晶體(相當於電晶體461)，其中摻雜區422相當於汲極，閘極結構425相當於閘極，而摻雜區424相當於 源極。由第六井431、摻雜區432、摻雜區434與閘極結構435形成了一個電晶體(相當於電晶體462)，其中摻雜區432相當於汲極，閘極結構435相當於閘極，而摻雜區434相當於源極。
與矽控整流器相比，電晶體451、461與462具有較低的觸發電壓。與電晶體相比，矽控整流器440可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過電晶體451、461與462，進而即時觸發矽控整流器440。當矽控整流器440被導通時，矽控整流器440可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖4A與圖4B所示靜電放電防護裝置可以提供ESD防護。
圖5A是依照本發明的更一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖5A所示靜電放電防護裝置包括基底500、摻雜區501、第一井510、第二井511、摻雜區512、摻雜區513、第三井520、第四井521、摻雜區522、摻雜區523、第五井530、第六井531、摻雜區532、摻雜區533以及摻雜區536。圖5A所示基底500、摻雜區501、第一井510、第二井511、摻雜區512、摻雜區513、第三井520、第四井521、摻雜區522、摻雜區523、第五井530、第六井531、摻雜區532、摻雜區533以及摻雜區536可以參照圖3A所示基底300、摻雜區301、第一井310、第二井311、摻雜區312、摻雜區313、第三井320、第四井321、摻雜區322、摻雜區323、第五井330、第六井331、摻雜區332、摻雜區333以及摻雜區336的相關說明來類推，故不再贅述。
於圖5A所示實施例中，靜電放電防護裝置還包括第七井540、第八井541、摻雜區542、摻雜區543以及摻雜區546。第七井540配置於基底500中。第八井541配置於第七井540中。摻雜區542與摻雜區543配置於第八井541中。摻雜區543經由金屬內連線電性連接至摻雜區532與536。摻雜區546配置於第七井540中，且配置於第八井541外。摻雜區542與摻雜區546經由金屬內連線電性連接至焊墊GND50A。
第八井541與摻雜區543具有第一導電型，而第七井540、摻雜區542與摻雜區546具有第二導電型。於圖5A所示實施例中，第七井540為N型深摻雜井，第八井541為P型摻雜井，摻雜區542與546為N型摻雜區，而摻雜區543為P型摻雜區。在其他實施例中，所述第一導電型可以是N型，而所述第二導電型可以是P型。
圖5B是依照本發明的更一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖5B所示電路可以視為圖5A所示布局結構的等效電路，而圖5A所示布局結構可以視為圖5B所示電路的布局範例。圖5B所示靜電放電防護裝置包括矽控整流器550、靜電放電防護電路560以及靜電放電防護電路570。圖5B所示矽控整流器550、靜電放電防護電路560以及靜電放電防護電路570可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖5B所示實施例中，靜電放電防護電路560包括二極 體561。圖5B所示二極體561可以參照圖1B所示二極體141的相關說明來類推。在圖5B所示實施例中，靜電放電防護電路570包括二極體571、二極體572與二極體573。二極體571的陰極做為靜電放電防護電路570的第一端，以耦接至靜電放電防護電路560的第二端。二極體572的陽極耦接至二極體571的陽極。二極體573的陽極耦接至二極體572的陰極。二極體573的陰極做為靜電放電防護電路570的第二端，以耦接至焊墊GND50A。
請參照圖5A與圖5B。由摻雜區512、第二井511、第一井510與基底500所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器550)，其中摻雜區512相當於陰極，第二井511相當於閘極，而基底500相當於陽極。由摻雜區512與第二井511形成了一個二極體(相當於二極體561)，其中摻雜區512相當於陰極，而第二井511相當於陽極。由摻雜區522與第四井521形成了一個二極體(相當於二極體571)，其中摻雜區522相當於陰極，而第四井521相當於陽極。由摻雜區532與第六井531形成了一個二極體(相當於二極體572)，其中摻雜區532相當於陰極，而第六井531相當於陽極。由摻雜區542與第八井541形成了一個二極體(相當於二極體573)，其中摻雜區542相當於陰極，而第八井541相當於陽極。
與矽控整流器相比，二極體561、571、572與573具有較低的觸發電壓。與二極體相比，矽控整流器550可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的 電流會流過二極體561、571、572與573，進而即時觸發矽控整流器550。當矽控整流器550被導通時，矽控整流器550可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖5A與圖5B所示靜電放電防護裝置可以提供ESD防護。
圖6A是依照本發明的另一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖6A所示靜電放電防護裝置包括基底600、摻雜區601、第一井610、第二井611、摻雜區612、摻雜區613、第三井620、第四井621、摻雜區622、摻雜區623、第五井630、第六井631、摻雜區632、摻雜區633、摻雜區636、第七井640、第八井641、摻雜區642、摻雜區643以及摻雜區646。圖6A所示基底600、摻雜區601、第一井610、第二井611、摻雜區612、摻雜區613、第三井620、第四井621、摻雜區622、摻雜區623、第五井630、第六井631、摻雜區632、摻雜區633、摻雜區636、第七井640、第八井641、摻雜區642、摻雜區643以及摻雜區646可以參照圖5A所示基底500、摻雜區501、第一井510、第二井511、摻雜區512、摻雜區513、第三井520、第四井521、摻雜區522、摻雜區523、第五井530、第六井531、摻雜區532、摻雜區533、摻雜區536、第七井540、第八井541、摻雜區542、摻雜區543以及摻雜區546的相關說明來類推，故不再贅述。
於圖6A所示實施例中，靜電放電防護裝置還包括摻雜區614、閘極結構615、摻雜區624、閘極結構625、摻雜區634、閘極結構635、摻雜區644以及閘極結構645。圖6A所示摻雜區614、 閘極結構615、摻雜區624、閘極結構625、摻雜區634與閘極結構635可以參照圖4A所示摻雜區414、閘極結構415、摻雜區424、閘極結構425、摻雜區434、閘極結構435的相關說明來類推，故不再贅述。
於圖6A所示實施例中，摻雜區644配置於第八井641中，且配置於摻雜區642旁但不接觸摻雜區642。摻雜區644經由金屬內連線電性連接至摻雜區643。摻雜區644具有第二導電型。於圖6A所示實施例中，摻雜區642與644為N型摻雜區。在其他實施例中，當第八井641為N型摻雜井時，摻雜區642與644可以是P型摻雜區。閘極結構645配置於第八井641上，且配置於摻雜區642與摻雜區644之間。閘極結構645經由金屬內連線電性連接至摻雜區644。
圖6B是依照本發明的另一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖6B所示電路可以視為圖6A所示布局結構的等效電路，而圖6A所示布局結構可以視為圖6B所示電路的布局範例。圖6B所示靜電放電防護裝置包括矽控整流器650、靜電放電防護電路660以及靜電放電防護電路670。圖6B所示矽控整流器650、靜電放電防護電路660以及靜電放電防護電路670可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖6B所示實施例中，靜電放電防護電路660包括電晶體661，而靜電放電防護電路670包括電晶體671、電晶體672與 電晶體673。電晶體661的第一端(例如汲極)做為靜電放電防護電路660的第一端，以耦接至焊墊CAN_HorL。電晶體661的第二端(例如源極)與控制端(例如閘極)做為靜電放電防護電路660的第二端。電晶體671的第一端(例如汲極)做為靜電放電防護電路670的第一端，以耦接至靜電放電防護電路660的第二端。電晶體672的第一端(例如源極)與控制端(例如閘極)耦接至電晶體671的第二端(例如源極)與控制端(例如閘極)。電晶體673的第一端(例如源極)與控制端(例如閘極)耦接至電晶體672的第二端(例如汲極)。電晶體673的第二端(例如汲極)做為靜電放電防護電路670的第二端，以耦接至焊墊GND50A。
請參照圖6A與圖6B。由摻雜區612、第二井611、第一井610與基底600所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器650)，其中摻雜區612相當於陰極，第二井611相當於閘極，而基底600相當於陽極。由第二井611、摻雜區612、摻雜區614與閘極結構615形成了一個電晶體(相當於電晶體661)，其中摻雜區612相當於汲極，閘極結構615相當於閘極，而摻雜區614相當於源極。由第四井621、摻雜區622、摻雜區624與閘極結構625形成了一個電晶體(相當於電晶體671)，其中摻雜區622相當於汲極，閘極結構625相當於閘極，而摻雜區624相當於源極。由第六井631、摻雜區632、摻雜區634與閘極結構635形成了一個電晶體(相當於電晶體672)，其中摻雜區632相當於汲極，閘極結構635相當於閘極，而摻雜區634相當於源極。由第 八井641、摻雜區642、摻雜區644與閘極結構645形成了一個電晶體(相當於電晶體673)，其中摻雜區642相當於汲極，閘極結構645相當於閘極，而摻雜區644相當於源極。
與矽控整流器相比，電晶體661、671、672與673具有較低的觸發電壓。與電晶體相比，矽控整流器650可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過電晶體661、671、672與673，進而即時觸發矽控整流器650。當矽控整流器650被導通時，矽控整流器650可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖6A與圖6B所示靜電放電防護裝置可以提供ESD防護。
圖7是圖6A與圖6B所示靜電放電防護裝置的特性曲線示意圖。圖7所示橫軸表示電壓V，而縱軸表示電流I。當發生於焊墊CAN_HorL的正脈衝電壓(靜電放電的正電壓)大於觸發電壓Vt+時，矽控整流器650與電晶體661、671、672與673可以被即時導通，以便將靜電放電的電流從焊墊CAN_HorL傳輸至焊墊GND50A。藉由改變電晶體661、671的數量，所述觸發電壓Vt+可以被對應調整，以便適配於設計需求。
當發生於焊墊CAN_HorL的負脈衝電壓(靜電放電的負電壓)小於觸發電壓Vt-時，矽控整流器650與電晶體661、671、672與673可以被即時導通，以便將靜電放電的電流從焊墊GND50A傳輸至焊墊CAN_HorL。藉由改變電晶體672、673的數量，所述觸發電壓Vt-可以被對應調整，以便適配於設計需求。
圖8A是依照本發明的再一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖8A所示靜電放電防護裝置包括基底800、摻雜區801、第一井810、第二井811、摻雜區812、摻雜區813、第三井820、第四井821、摻雜區822、摻雜區823以及摻雜區826。圖8A所示基底800、摻雜區801、第一井810、第二井811、摻雜區812、摻雜區813、第三井820、第四井821、摻雜區822、摻雜區823以及摻雜區826可以參照圖5A所示基底500、摻雜區501、第一井510、第二井511、摻雜區512、摻雜區513、第七井540、第八井541、摻雜區542、摻雜區543以及摻雜區546的相關說明來類推，故不再贅述。於圖8A所示實施例中，摻雜區823經由金屬內連線電性連接至摻雜區813。
圖8B是依照本發明的再一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖8B所示電路可以視為圖8A所示布局結構的等效電路，而圖8A所示布局結構可以視為圖8B所示電路的布局範例。圖8B所示靜電放電防護裝置包括矽控整流器830、靜電放電防護電路840以及靜電放電防護電路850。圖8B所示矽控整流器830、靜電放電防護電路840以及靜電放電防護電路850可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖8B所示實施例中，靜電放電防護電路840包括二極體841。圖8B所示二極體841可以參照圖1B所示二極體141的相關說明來類推。在圖8B所示實施例中，靜電放電防護電路850 包括二極體851。二極體851的陽極做為靜電放電防護電路850的第一端，以耦接至靜電放電防護電路840的第二端。二極體851的陰極做為靜電放電防護電路850的第二端，以耦接至焊墊GND50A。
請參照圖8A與圖8B。由摻雜區812、第二井811、第一井810與基底800所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器830)，其中摻雜區812相當於陰極，第二井811相當於閘極，而基底800相當於陽極。由摻雜區812與第二井811形成了一個二極體(相當於二極體841)，其中摻雜區812相當於陰極，而第二井811相當於陽極。由摻雜區822與第四井821形成了一個二極體(相當於二極體851)，其中摻雜區822相當於陰極，而第四井821相當於陽極。
與矽控整流器相比，二極體841與851具有較低的觸發電壓。與二極體相比，矽控整流器830可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過二極體841與851，進而即時觸發矽控整流器830。當矽控整流器830被導通時，矽控整流器830可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖8A與圖8B所示靜電放電防護裝置可以提供ESD防護。
圖9A是依照本發明的又一實施例的一種靜電放電防護裝置的布局結構的剖面示意圖。圖9A所示靜電放電防護裝置包括基底900、摻雜區901、第一井910、第二井911、摻雜區912、摻雜區913、摻雜區914、閘極結構915、第三井920、第四井921、 摻雜區922、摻雜區923、摻雜區924、閘極結構925以及摻雜區926。圖9A所示基底900、摻雜區901、第一井910、第二井911、摻雜區912、摻雜區913、摻雜區914、閘極結構915、第三井920、第四井921、摻雜區922、摻雜區923、摻雜區924、閘極結構925以及摻雜區926可以參照圖6A所示基底600、摻雜區601、第一井610、第二井611、摻雜區612、摻雜區613、摻雜區614、閘極結構615、第七井640、第八井641、摻雜區642、摻雜區643、摻雜區644、閘極結構645以及摻雜區646的相關說明來類推，故不再贅述。於圖9A所示實施例中，摻雜區923、摻雜區924與閘極結構925經由金屬內連線電性連接至摻雜區913、摻雜區914與閘極結構915。
圖9B是依照本發明的又一實施例的一種靜電放電防護裝置的電路方塊示意圖。圖9B所示電路可以視為圖9A所示布局結構的等效電路，而圖9A所示布局結構可以視為圖9B所示電路的布局範例。圖9B所示靜電放電防護裝置包括矽控整流器930、靜電放電防護電路940以及靜電放電防護電路950。圖9B所示矽控整流器930、靜電放電防護電路940以及靜電放電防護電路950可以參照圖1B所示矽控整流器130、靜電放電防護電路140以及靜電放電防護電路150的相關說明來類推。
在圖9B所示實施例中，靜電放電防護電路940包括電晶體941，而靜電放電防護電路950包括電晶體951。電晶體941的第一端(例如汲極)做為靜電放電防護電路940的第一端，以耦接 至焊墊CAN_HorL。電晶體941的第二端(例如源極)與控制端(例如閘極)做為靜電放電防護電路940的第二端。電晶體951的第一端(例如源極)與控制端(例如閘極)做為靜電放電防護電路950的第一端，以耦接至靜電放電防護電路940的第二端。電晶體951的第二端(例如汲極)做為靜電放電防護電路950的第二端，以耦接至焊墊GND50A。
請參照圖9A與圖9B。由摻雜區912、第二井911、第一井910與基底900所形成的布局結構內嵌了一個矽控整流器(相當於矽控整流器930)，其中摻雜區912相當於陰極，第二井911相當於閘極，而基底900相當於陽極。由第二井911、摻雜區912、摻雜區914與閘極結構915形成了一個電晶體(相當於電晶體941)，其中摻雜區912相當於汲極，閘極結構915相當於閘極，而摻雜區914相當於源極。由第四井921、摻雜區922、摻雜區924與閘極結構925形成了一個電晶體(相當於電晶體951)，其中摻雜區922相當於汲極，閘極結構925相當於閘極，而摻雜區924相當於源極。
與矽控整流器相比，電晶體941與951具有較低的觸發電壓。與電晶體相比，矽控整流器930可以承受較大的導通電流。當靜電放電發生於焊墊CAN_HorL時，靜電放電的電流會流過電晶體941與951，進而即時觸發矽控整流器930。當矽控整流器930被導通時，矽控整流器930可以在焊墊CAN_HorL與焊墊GND50A之間傳輸大量的靜電放電電流。因此，圖9A與圖9B所示靜電放 電防護裝置可以提供ESD防護。
綜上所述，本發明諸實施例所述靜電放電防護裝置提供一種布局結構(ESD防護電路)。所述布局結構內嵌矽控整流器。當靜電放電的電流流過第一靜電放電防護電路(於第二井中的NP接面)時，矽控整流器會被即時導通。此時，矽控整流器可以傳輸大量的靜電放電電流於焊墊CAN_HorL與焊墊GND50A之間。因此，所述靜電放電防護裝置可以提供ESD防護。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
600:基底
601、612、613、614、622、623、624、632、633、634、636、642、643、644、646:摻雜區
610:第一井
611:第二井
615、625、635、645:閘極結構
620:第三井
621:第四井
630:第五井
631:第六井
640:第七井
641:第八井
CAN_HorL、GND50A:焊墊

Claims (33)

  1. 一種靜電放電防護裝置，包括：一第一井，配置於具有一第一導電型的一基底中，其中該第一井具有一第二導電型，以及該基底電性連接至一第一焊墊；一第二井，配置於該第一井中，其中該第二井具有該第一導電型；一第一摻雜區，配置於該第二井中，其中該第一摻雜區具有該第二導電型，以及該第一摻雜區電性連接至一第二焊墊；一第二摻雜區，配置於該第二井中，其中該第二摻雜區具有該第一導電型；一第四摻雜區，配置於一第四井中，其中該第四摻雜區具有該第一導電型；一第五井，配置於該基底中，其中該第五井具有該第二導電型；一第六井，配置於該第五井中，其中該第六井具有該第一導電型；一第五摻雜區，配置於該第六井中，其中該第五摻雜區具有該第二導電型；以及一第六摻雜區，配置於該第六井中，其中該第六摻雜區具有該第一導電型，以及該第六摻雜區電性連接至該第四摻雜區。
  2. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該基底為P型基板，該第一井為N型深摻雜井，該第二井為P型摻雜井，該第一摻雜區為N型摻雜區，該第二摻雜區為P型摻雜區。
  3. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該第一井的電性連接狀態為浮接。
  4. 如申請專利範圍第1項所述的靜電放電防護裝置，更包括：一第三摻雜區，配置於該第二井中，且配置於該第一摻雜區旁但不接觸該第一摻雜區，其中該第三摻雜區具有該第二導電型，且該第三摻雜區電性連接至該第二摻雜區；以及一閘極結構，配置於該第二井上，且配置於該第一摻雜區與該第三摻雜區之間，其中該閘極結構電性連接至該第三摻雜區。
  5. 如申請專利範圍第1項所述的靜電放電防護裝置，更包括：一第三井，配置於該基底中，其中該第三井具有該第二導電型；一第四井，配置於該第三井中，其中該第四井具有該第一導電型；以及一第三摻雜區，配置於該第四井中，其中該第三摻雜區具有該第二導電型，且該第三摻雜區電性連接至該第二摻雜區。
  6. 如申請專利範圍第5項所述的靜電放電防護裝置，其中該第三井為N型深摻雜井，該第四井為P型摻雜井，該第三摻雜區為N型摻雜區，該第四摻雜區為P型摻雜區。
  7. 如申請專利範圍第5項所述的靜電放電防護裝置，其中該第三井的電性連接狀態為浮接。
  8. 如申請專利範圍第5項所述的靜電放電防護裝置，更包括：一第五摻雜區，配置於該第四井中，且配置於該第三摻雜區旁但不接觸該第三摻雜區，其中該第五摻雜區具有該第二導電型，且該第五摻雜區電性連接至該第四摻雜區；以及一閘極結構，配置於該第四井上，且配置於該第三摻雜區與該第五摻雜區之間，其中該閘極結構電性連接至該第五摻雜區。
  9. 如申請專利範圍第5項所述的靜電放電防護裝置，其中該第四摻雜區電性連接至該第一焊墊。
  10. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該第五井為N型深摻雜井，該第六井為P型摻雜井，該第五摻雜區為N型摻雜區，該第六摻雜區為P型摻雜區。
  11. 如申請專利範圍第1項所述的靜電放電防護裝置，更包括：一第七摻雜區，配置於該第六井中，且配置於該第五摻雜區旁但不接觸該第五摻雜區，其中該第七摻雜區具有該第二導電型，且該第七摻雜區電性連接至該第六摻雜區；以及 一閘極結構，配置於該第六井上，且配置於該第五摻雜區與該第七摻雜區之間，其中該閘極結構電性連接至該第七摻雜區。
  12. 如申請專利範圍第1項所述的靜電放電防護裝置，更包括：一第七摻雜區，配置於該第五井中，且配置於該第六井外，其中該第七摻雜區具有該第二導電型，且該第七摻雜區電性連接至該第五摻雜區。
  13. 如申請專利範圍第12項所述的靜電放電防護裝置，其中該第五摻雜區與該第七摻雜區電性連接至該第一焊墊。
  14. 如申請專利範圍第1項所述的靜電放電防護裝置，更包括：一第七井，配置於該基底中，其中該第七井具有該第二導電型；一第八井，配置於該第七井中，其中該第八井具有該第一導電型；一第七摻雜區，配置於該第八井中，其中該第七摻雜區具有該第二導電型；以及一第八摻雜區，配置於該第八井中，其中該第八摻雜區具有該第一導電型，以及該第八摻雜區電性連接至該第五摻雜區。
  15. 如申請專利範圍第14項所述的靜電放電防護裝置，其中該第七井為N型深摻雜井，該第八井為P型摻雜井，該第七摻雜區為N型摻雜區，該第八摻雜區為P型摻雜區。
  16. 如申請專利範圍第14項所述的靜電放電防護裝置，更包括：一第九摻雜區，配置於該第八井中，且配置於該第七摻雜區旁但不接觸該第七摻雜區，其中該第九摻雜區具有該第二導電型，且該第九摻雜區電性連接至該第八摻雜區；以及一閘極結構，配置於該第八井上，且配置於該第七摻雜區與該第九摻雜區之間，其中該閘極結構電性連接至該第九摻雜區。
  17. 如申請專利範圍第14項所述的靜電放電防護裝置，更包括：一第九摻雜區，配置於該第七井中，且配置於該第八井外，其中該第九摻雜區具有該第二導電型，且該第九摻雜區電性連接至該第七摻雜區。
  18. 如申請專利範圍第17項所述的靜電放電防護裝置，其中該第七摻雜區與該第九摻雜區電性連接至該第一焊墊。
  19. 如申請專利範圍第1項所述的靜電放電防護裝置，其中該第一焊墊為一電源電壓焊墊或一參考電壓焊墊，而該第二焊墊為一訊號焊墊。
  20. 一種靜電放電防護裝置，包括：一第一井，配置於具有一第一導電型的一基底中，其中該第一井具有一第二導電型，以及該基底電性連接至一第一焊墊；一第二井，配置於該第一井中，其中該第二井具有該第一導電型； 一第一摻雜區，配置於該第二井中，其中該第一摻雜區具有該第二導電型，以及該第一摻雜區電性連接至一第二焊墊；一第二摻雜區，配置於該第二井中，其中該第二摻雜區具有該第一導電型；一第三井，配置於該基底中，其中該第三井具有該第二導電型；一第四井，配置於該第三井中，其中該第四井具有該第一導電型；一第三摻雜區，配置於該第四井中，其中該第三摻雜區具有該第二導電型；以及一第四摻雜區，配置於該第四井中，其中該第四摻雜區具有該第一導電型，以及該第四摻雜區電性連接至該第二摻雜區。
  21. 如申請專利範圍第20項所述的靜電放電防護裝置，其中該第三井為N型深摻雜井，該第四井為P型摻雜井，該第三摻雜區為N型摻雜區，該第四摻雜區為P型摻雜區。
  22. 如申請專利範圍第20項所述的靜電放電防護裝置，更包括：一第五摻雜區，配置於該第四井中，且配置於該第三摻雜區旁但不接觸該第三摻雜區，其中該第五摻雜區具有該第二導電型，且該第五摻雜區電性連接至該第四摻雜區；以及一閘極結構，配置於該第四井上，且配置於該第三摻雜區與該第五摻雜區之間，其中該閘極結構電性連接至該第五摻雜區。
  23. 如申請專利範圍第20項所述的靜電放電防護裝置，更包括：一第五摻雜區，配置於該第三井中，且配置於該第四井外，其中該第五摻雜區具有該第二導電型，且該第五摻雜區電性連接至該第三摻雜區。
  24. 如申請專利範圍第23項所述的靜電放電防護裝置，其中該第三摻雜區與該第五摻雜區電性連接至該第一焊墊。。
  25. 一種靜電放電防護裝置，包括：一矽控整流器，具有一第一端耦接至一第一焊墊，其中該矽控整流器的一第二端耦接至一第二焊墊；一第一靜電放電防護電路，具有一第一端耦接至該矽控整流器的該第二端，其中該第一靜電放電防護電路的一第二端耦接至該矽控整流器的一控制端；以及一第二靜電放電防護電路，具有一第一端耦接至該矽控整流器的該控制端，其中該第二靜電放電防護電路的一第二端耦接至該第一焊墊，其中該第二靜電放電防護電路包括：一第一電晶體，具有一第一端做為該第二靜電放電防護電路的該第一端；以及一第二電晶體，具有一第一端與一控制端耦接至該第一電晶體的一第二端與一控制端，其中該第二電晶體的一第二端做為該第二靜電放電防護電路的該第二端。
  26. 如申請專利範圍第25項所述的靜電放電防護裝置，其中該矽控整流器的該第一端為陽極，以及該矽控整流器的該第二端為陰極。
  27. 如申請專利範圍第25項所述的靜電放電防護裝置，其中該第一靜電放電防護電路包括：一二極體，具有一陰極做為該第一靜電放電防護電路的該第一端，其中該二極體的一陽極做為該第一靜電放電防護電路的該第二端。
  28. 如申請專利範圍第25項所述的靜電放電防護裝置，其中該第一靜電放電防護電路包括：一電晶體，具有一第一端做為該第一靜電放電防護電路的該第一端，其中該電晶體的一第二端與一控制端做為該第一靜電放電防護電路的該第二端。
  29. 如申請專利範圍第25項所述的靜電放電防護裝置，其中該第一焊墊為一電源電壓焊墊或一參考電壓焊墊，而該第二焊墊為一訊號焊墊。
  30. 一種靜電放電防護裝置，包括：一矽控整流器，具有一第一端耦接至一第一焊墊，其中該矽控整流器的一第二端耦接至一第二焊墊；一第一靜電放電防護電路，具有一第一端耦接至該矽控整流器的該第二端，其中該第一靜電放電防護電路的一第二端耦接至該矽控整流器的一控制端；以及 一第二靜電放電防護電路，具有一第一端耦接至該矽控整流器的該控制端，其中該第二靜電放電防護電路的一第二端耦接至該第一焊墊，其中該第二靜電放電防護電路包括：一第一二極體，具有一陰極做為該第二靜電放電防護電路的該第一端；一第二二極體，具有一陽極耦接至該第一二極體的一陽極；以及一第三二極體，具有一陽極耦接至該第二二極體的一陰極，其中該第三二極體的一陰極做為該第二靜電放電防護電路的該第二端。
  31. 一種靜電放電防護裝置，包括：一矽控整流器，具有一第一端耦接至一第一焊墊，其中該矽控整流器的一第二端耦接至一第二焊墊；一第一靜電放電防護電路，具有一第一端耦接至該矽控整流器的該第二端，其中該第一靜電放電防護電路的一第二端耦接至該矽控整流器的一控制端；以及一第二靜電放電防護電路，具有一第一端耦接至該矽控整流器的該控制端，其中該第二靜電放電防護電路的一第二端耦接至該第一焊墊，其中該第二靜電放電防護電路包括：一第一電晶體，具有一第一端做為該第二靜電放電防護 電路的該第一端；一第二電晶體，具有一第一端與一控制端耦接至該第一電晶體的一第二端與一控制端；以及一第三電晶體，具有一第一端與一控制端耦接至該第二電晶體的一第二端，其中該第三電晶體的一第二端做為該第二靜電放電防護電路的該第二端。
  32. 一種靜電放電防護裝置，包括：一矽控整流器，具有一第一端耦接至一第一焊墊，其中該矽控整流器的一第二端耦接至一第二焊墊；一第一靜電放電防護電路，具有一第一端耦接至該矽控整流器的該第二端，其中該第一靜電放電防護電路的一第二端耦接至該矽控整流器的一控制端；以及一第二靜電放電防護電路，具有一第一端耦接至該矽控整流器的該控制端，其中該第二靜電放電防護電路的一第二端耦接至該第一焊墊，其中該第二靜電放電防護電路包括：一二極體，具有一陽極做為該第二靜電放電防護電路的該第一端，其中該二極體的一陰極做為該第二靜電放電防護電路的該第二端。
  33. 一種靜電放電防護裝置，包括：一矽控整流器，具有一第一端耦接至一第一焊墊，其中該矽控整流器的一第二端耦接至一第二焊墊； 一第一靜電放電防護電路，具有一第一端耦接至該矽控整流器的該第二端，其中該第一靜電放電防護電路的一第二端耦接至該矽控整流器的一控制端；以及一第二靜電放電防護電路，具有一第一端耦接至該矽控整流器的該控制端，其中該第二靜電放電防護電路的一第二端耦接至該第一焊墊，其中該第二靜電放電防護電路包括：一電晶體，具有一第一端與一控制端做為該第二靜電放電防護電路的該第一端，其中該電晶體的一第二端做為該第二靜電放電防護電路的該第二端。
TW108131968A 2019-09-04 2019-09-04 靜電放電防護裝置 TWI710096B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108131968A TWI710096B (zh) 2019-09-04 2019-09-04 靜電放電防護裝置
CN202010059123.8A CN112447705B (zh) 2019-09-04 2020-01-15 静电放电防护装置
US16/745,349 US11430783B2 (en) 2019-09-04 2020-01-17 Electrostatic discharge protection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108131968A TWI710096B (zh) 2019-09-04 2019-09-04 靜電放電防護裝置

Publications (2)

Publication Number Publication Date
TWI710096B true TWI710096B (zh) 2020-11-11
TW202111912A TW202111912A (zh) 2021-03-16

Family

ID=74202360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131968A TWI710096B (zh) 2019-09-04 2019-09-04 靜電放電防護裝置

Country Status (3)

Country Link
US (1) US11430783B2 (zh)
CN (1) CN112447705B (zh)
TW (1) TWI710096B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791325B (zh) * 2021-11-15 2023-02-01 旺宏電子股份有限公司 靜電放電保護裝置及其操作方法
US11837600B2 (en) 2021-11-15 2023-12-05 Macronix International Co., Ltd. Electrostatic discharge protection apparatus and its operating method
CN115021235B (zh) * 2022-08-04 2022-11-04 旋智电子科技（上海）有限公司 一种静电释放保护电路
US20240113099A1 (en) * 2022-09-30 2024-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit protection device and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520199A (en) * 2003-11-05 2005-06-16 Sanyo Electric Co Electrostatic breakdown protection device
TW201108383A (en) * 2009-08-18 2011-03-01 United Microelectronics Corp ESD protection device structure
US20120099230A1 (en) * 2010-10-25 2012-04-26 Jung-Eon Moon Electrostatic discharge protection circuit
TW201431070A (zh) * 2013-01-18 2014-08-01 United Microelectronics Corp 具有靜電放電防護功效的電晶體結構
TW201618272A (zh) * 2014-11-13 2016-05-16 旺宏電子股份有限公司 靜電放電保護電路、結構及其製造方法
US20180090482A1 (en) * 2016-09-26 2018-03-29 Shenzhen GOODIX Technology Co., Ltd. Electrostatic Discharge Protection Circuit Applied in Integrated Circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589944B2 (en) 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
CN1303686C (zh) * 2001-04-24 2007-03-07 华邦电子股份有限公司 高电流触发的静电放电防护电路
TWI270192B (en) 2005-10-28 2007-01-01 Winbond Electronics Corp Electro-static discharge protection circuit
TW200828568A (en) * 2006-12-28 2008-07-01 Holtek Semiconductor Inc Electrostatic protection framework for high voltage driving integrated circuit
TWI455274B (zh) * 2011-11-09 2014-10-01 Via Tech Inc 靜電放電保護裝置
US9337178B2 (en) * 2012-12-09 2016-05-10 Semiconductor Components Industries, Llc Method of forming an ESD device and structure therefor
US9368486B2 (en) 2014-02-17 2016-06-14 Allegro Microsystems, Llc Direct connected silicon controlled rectifier (SCR) having internal trigger
CN107017248B (zh) * 2017-03-14 2020-03-27 电子科技大学 一种基于浮空阱触发的低触发电压scr结构
US10062682B1 (en) * 2017-05-25 2018-08-28 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance bidirectional transient voltage suppressor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520199A (en) * 2003-11-05 2005-06-16 Sanyo Electric Co Electrostatic breakdown protection device
TW201108383A (en) * 2009-08-18 2011-03-01 United Microelectronics Corp ESD protection device structure
US20120099230A1 (en) * 2010-10-25 2012-04-26 Jung-Eon Moon Electrostatic discharge protection circuit
TW201431070A (zh) * 2013-01-18 2014-08-01 United Microelectronics Corp 具有靜電放電防護功效的電晶體結構
TW201618272A (zh) * 2014-11-13 2016-05-16 旺宏電子股份有限公司 靜電放電保護電路、結構及其製造方法
US20180090482A1 (en) * 2016-09-26 2018-03-29 Shenzhen GOODIX Technology Co., Ltd. Electrostatic Discharge Protection Circuit Applied in Integrated Circuit

Also Published As

Publication number Publication date
TW202111912A (zh) 2021-03-16
US11430783B2 (en) 2022-08-30
CN112447705B (zh) 2024-08-02
CN112447705A (zh) 2021-03-05
US20210066286A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI710096B (zh) 靜電放電防護裝置
TW201724457A (zh) 具有低觸發電壓的靜電放電保護裝置
US20090032838A1 (en) Symmetric bidirectional silicon-controlled rectifier
TWI399844B (zh) 晶片及其靜電放電保護元件
JP2006319330A (ja) 静電気放電保護装置
US10438944B2 (en) Semiconductor device having ESD element
US20080013233A1 (en) Electrostatic breakdown protection circuit
JP5540801B2 (ja) Ｅｓｄ保護回路及び半導体装置
TWI536538B (zh) 電源管理電路及其中之高電壓元件
KR101043737B1 (ko) 정전기 방전 보호 소자
TWI427765B (zh) 具縱向結構的靜電放電保護元件
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
US10446539B2 (en) Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
US8736022B2 (en) Semiconductor device with a diode-type ESD protection circuit
TWI406392B (zh) 靜電放電防護裝置及靜電放電防護電路
US9006830B2 (en) Semiconductor device
TWI718611B (zh) 高電壓電路裝置及其環形電路布局
JP2016119388A (ja) 静電気保護回路及び半導体集積回路装置
US9006831B2 (en) Semiconductor device
EP3503184A1 (en) Device and method for electrostatic discharge (esd) protection
JP2016119389A (ja) 静電気保護回路及び半導体集積回路装置
KR20030035209A (ko) 정전방전 보호 회로용 반도체 제어 정류기
TW202008550A (zh) 半導體結構以及靜電防護裝置
JPS58182861A (ja) 半導体装置