TWI791325B - 靜電放電保護裝置及其操作方法 - Google Patents

Abstract

提供靜電放電保護裝置及其操作方法。靜電放電保護裝置包括：基板、設置於基板中且具有第一導電類型的第一井區、設置於第一井區中且具有第二導電類型的第二井區、設置於第二井區中且具有第一導電類型的第一摻雜區、設置於第二井區中且具有第一導電類型的第二摻雜區、設置於第二井區中且具有第二導電類型的第三摻雜區、以及設置於基板中且具有第一導電類型的第四摻雜區。第一導電類型不同於第二導電類型。第二井區、第一井區、基板和第四摻雜區構成矽控整流器，進入第一摻雜區的靜電放電電流經過矽控整流器流向第四摻雜區。

Description

靜電放電保護裝置及其操作方法

本揭露係有關於半導體積體電路及其應用，且特別有關於靜電放電(electrostatic discharge；ESD)保護裝置及其操作方法。

靜電放電係為帶有不同電位的兩物體接近而產生的電荷轉移現象。靜電放電可在短時間內(通常在幾奈秒之內)產生大電流。當靜電放電所產生的大電流在短時間內通過半導體積體電路時，可能會造成此積體電路之嚴重損傷。靜電放電已是造成積體電路故障與損壞的主要因素之一，因此，如何開發出積體電路中有效的靜電放電保護設計是半導體製程中的重要課題。

堆疊低壓電晶體以達成高壓靜電放電保護裝置是一種常見的靜電放電保護設計。然而，此種堆疊配置卻具有元件尺寸大之缺點。換言之，在積體電路中，具有堆疊的低壓電晶體之靜電放電保護裝置需要的佈局面積大，從而使製造成本增加。

因此，有需要提供高效的靜電放電保護裝置，其可節省佈局面積並具有提升的靜電放電防護能力，以避免積體電路之損傷。

本揭露係有關於靜電放電保護裝置及操作其之方法。

根據本揭露之一實施例，提出一種靜電放電保護裝置。靜電放電保護裝置包括：基板、設置於基板中且具有第一導電類型的第一井區、設置於第一井區中且具有第二導電類型的第二井區、設置於第二井區中且具有第一導電類型的第一摻雜區、設置於第二井區中且具有第一導電類型的第二摻雜區、設置於第二井區中且具有第二導電類型的第三摻雜區、以及設置於基板中且具有第一導電類型的第四摻雜區。第一導電類型不同於第二導電類型。第二井區、第一井區、基板和第四摻雜區構成矽控整流器(silicon controlled rectifier；SCR)，進入第一摻雜區的靜電放電電流經過矽控整流器流向第四摻雜區。

根據本揭露之另一實施例，提出一種靜電放電保護裝置。靜電放電保護裝置包括：基板、設置於基板中且具有第一導電類型的第一井區、設置於第一井區中且具有第二導電類型的第二井區、設置於第一井區中且具有第二導電類型的第三井區、設置於第二井區中且具有第一導電類型的第一摻雜區、設置於第 二井區中且具有第一導電類型的第二摻雜區、設置於第二井區中且具有第二導電類型的第三摻雜區、以及設置於第三井區中且具有第一導電類型的第四摻雜區。第一導電類型不同於第二導電類型。第二井區、第一井區、第三井區和第四摻雜區構成矽控整流器，進入第一摻雜區的靜電放電電流經過矽控整流器流向第四摻雜區。

根據本揭露之又一實施例，提出一種靜電放電保護裝置的操作方法。靜電放電保護裝置的操作方法包括：提供電性連接至內部電路的靜電放電保護裝置。靜電放電保護裝置包括：基板、設置於基板中且具有第一導電類型的第一井區、設置於第一井區中且具有第二導電類型的第二井區、設置於第二井區中且具有第一導電類型的第一摻雜區、設置於第二井區中且具有第一導電類型的第二摻雜區、設置於第二井區中且具有第二導電類型的第三摻雜區、及設置於基板中且具有第一導電類型的第四摻雜區。第一導電類型不同於第二導電類型。第二井區、第一井區、基板和第四摻雜區構成矽控整流器。靜電放電保護裝置的操作方法還包括：當靜電放電應力施加於內部電路時，靜電放電電流流過矽控整流器以使靜電放電電流遠離內部電路。

根據本揭露之又一實施例，提出一種靜電放電保護裝置的操作方法。靜電放電保護裝置的操作方法包括：提供電性連接至內部電路的靜電放電保護裝置。靜電放電保護裝置包括：基板、設置於基板中且具有第一導電類型的第一井區、設置於第 一井區中且具有第二導電類型的第二井區、設置於第一井區中且具有第二導電類型的第三井區、設置於第二井區中且具有第一導電類型的第一摻雜區、設置於第二井區中且具有第一導電類型的第二摻雜區、設置於第二井區中且具有第二導電類型的第三摻雜區、及設置於第三井區中且具有第一導電類型的第四摻雜區。第一導電類型不同於第二導電類型。第二井區、第一井區、第三井區和第四摻雜區構成矽控整流器。靜電放電保護裝置的操作方法還包括：當靜電放電應力施加於內部電路時，靜電放電電流流過矽控整流器以使靜電放電電流遠離內部電路。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

10:靜電放電保護裝置

101:基板

102:第一井區

103:第二井區

111:第一摻雜區

112:第二摻雜區

113:第三摻雜區

114:第四摻雜區

115:第五摻雜區

116:第六摻雜區

121,122:接觸墊

123:閘結構

128,129,130:金屬導線

331,631:電阻元件

332,632:節點

404:第三井區

D1,D2:距離

第1圖係繪示根據本揭露之第一實施例之靜電放電保護裝置的剖面圖；第2圖係繪示根據本揭露之第二實施例之靜電放電保護裝置的剖面圖；第3圖係繪示根據本揭露之第三實施例之靜電放電保護裝置的剖面圖；第4圖係繪示根據本揭露之第四實施例之靜電放電保護裝置的剖面圖； 第5圖係繪示根據本揭露之第五實施例之靜電放電保護裝置的剖面圖；及第6圖係繪示根據本揭露之第六實施例之靜電放電保護裝置的剖面圖。

以下係以一些實施例做說明。須注意的是，本揭露並非顯示出所有可能的實施例，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。另外，實施例中之敘述，例如細部結構、製程步驟和材料應用等等，僅為舉例說明之用，並非對本揭露欲保護之範圍做限縮。實施例之步驟和結構各之細節可在不脫離本揭露之精神和範圍內根據實際應用製程之需要而加以變化與修飾。以下是以相同/類似的符號表示相同/類似的元件做說明。

[第一實施例]

請參照第1圖，其繪示根據本揭露之第一實施例之靜電放電保護裝置10的剖面圖。靜電放電保護裝置10包括基板101、第一井區(well)102、第二井區103、第一摻雜(doping)區111、第二摻雜區112和第三摻雜區113。

在本揭露的一些實施例中，基板101可為摻雜或未摻雜的半導體基板，例如含矽基板或絕緣體上矽(silicon-on-insulator；SOI)基板。在第一實施例中，基板101為P型基板。

第一井區102設置於基板101中。第一井區102具有第一導電類型。第二井區103設置於第一井區中102。第二井區103具有第二導電類型。在一實施例中，可使用離子佈植(ion implantation)製程以形成第一井區102與第二井區103。第一井區102在基板101中的深度可大於第二井區103在基板101中的深度，故第一井區102亦可理解為深井區(deep well)，第二井區103亦可理解為淺井區(shallow well)。第一井區102的寬度可大於第二井區103的寬度。第一井區102可圍繞第二井區103，亦即第二井區103係設置於第一井區102的輪廓範圍之內。

第一導電類型不同於第二導電類型。第一導電類型可相反於第二導電類型。在第一實施例中，第一導電類型可為N型，第二導電類型可為P型，但本揭露不以此為限。

第一摻雜區111設置於第二井區103中。第一摻雜區111具有第一導電類型，且具有實質大於第一井區102及/或第二井區103的摻雜濃度(也以N+表示)。第二摻雜區112設置於第二井區103中。第二摻雜區112具有第一導電類型，且具有實質大於第一井區102及/或第二井區103的摻雜濃度(也以N+表示)。第三摻雜區113設置於第二井區103中，第三摻雜區113 具有第二導電類型，且具有實質大於第一井區102及/或第二井區103的摻雜濃度(也以P+表示)。如第1圖所示，第二摻雜區112設置於第一摻雜區111與第三摻雜區113之間。第一摻雜區111、第二摻雜區112與第三摻雜區113可彼此間隔設置。

靜電放電保護裝置10還可包括接觸墊121、閘結構123與金屬導線128、129。第一摻雜區111可藉由金屬導線128電性連接至接觸墊121。閘結構123設置於第一摻雜區111與第二摻雜區112之間的基板101上。第二摻雜區112與第三摻雜區113可藉由金屬導線129電性連接至閘結構123。第二摻雜區112可藉由金屬導線129電性連接至第三摻雜區113。在一實施例中，第一摻雜區111、第二摻雜區112、閘結構123與第二井區103可形成N型金屬氧化物半導體場效電晶體(N-type metal-oxide-semiconductor field-effect transistor；NMOSFET)；在此情況下，第一摻雜區111與第二摻雜區112可做為N型金屬氧化物半導體場效電晶體之源級/汲極側摻雜區(也可分別表示為第一源級/汲極側摻雜區與第二源級/汲極側摻雜區)。

靜電放電保護裝置10還可包括第四摻雜區114、第五摻雜區115、接觸墊122與金屬導線130。第四摻雜區114與第五摻雜區115皆設置於基板101中。第四摻雜區114具有第一導電類型，且具有實質大於第一井區102及/或第二井區103的摻雜濃度(也以N+表示)。第五摻雜區115具有第二導電類型， 且具有實質大於第一井區102及/或第二井區103的摻雜濃度(也以P+表示)。第四摻雜區114與第五摻雜區115可藉由金屬導線130電性連接至接觸墊122。在一實施例中，第四摻雜區114與第五摻雜區115連接地面(亦即接地)。第五摻雜區115可做為電位接點(pickup)。第四摻雜區114與第五摻雜區115可彼此間隔設置。一實施例中，第二井區103和第四摻雜區114之間具有一距離D1。距離D1可定義為第二井區103和第四摻雜區114之間的最小距離。一實施例中，如第1圖所示，距離D1可代表在平行於基板101之上表面的方向上，第二井區103的邊界至第四摻雜區114的邊界之間的距離。距離D1可小於20微米(μm)。

靜電放電保護裝置10還可包括第六摻雜區116。第六摻雜區116設置於第一井區102中。第六摻雜區116具有第一導電類型，且具有實質大於第一井區102及/或第二井區103的摻雜濃度(也以N+表示)。第一摻雜區111、第二摻雜區112、第三摻雜區113、第四摻雜區114、第五摻雜區115與第六摻雜區116之摻雜濃度可彼此相似或彼此不同。

一實施例中，靜電放電保護裝置10可用以保護積體電路中的內部電路(internal circuit)，使內部電路免於遭受靜電放電電流的損害。內部電路可電性連接至靜電放電保護裝置10中的接觸墊121。當一靜電放電應力(ESD stress)施加於內部電路時，藉由靜電放電保護裝置10以使靜電放電電流遠離內部電路；靜電放電電流可由接觸墊121經由金屬導線128流入靜電放電保 護裝置10，靜電放電電流依序流過第一摻雜區111、第二井區103、第二摻雜區112、第三摻雜區113，再經由第四摻雜區114導入地面或接觸墊122。具體而言，當靜電放電應力施加於內部電路時，靜電放電電流從接觸墊121流至第一摻雜區111、穿過由第一摻雜區111和第二井區103形成的PN接面流入第二井區103、接著穿過由第二井區103和第二摻雜區112形成的PN接面流入第二摻雜區112、再經由金屬導線129流至第三摻雜區113。然後，靜電放電電流從第三摻雜區113流入第二井區103、穿過第二井區103和第一井區102形成的PN接面流入第一井區102、接著穿過第一井區102和基板101形成的PN接面流入基板101、再穿過基板101和第四摻雜區114形成的PN接面流入第四摻雜區114，並從第四摻雜區114經由金屬導線130流至接觸墊122或導入地面。當靜電放電應力施加於內部電路時，第一井區102可維持於浮接(floating)狀態。

第二井區103、第一井區102和基板101形成一個具有P型多數載子(majority carrier)的PNP雙極性接面型電晶體(bipolar junction transistor；BJT)。第一井區102、基板101和第四摻雜區114形成一個具有N型多數載子的NPN雙極性接面型電晶體。PNP雙極性接面型電晶體的集極(collector)和NPN雙極性接面型電晶體的基極(base)連接；且PNP雙極性接面型電晶體的基極和NPN雙極性接面型電晶體的集極連接，進而在靜電放電保護裝置10中構成一個矽控整流器。第二井區103可為 矽控整流器的陽極(anode)；第四摻雜區114可為矽控整流器的陰極(cathode)。當靜電放電應力施加於電性連接至靜電放電保護裝置10的內部電路時，進入第一摻雜區111的靜電放電電流經過矽控整流器流向第四摻雜區114，而使靜電放電電流流遠離內部電路。

[第二實施例]

請參照第2圖，其繪示根據本揭露之第二實施例之靜電放電保護裝置20的剖面圖。第二實施例與第一實施例之間的差異在於，第二實施例之靜電放電保護裝置20中的第四摻雜區114與第五摻雜區115相對於N型金屬氧化物半導體場效電晶體的位置不同。具體而言，在第二實施例之靜電放電保護裝置20中，第四摻雜區114與第五摻雜區115設置於靠近第一摻雜區111的一側，而在第一實施例之靜電放電保護裝置10中，第四摻雜區114與第五摻雜區115設置於靠近第三摻雜區113的一側。

在此實施例中，第二井區103和第四摻雜區114之間具有一距離D2。距離D2可定義為第二井區103和第四摻雜區114之間的最小距離。如第2圖所示，距離D2可代表在平行於基板101之上表面的方向上，第二井區103的邊界至第四摻雜區114的邊界之間的距離。距離D2可小於20微米。

當靜電放電保護裝置20用以保護積體電路中的內部電路時，內部電路可電性連接至靜電放電保護裝置20中的接觸 墊121。當靜電放電應力施加於內部電路時，靜電放電保護裝置20中的靜電放電路徑和第一實施例之靜電放電保護裝置10相同，且第一井區102可維持於浮接狀態。第二井區103、第一井區102、基板101和第四摻雜區114在靜電放電保護裝置20中構成矽控整流器，第二井區103可為矽控整流器的陽極；第四摻雜區114可為矽控整流器的陰極。當靜電放電應力施加於電性連接至靜電放電保護裝置20的內部電路時，進入第一摻雜區111的靜電放電電流經過矽控整流器流向第四摻雜區114，而使靜電放電電流流遠離內部電路。

[第三實施例]

請參照第3圖，其繪示根據本揭露之第三實施例之靜電放電保護裝置30的剖面圖。第三實施例與第一實施例之間的差異在於，第三實施例之靜電放電保護裝置30更包括電性連接至第五摻雜區115的電阻元件331。第四摻雜區114電性連接電阻元件331與接觸墊122之間的節點332。

當靜電放電保護裝置30用以保護積體電路中的內部電路時，內部電路可電性連接至靜電放電保護裝置30中的接觸墊121。當靜電放電應力施加於內部電路時，靜電放電保護裝置30中的靜電放電路徑和第一實施例之靜電放電保護裝置10相同，且第一井區102可維持於浮接狀態。第二井區103、第一井區102、基板101和第四摻雜區114在靜電放電保護裝置30中構成矽控 整流器，第二井區103可為矽控整流器的陽極；第四摻雜區114可為矽控整流器的陰極。當靜電放電應力施加於電性連接至靜電放電保護裝置30的內部電路時，進入第一摻雜區111的靜電放電電流經過矽控整流器流向第四摻雜區114，而使靜電放電電流流遠離內部電路。

[第四實施例]

請參照第4圖，其繪示根據本揭露之第四實施例之靜電放電保護裝置40的剖面圖。第四實施例與第一實施例之間的差異在於，第四實施例之靜電放電保護裝置40更包括第三井區404，第三井區404具有第二導電類型。第二井區103與第三井區404皆設置於第一井區102中，第四摻雜區114與第五摻雜區115皆設置於第三井區404中。在一實施例中，可使用離子佈植製程以形成第三井區404。第二井區103與第三井區404可具有相似的摻雜濃度。第二井區103和第三井區404可彼此間隔設置。一實施例中，第三摻雜區113和第四摻雜區114之間的橫向距離D1可小於20微米。

第一井區102在基板101中的深度可大於第二井區103和第三井區404在基板101中的深度，故第一井區102亦可理解為深井區，第二井區103和第三井區404亦可理解為淺井區。第一井區102的寬度可大於第二井區103和第三井區404的寬度。第一井區102可圍繞第二井區103和第三井區404。第二 井區103和第三井區404可皆設置於第一井區102的輪廓範圍之內。

當靜電放電保護裝置40用以保護積體電路中的內部電路時，內部電路可電性連接至靜電放電保護裝置40中的接觸墊121。當靜電放電應力施加於內部電路時，靜電放電電流可由接觸墊121經由金屬導線128流入靜電放電保護裝置40，靜電放電電流依序流過第一摻雜區111、第二井區103、第二摻雜區112、第三摻雜區113，再經由第四摻雜區114導入地面或接觸墊122。具體而言，當靜電放電應力施加於內部電路時，靜電放電電流從接觸墊121流至第一摻雜區111、穿過由第一摻雜區111和第二井區103形成的PN接面流入第二井區103、接著穿過由第二井區103和第二摻雜區112形成的PN接面流入第二摻雜區112、再經由金屬導線129流至第三摻雜區113。然後，靜電放電電流從第三摻雜區113流入第二井區103、穿過第二井區103和第一井區102形成的PN接面流入第一井區102、接著穿過第一井區102和第三井區404形成的PN接面流入第三井區404、再穿過第三井區404和第四摻雜區114形成的PN接面流入第四摻雜區114，並從第四摻雜區114經由金屬導線130流至接觸墊122或導入地面。當靜電放電應力施加於內部電路時，第一井區102可維持於浮接狀態。

第二井區103、第一井區102和第三井區404形成一個具有P型多數載子的PNP雙極性接面型電晶體。第一井區 102、第三井區404和第四摻雜區114形成一個具有N型多數載子的NPN雙極性接面型電晶體。PNP雙極性接面型電晶體的集極和NPN雙極性接面型電晶體的基極連接；且PNP雙極性接面型電晶體的基極和NPN雙極性接面型電晶體的集極連接，進而在靜電放電保護裝置40中構成一個矽控整流器。第二井區103為矽控整流器的陽極；第四摻雜區114為矽控整流器的陰極。當靜電放電應力施加於電性連接至靜電放電保護裝置40的內部電路時，進入第一摻雜區111的靜電放電電流經過矽控整流器流向第四摻雜區114，而使靜電放電電流流遠離內部電路。

[第五實施例]

請參照第5圖，其繪示根據本揭露之第五實施例之靜電放電保護裝置50的剖面圖。第五實施例與第四實施例之間的差異在於，靜電放電保護裝置50中的第五摻雜區115未電性連接至接觸墊122。靜電放電保護裝置50中的金屬導線130未電性連接第五摻雜區115。

當靜電放電保護裝置50用以保護積體電路中的內部電路時，內部電路可電性連接至靜電放電保護裝置50中的接觸墊121。當靜電放電應力施加於內部電路時，靜電放電保護裝置50中的靜電放電路徑和第四實施例之靜電放電保護裝置40相同，靜電放電保護裝置50中的第一井區102和第三井區404可維持於浮接狀態。第二井區103、第一井區102、第三井區404和第 四摻雜區114在靜電放電保護裝置50中構成矽控整流器，第二井區103可為矽控整流器的陽極；第四摻雜區114可為矽控整流器的陰極。當靜電放電應力施加於電性連接至靜電放電保護裝置50的內部電路時，進入第一摻雜區111的靜電放電電流經過矽控整流器流向第四摻雜區114，而使靜電放電電流流遠離內部電路。

[第六實施例]

請參照第6圖，其繪示根據本揭露之第六實施例之靜電放電保護裝置60的剖面圖。第六實施例與第四實施例之間的差異在於，第六實施例之靜電放電保護裝置60更包括電性連接至第五摻雜區115的電阻元件631。第四摻雜區114電性連接電阻元件631與接觸墊122之間的節點632。

當靜電放電保護裝置60用以保護積體電路中的內部電路時，內部電路可電性連接至靜電放電保護裝置60中的接觸墊121。當靜電放電應力施加於內部電路時，靜電放電保護裝置60中的靜電放電路徑和第四實施例之靜電放電保護裝置40相同，且第一井區102可維持於浮接狀態。第二井區103、第一井區102、第三井區404和第四摻雜區114在靜電放電保護裝置60中構成矽控整流器，第二井區103可為矽控整流器的陽極；第四摻雜區114可為矽控整流器的陰極。當靜電放電應力施加於電性連接至靜電放電保護裝置60的內部電路時，進入第一摻雜區111的靜電 放電電流經過矽控整流器流向第四摻雜區114，而使靜電放電電流流遠離內部電路。

根據本揭露之實施例之靜電放電保護裝置可包括N型金屬氧化物半導體場效電晶體，且N型金屬氧化物半導體場效電晶體可為低壓N型金屬氧化物半導體場效電晶體或中壓N型金屬氧化物半導體場效電晶體。根據本揭露之實施例之靜電放電保護裝置可為高壓靜電放電保護裝置。

根據本揭露之實施例之靜電放電保護裝置(例如靜電保護裝置10、20、30、40、50、60)包括N型金屬氧化物半導體場效電晶體與摻雜區114，此種配置相較於藉由堆疊低壓電晶體而形成的高壓靜電放電保護裝置具有佈局面積更小之益處與更加優異的靜電放電防護能力。而且，本揭露之靜電放電保護裝置(例如靜電保護裝置10、20、30、40、50、60)具有矽控整流器，其相較於僅包括N型金屬氧化物半導體場效電晶體之靜電放電保護裝置、僅包括PNP雙極性接面型電晶體之靜電放電保護裝置、僅包括NPN雙極性接面型電晶體之靜電放電保護裝置具有更加優異的靜電放電防護能力。此外，一些實施例中，當靜電放電應力施加於電性連接至靜電放電保護裝置之內部電路時，靜電放電保護裝置包括超過一個處於浮接狀態的井區(例如第5圖所述之第五實施例中，第一井區102和第三井區404處於浮接狀態)，此種配置相較於僅具有一個處於浮接狀態的井區之靜電放電保護裝置具有更強的靜電放電防護能力。因此，本揭露之靜電放電保護裝 置可使靜電放電電流有效地遠離內部電路，且有助於提升積體電路的可靠度、積體電路之面積使用效率、以及降低積體電路之製造成本。

應注意的是，如上所述之圖式、結構和步驟，是用以敘述本發明之部分實施例或應用例，本發明並不限制於上述結構和步驟之範圍與應用態樣。其他不同結構態樣之實施例，例如不同內部組件的已知構件都可應用，其示例之結構和步驟可根據實際應用之需求而調整。因此圖式之結構僅用以舉例說明之，而非用以限制本發明。通常知識者當知，應用本發明之相關結構和步驟過程，例如半導體結構中的相關元件和層的排列方式或構型，或製造步驟細節等，都可能依實際應用態樣所需而可能有相應的調整和變化。

綜上所述，雖然本發明已以實施例揭露如上，然而其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍前提下，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10:靜電放電保護裝置

101:基板

102:第一井區

103:第二井區

111:第一摻雜區

112:第二摻雜區

113:第三摻雜區

114:第四摻雜區

115:第五摻雜區

116:第六摻雜區

121,122:接觸墊

123:閘結構

128,129,130:金屬導線

D1:距離

Claims (10)

1. 一種靜電放電保護裝置，包括：一基板；一第一井區，設置於該基板中，該第一井區具有一第一導電類型；一第二井區，設置於該第一井區中，該第二井區具有一第二導電類型；一第一摻雜區，設置於該第二井區中，該第一摻雜區具有該第一導電類型；一第二摻雜區，設置於該第二井區中，該第二摻雜區具有該第一導電類型；一第三摻雜區，設置於該第二井區中，該第三摻雜區具有該第二導電類型；一第四摻雜區，設置於該基板中，該第四摻雜區具有該第一導電類型；一第五摻雜區，設置於該基板中，該第五摻雜區具有該第二導電類型；以及一接觸墊，電性連接至該第四摻雜區與該第五摻雜區，其中該第一導電類型不同於該第二導電類型，該第二井區、該第一井區、該基板和該第四摻雜區構成一矽控整流器，進入該第一摻雜區的一靜電放電電流經過該矽控整流器流向該第四摻雜區。
2. 如請求項1所述之靜電放電保護裝置，更包括一金屬導線，該第二摻雜區藉由該金屬導線電性連接至該第三摻雜區。
3. 如請求項1所述之靜電放電保護裝置，更包括：一電阻元件，電性連接至該第五摻雜區，其中該第四摻雜區電性連接該電阻元件與該接觸墊之間的一節點。
4. 一種靜電放電保護裝置，包括：一基板；一第一井區，設置於該基板中，該第一井區具有一第一導電類型；一第二井區，設置於該第一井區中，該第二井區具有一第二導電類型；一第三井區，設置於該第一井區中，該第三井區具有該第二導電類型；一第一摻雜區，設置於該第二井區中，該第一摻雜區具有該第一導電類型；一第二摻雜區，設置於該第二井區中，該第二摻雜區具有該第一導電類型； 一第三摻雜區，設置於該第二井區中，該第三摻雜區具有該第二導電類型；以及一第四摻雜區，設置於該第三井區中，該第四摻雜區具有該第一導電類型，其中該第一導電類型不同於該第二導電類型，該第二井區、該第一井區、該第三井區和該第四摻雜區構成一矽控整流器，進入該第一摻雜區的一靜電放電電流經過該矽控整流器流向該第四摻雜區。
5. 如請求項4所述之靜電放電保護裝置，更包括一金屬導線，該第二摻雜區藉由該金屬導線電性連接至該第三摻雜區。
6. 如請求項4所述之靜電放電保護裝置，更包括：一接觸墊，電性連接至該第四摻雜區；一第五摻雜區，設置於該第三井區中，該第五摻雜區具有該第二導電類型；以及一電阻元件，電性連接至該第五摻雜區，其中該第四摻雜區電性連接該電阻元件與該接觸墊之間的一節點。
7. 一種靜電放電保護裝置的操作方法，包括： 提供一靜電放電保護裝置，該靜電放電保護裝置電性連接至一內部電路，該靜電放電保護裝置包括：一基板；一第一井區，設置於該基板中，該第一井區具有一第一導電類型；一第二井區，設置於該第一井區中，該第二井區具有一第二導電類型；一第一摻雜區，設置於該第二井區中，該第一摻雜區具有該第一導電類型；一第二摻雜區，設置於該第二井區中，該第二摻雜區具有該第一導電類型；一第三摻雜區，設置於該第二井區中，該第三摻雜區具有該第二導電類型；一第四摻雜區，設置於該基板中，該第四摻雜區具有該第一導電類型；一第五摻雜區，設置於該基板中，該第五摻雜區具有該第二導電類型；及一接觸墊，電性連接至該第四摻雜區與該第五摻雜區，其中該第一導電類型不同於該第二導電類型，該第二井區、該第一井區、該基板和該第四摻雜區構成一矽控整流器；以及 當一靜電放電應力施加於該內部電路時，一靜電放電電流流過該矽控整流器以使該靜電放電電流遠離該內部電路。
8. 如請求項7所述之操作方法，更包括當該靜電放電應力施加於該內部電路時，使該第一井區維持於浮接狀態。
9. 如請求項7所述之操作方法，其中該靜電放電保護裝置更包括一金屬導線，該靜電放電電流經由該金屬導線從該第二摻雜區流至該第三摻雜區。
10. 一種靜電放電保護裝置的操作方法，包括：提供一靜電放電保護裝置，該靜電放電保護裝置電性連接至一內部電路，該靜電放電保護裝置包括：一基板；一第一井區，設置於該基板中，該第一井區具有一第一導電類型；一第二井區，設置於該第一井區中，該第二井區具有一第二導電類型；一第三井區，設置於該第一井區中，該第三井區具有該第二導電類型；一第一摻雜區，設置於該第二井區中，該第一摻雜區具有該第一導電類型； 一第二摻雜區，設置於該第二井區中，該第二摻雜區具有該第一導電類型；一第三摻雜區，設置於該第二井區中，該第三摻雜區具有該第二導電類型；及一第四摻雜區，設置於該第三井區中，該第四摻雜區具有該第一導電類型，其中該第一導電類型不同於該第二導電類型，該第二井區、該第一井區、該第三井區和該第四摻雜區構成一矽控整流器；以及當一靜電放電應力施加於該內部電路時，一靜電放電電流流過該矽控整流器以使該靜電放電電流遠離該內部電路。

Images