TW201724457A - 具有低觸發電壓的靜電放電保護裝置 - Google Patents

具有低觸發電壓的靜電放電保護裝置 Download PDF

Info

Publication number
TW201724457A
TW201724457A TW105125740A TW105125740A TW201724457A TW 201724457 A TW201724457 A TW 201724457A TW 105125740 A TW105125740 A TW 105125740A TW 105125740 A TW105125740 A TW 105125740A TW 201724457 A TW201724457 A TW 201724457A
Authority
TW
Taiwan
Prior art keywords
junction
type
region
section
well region
Prior art date
Application number
TW105125740A
Other languages
English (en)
Other versions
TWI736548B (zh
Inventor
李賢德
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201724457A publication Critical patent/TW201724457A/zh
Application granted granted Critical
Publication of TWI736548B publication Critical patent/TWI736548B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種靜電放電(ESD)保護裝置包括第一PN二極體、第二PN二極體和矽控整流器(SCR)。第一PN二極體和第二PN二極體串聯耦接在焊墊與接地電壓之間以提供第一放電電流路徑。SCR耦接在焊墊與接地電壓之間以提供第二放電電流路徑。SCR具有PNPN結構。

Description

具有低觸發電壓的靜電放電保護裝置
本公開的各種實施例涉及一種靜電放電(ESD)保護裝置，並且，更具體地，涉及一種具有低觸發電壓的ESD保護裝置。
相關申請的交叉引用
本申請主張於2015年12月21日提交的韓國專利申請號No.10-2015-0183287的優先權，該案的全部內容以引用的方式併入本文中。
總體來說，大多數半導體裝置包含ESD保護電路，該ESD保護電路中的每一個耦接在信號焊墊或資料焊墊與接地焊墊之間以保護這些半導體裝置的內部電路。如果半導體裝置的信號焊墊或資料焊墊與帶電人體或帶電機器接觸，可能會產生靜電，靜電產生高電壓，而高電壓可以被施加到信號焊墊。在此類情況中，與信號焊墊連接的ESD保護電路可以提供旁路電流路徑以防止半導體裝置的內部電路受損。在微晶片的發展中，ESD保護電路的設計技術變得越來越重要，以保護微晶片免於ESD應力並提供高度可靠的微晶片。可以將ESD保護電路稱作ESD保護裝置。
閘極接地N型MOS場效電晶體GGNMOS裝置已經被廣泛用作ESD保護裝置。但是，如果該GGNMOS裝置被用作晶片的ESD保護 裝置，因為GGNMOS裝置佔用相對大的面積，所以可能很難減小晶片大小。總體來說，GGNMOS裝置的電流容限值(tolerance value)僅僅在約5mA/μm至約10mA/μm的範圍內。因此，為了滿足諸如2安培的ESD電流的工業標準值，GGNMOS裝置必須被設計為具有約200μm至約400μm的通道寬度。此外，GGNMOS裝置的汲極區域必須被設計為具有相對大的面積以獲得晶片的優良ESD特性。因此，如果GGNMOS裝置被用作ESD保護裝置，在設計高集成度微晶片方面會存在限制。
另外，由於被用作ESD保護裝置的GGNMOS裝置耦接至接地焊墊，所以該ESD保護裝置可以表現出相對較高的觸發電壓。如果ESD保護裝置的觸發電壓相對較高，則由靜電產生的高電壓信號可以被傳輸到晶片的內部電路。因此，晶片的內部電路可能受損並且可能導致晶片故障。
各種實施例涉及一種具有低觸發電壓的ESD保護裝置。
根據一個實施例，一種ESD保護裝置包括第一PN二極體、第二PN二極體以及矽控整流器(SCR)。該第一PN二極體和該第二PN二極體串聯耦接在焊墊與接地電壓之間以提供第一放電電流路徑。該SCR耦接在該焊墊與該接地電壓之間以提供第二放電電流路徑。該SCR具有PNPN結構。
根據另一實施例，一種ESD保護裝置包括：N型井區域和P型井區域，所述N型井區域和P型井區域設置在P型基板的上部部分中以彼此接觸並在相互之間提供PN接面；第一P型接面區域，所述第一P型接面區域被設置在該N型井區域的上部部分中並電連接至焊墊；第一N型接 面區域，所述第一N型接面區域被設置在所述N型井區域的上部部分中，與所述第一P型接面區域間隔開；第二P型接面區域，所述第二P型接面區域被設置在所述P型井區域的上部部分中以在所述N型井區域與所述P型井區域之間的PN接面處直接接觸所述第一N型接面區域；第二N型接面區域，所述第二N型接面區域被設置在所述P型井區域的上部部分中，與所述第二P型接面區域間隔開，並電連接至接地電壓；以及第一連接線，所述第一連接線將所述第一N型接面區域電連接至所述第二P型接面區域。
根據另一實施例，一種ESD保護裝置包括：N型井區域和P型井區域，所述N型井區域和P型井區域被設置在P型基板的上部部分中以彼此接觸並在相互之間提供PN接面；第一P型接面區域，所述第一P型接面區域被設置在所述N型井區域的上部部分中並電連接至焊墊；第一N型接面區域，所述第一N型接面區域被設置在所述N型井區域的上部部分中，與所述第一P型接面區域間隔開，並在所述N型井區域與所述P型井區域之間的PN接面處與所述P型井區域直接接觸；第二N型接面區域，所述第二N型接面區域被設置在所述N型井區域的上部部分中，與所述第一P型接面區域和所述第一N型接面區域間隔開；第三N型接面區域，所述第三N型接面區域被設置在所述P型井區域的上部部分中並電連接至接地電壓；第二P型接面區域，所述第二P型接面區域被設置在所述P型井區域的上部部分中，與所述第三N型接面區域間隔開；以及連接線，所述連接線將所述第二N型接面區域電連接至所述第二P型接面區域。
根據另一實施例，一種ESD保護裝置包括：N型井區域和P型井區域，所述N型井區域和P型井區域被設置在P型基板的上部部分中 以彼此接觸並在相互之間提供PN接面；第一P型接面區域，所述第一P型接面區域被設置在所述N型井區域的上部部分中並電連接至焊墊；第一N型接面區域，所述第一N型接面區域被設置在所述N型井區域的上部部分中，與所述第一P型接面區域間隔開；第二N型接面區域，所述第二N型接面區域被設置在所述P型井區域的上部部分中並電連接至接地電壓；第二P型接面區域，所述第二P型接面區域被設置在所述P型井區域的上部部分中，與所述第二N型接面區域間隔開，並在所述N型井區域與所述P型井區域之間的PN接面處與所述N型井區域直接接觸；第三P型接面區域，所述第三P型接面區域被設置在所述P型井區域的上部部分中，與所述第二P型接面區域和所述第二N型接面區域間隔開；以及連接線，所述連接線將所述第一N型接面區域電連接至所述第三P型接面區域。
根據另一實施例，一種ESD保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域彼此接觸以在相互之間提供PN接面；第一接面區段和第二接面區段，所述第一接面區段和第二接面區段被設置在所述N型井區域中，在第一方向上彼此間隔開；以及第三接面區段和第四接面區段，所述第三接面區段和第四接面區段被設置在所述P型井區域中，在第一方向上彼此間隔開。在所述N型井區域和所述P型井區域的PN接面處，所述第二接面區段和所述第四接面區段彼此接觸。
根據另一實施例，一種ESD裝置，包括：N型井區域和P型井區域，所述N型井區域和P型井區域彼此接觸以在相互之間提供PN接面；第一接面區段至第三接面區段，所述第一接面區段至第三接面區段被設置在所述N型井區域中，在第一方向上中彼此間隔開；以及第四接面 區段和第五接面區段，所述第四接面區段和第五接面區段被設置在所述P型井區域中，在第一方向上彼此間隔開。所述第一接面區段被設置在第二接面區段與所述第三接面區段之間。在所述N型井區域和所述P型井區域的PN接面處，所述第二接面區段與所述P型井區域接觸。
根據另一實施例，一種ESD保護裝置，包括：N型井區域和P型井區域，所述N型井區域和P型井區域彼此接觸以在相互之間提供PN接面；第一接面區段和第二接面區段，所述第一接面區段和第二接面區段被設置在所述N型井區域中，在第一方向上彼此間隔開；以及第三接面區段至第五接面區段，所述第三接面區段至第五接面區段被設置在所述P型井區域中，在第一方向上彼此間隔開。第三接面區段被設置在第四接面區段與第五接面區段之間。在所述N型井區域和所述P型井區域之間的PN接面處，所述第四接面區段與所述N型井區域接觸。
10‧‧‧I/O單元
11‧‧‧第一線
12‧‧‧第二線
13‧‧‧內部電路
14‧‧‧焊墊
15‧‧‧緩衝器
16‧‧‧ESD保護裝置
17‧‧‧第三線
200‧‧‧ESD保護裝置
211‧‧‧P型基板
221‧‧‧N型井區域
222‧‧‧P型井區域
231‧‧‧第一P型接面區域
232‧‧‧第一N型接面區域
241‧‧‧第二N型接面區域
242‧‧‧第二P型接面區域
251‧‧‧第一信號線
252‧‧‧第二信號線
253‧‧‧連接線
261‧‧‧第三N型接面區域
262‧‧‧第三P型接面區域
271‧‧‧第四P型接面區域
272‧‧‧第四N型接面區域
310‧‧‧第一接面區段
320‧‧‧第二接面區段
330‧‧‧第三接面區段
340‧‧‧第四接面區段
400‧‧‧ESD保護裝置
411‧‧‧P型基板
421‧‧‧N型井區域
422‧‧‧P型井區域
431‧‧‧第一P型接面區域
432‧‧‧第一N型接面區域
433‧‧‧第二P型接面區域
441‧‧‧第三N型接面區域
442‧‧‧第二P型接面區域
451‧‧‧第一信號線
452‧‧‧第二信號線
453‧‧‧連接線
461‧‧‧第四N型接面區域
462‧‧‧第三P型接面區域
463‧‧‧第四P型接面區域
471‧‧‧第五P型接面區域
472‧‧‧第五N型接面區域
510‧‧‧第一接面區段
520‧‧‧第二接面區段
530‧‧‧第三接面區段
540‧‧‧第四接面區段
550‧‧‧第五接面區段
600‧‧‧ESD保護裝置
611‧‧‧P型基板
621‧‧‧N型井區域
622‧‧‧P型井區域
631‧‧‧第一P型接面區域
632‧‧‧第一N型接面區域
641‧‧‧第二N型接面區域
642‧‧‧第二P型接面區域
643‧‧‧第三P型接面區域
651‧‧‧第一信號線
652‧‧‧第二信號線
661‧‧‧第三N型接面區域
662‧‧‧第四P型接面區域
671‧‧‧第五P型接面區域
672‧‧‧第四N型接面區域
673‧‧‧第五N型接面區域
710‧‧‧第一接面區段
720‧‧‧第二接面區段
730‧‧‧第三接面區段
740‧‧‧第四接面區段
750‧‧‧第五接面區段
800‧‧‧ESD保護裝置
811‧‧‧P型基板
821‧‧‧N型井區域
822‧‧‧P型井區域
831‧‧‧第一P型接面區域
832‧‧‧第一N型接面區域
833‧‧‧第二N型接面區域
841‧‧‧第三N型接面區域
842‧‧‧第二P型接面區域
843‧‧‧第三P型接面區域
851‧‧‧第一信號線
852‧‧‧第二信號線
853‧‧‧第一連接線
854‧‧‧第二連接線
861‧‧‧第四N型接面區域
862‧‧‧第四P型接面區域
863‧‧‧第五P型接面區域
871‧‧‧第六P型接面區域
872‧‧‧第五N型接面區域
873‧‧‧第六N型接面區域
910‧‧‧第一接面區段
920‧‧‧第二接面區段
930‧‧‧第三接面區段
940‧‧‧第四接面區段
950‧‧‧第五接面區段
960‧‧‧第六接面區段
根據附圖和以下詳細描述，本公開的各種實施例將變得更加明顯，其中：圖1是示出包含ESD保護裝置的輸入/輸出(I/O)單元的方框圖。
圖2是示出根據實施例的ESD保護裝置的截面圖。
圖3是圖2中所示的ESD保護裝置的等效電路圖。
圖4是示出圖2中示出的ESD保護裝置的操作的等效電路圖。
圖5是圖2中示出的ESD保護裝置的佈局圖。
圖6是沿圖5中的線II-II’截取的截面圖。
圖7是示出根據另一實施例的ESD保護裝置的截面圖。
圖8是圖7中示出的ESD保護裝置的等效電路圖。
圖9是在圖7中示出的ESD保護裝置的佈局圖。
圖10是沿圖9中的線IV-IV’截取的截面圖。
圖11是示出根據又一實施例的ESD保護裝置的截面圖。
圖12是在圖11中示出的ESD保護裝置的等效電路圖。
圖13是在圖11中示出的ESD保護裝置的佈局圖。
圖14是沿圖13中的線VI-VI’截取的截面圖。
圖15是示出根據又一實施例的ESD保護裝置的截面圖。
圖16是圖15中示出的ESD保護裝置的等效電路圖。
圖17是圖15中示出的ESD保護裝置的佈局圖。
圖18是沿圖17中的線VIII-VIII’截取的截面圖。
將理解，儘管在本文中可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應受這些術語限制。這些術語僅用於將一個元件與另一個元件相區分。因此，在不偏離本公開教示的情況下，在一些實施例中的第一元件可以在其他實施例中被稱作第二元件。
還將理解，當將一元件稱作位於另一元件“下”、“下面”、“下方”、“下部”、“上”、“之上”、“上方”、“上部”、“旁邊”或“一側”，其可以直接接觸該另一元件，或者，還可以在兩者之間存在至少一個中間元件。因此，在文中使用諸如“下”、“下面”、 “下方”、“下部”、“上”、“之上”、“上方”、“上部”、“旁邊”或“一側”的術語僅是出於描述特定實施例之目的，而非意在限制本公開的範圍。
還將理解，當將一元件稱作“連接”或“耦接”至另一元件時，其可以直接連接或耦接至該另一元件，或者，可以存在中間元件。相比之下，當將一元件稱作“直接連接”或“直接耦接”至另一元件時，不存在中間元件。
圖1是示出包括ESD保護裝置16的輸入/輸出(I/O)單元10的方框圖。
參見圖1，晶片的I/O單元10可以包括內部電路13，內部電路13耦接在第一線11與第二線12之間，第一線11連接至電源電壓VDD，第二線12連接至接地電壓VSS。I/O單元10還可以包括緩衝器15和ESD保護裝置16。
緩衝器15可以耦接在內部電路13與焊墊14之間，且ESD保護裝置16可以耦接在第三線17與第二線12之間，第三線17連接至焊墊14，第二線12連接至接地電壓VSS。焊墊14可以對應於I/O焊墊。
總體而言，內部電路13和緩衝器15中的每一個可以包含多個MOS電晶體。隨著半導體晶片變得更加高度整合並且高速操作，MOS電晶體的閘極絕緣層的厚度已經減小。因此，MOS電晶體的絕緣層的擊穿電壓可以降低。即，如果高電壓信號被施加到構成緩衝器15或內部電路13的MOS電晶體的閘極電極時，MOS電晶體的絕緣層可能很容易受損。因此，ESD保護裝置16必須被設計為具有低的觸發電壓。以下實施例提供具 有低觸發電壓的各種ESD保護裝置以保護內部電路13免於ESD應力。
圖2是示出根據實施例的ESD保護裝置200的截面圖。
參見圖2，ESD保護裝置200可以包括在P型基板211的上部部分中設置的N型井區域221和P型井區域222。N型井區域221的側壁可以接觸P型井區域222的側壁。
第一P型接面區域231和第一N型接面區域232可以被設置在N型井區域221的上部部分中，彼此間隔開。第一P型接面區域231可以藉由第一信號線251連接至焊墊14。第一N型接面區域232的與第一P型接面區域231相背的側壁可以與N型井區域221的側壁對齊。
第二P型接面區域242和第二N型接面區域241可以設置在P型井區域222的上部部分中，彼此間隔開。第二N型接面區域241可以藉由第二信號線252連接至接地電壓VSS。第二P型接面區域242的與第二N型接面區域241相背的側壁可以與P型井區域222的側壁對齊。第一N型接面區域232的側壁可以接觸第二P型接面區域242的側壁。第一N型接面區域232可以藉由連接線253電連接至第二P型接面區域242。
第一P型接面區域231、N型井區域221和第一N型接面區域232、第二P型接面區域242和P型井區域222以及第二N型接面區域241可以構成在第一信號線251與第二信號線252之間耦接的具有PNPN接面結構的矽控整流器(SCR)。
第一P型接面區域231和N型井區域221/第一N型接面區域232可以構成第一PN二極體。第二P型接面區域242/P型井區域222和第二N型接面區域241可以構成第二PN二極體。諸如第一PN二極體的第 一N型接面區域232的陰極可以藉由連接線253連接至諸如第二PN二極體的第二P型接面區域242的陽極。
圖3是在圖2中示出的ESD保護裝置200的等效電路圖。
參見圖2和圖3，PNPN結構SCR可以耦接在第一信號線251與第二信號線252之間，第一信號線251連接至焊墊14，第二信號線252連接至接地電壓VSS。該PNPN結構SCR可以包括PNP雙極接面電晶體(BJT)Q1和NPN雙極接面電晶體(BJT)Q2。PNP BJT Q1的射極E1可以連接至第一信號線251。PNP BJT Q1的基極B1可以藉由第一節點N1連接至NPN BJT Q2的集極C2。PNP BJT Q1的集極C1可以藉由第二節點N2連接至NPN BJT Q2的基極B2。與連接線253對應的電阻元件R1可以耦接在第一節點N1與第二節點N2之間。NPN BJT Q2的集極C2可以藉由第一節點N1連接至PNP BJT Q1的基極B1。NPN BJT Q2的基極B2可以藉由第二節點N2連接至PNP BJT Q1的集極C1。NPN BJT Q2的射極E2可以連接至第二信號線252。
PNP BJT Q1的射極E1、基極B1和集極C1可以分別對應於第一P型接面區域231、N型井區域221/第一N型接面區域232以及第二P型接面區域242/P型井區域222。NPN BJT Q2的集極C2、基極B2和射極E2可以分別對應於N型井區域221/第一N型接面區域232、第二P型接面區域242/P型井區域222，以及第二N型接面區域241。
第一PN二極體D1和第二PN二極體D2可以串聯耦接在第一信號線251與第二信號線252之間。第一PN二極體D1的陽極可以連接至第一信號線251。第一PN二極體D1的陰極可以藉由電阻元件R2連接至 第一節點N1。第二PN二極體D2的陽極可以藉由電阻元件R3連接至第一節點N1。第二PN二極體D2的陰極可以連接至第二信號線252。在第一PN二極體D1的陰極與第二PN二極體D2的陽極之間串聯耦接的電阻元件R2和R3的電阻值的總和可以對應於連接線253的電阻值。第一PN二極體D1的陽極可以對應於第一P型接面區域231，而第一PN二極體D1的陰極可以對應於N型井區域221/第一N型接面區域232。第二PN二極體D2的陽極可以對應於第二P型接面區域242/P型井區域222，而第二PN二極體D2的陰極可以對應於第二N型接面區域241。
圖4是示出圖2中顯示的ESD保護裝置200的操作的等效電路圖。在圖4中，在圖3中所用的相同的附圖標記表示相同元件。
參見圖2和圖4，如果在焊墊14處發生ESD事件，則第一ESD電流Iesd1可以從焊墊14藉由第一PN二極體D1和第二PN二極體D2朝接地電壓VSS流動。即，第一ESD電流Iesd1可以流過第一P型接面區域231、N型井區域221、第一N型接面區域232、連接線253、第二P型接面區域242、P型井區域222以及第二N型接面區域241。如果被施加到焊墊14的電壓高於觸發電壓(所述觸發電壓與在第一信號線251與第二信號線252之間串聯耦接的第一PN二極體D1和第二PN二極體D2的開啟電壓(即臨界電壓)的總和相對應)，則可以執行產生流過第一PN二極體D1和第二PN二極體D2的第一ESD電流Iesd1的ESD操作。如果第一PN二極體D1和第二PN二極體D2的開啟電壓是0.7伏特，則ESD保護裝置200的觸發電壓可以被設置為約1.4伏特的低電壓。
如果第一PN二極體D1和第二PN二極體D2導通以產生流 過第一PN二極體D1和第二PN二極體D2的第一ESD電流Iesd1，則N型井區域221和P型井區域222的電壓位準可以被提高到高於接地電壓VSS。即，第一節點N1和第二節點N2可以具有高於接地電壓VSS的電壓位準。因此，可以將正向偏壓施加在NPN BJT Q2的射極E2與基極B2之間，以產生注入到NPN BJT Q2的基極B2中的基極電流IB2，並且，由於基極電流IB2，NPN BJT Q2可以導通。如果NPN BJT Q2導通，則NPN BJT Q2的集極電流IC2可以流過NPN BJT Q2的集極C2。集極電流IC2可以誘發流過PNP BJT Q1的基極B1的基極電流以導通PNP BJT Q1。如果PNP BJT Q1導通，則PNP BJT Q1的集極電流IC1可以流過PNP BJT Q1的集極C1。PNP BJT Q1的集極電流IC1可以誘發NPN BJT Q2的基極電流IB2以導通NPN BJT Q2。結果，包括PNP BJT Q1和NPN BJT Q2的PNPN結構SCR可以導通以在焊墊14與接地電壓VSS之間提供短路。因此，第二ESD電流Iesd2可以從焊墊14藉由導通的PNPN結構SCR朝接地電壓VSS流動。
如上所述，如果比與第一PN二極體D1和第二PN二極體D2的開啟電壓的總和相對應的觸發電壓高的位準的電壓被施加給焊墊14，則ESD保護裝置200可以執行產生第一ESD電流的ESD操作。如果第一ESD電流流過第一PN二極體D1和第二PN二極體D2，則包括第一PN二極體D1和第二PN二極體D2的PNPN結構SCR可以導通以產生第二ESD電流，該第二ESD電流流過耦接在焊墊14與接地電壓VSS之間的PNPN結構SCR。
圖5是圖2所顯示的ESD保護裝置200的佈局圖。圖2中的截面圖與圖5中的沿線I-I’截取的截面圖相一致。
參見圖5，N型井區域221和P型井區域222可以被設置為使得N型井區域221的側壁接觸P型井區域222的側壁，以提供在N型井區域221與P型井區域222之間的PN接面。
第一接面區段310和第二接面區段320可以設置在N型井區域221中。第一接面區段310和第二接面區段320可以在諸如水平方向的第一方向上設置為彼此間隔開。第一接面區段310和第二接面區段320中的每一個可以具有在諸如與第一方向垂直的垂直方向的第二方向上延伸的條帶形狀。第二接面區段320的與第一接面區段310相背的側壁可以與N型井區域221和P型井區域222的接觸側壁(即PN接面)交疊。
第三接面區段330和第四接面區段340可以被設置在P型井區域222中。第三接面區段330和第四接面區段340可以設置為在第一方向上彼此間隔開。第三接面區段330和第四接面區段340中的每一個可以具有在第二方向上延伸的條帶形狀。第四接面區段340的與第三接面區段330相背的側壁可以與N型井區域221和P型井區域222的接觸側壁(即PN接面)交疊。相應地，第四接面區段340的側壁可以接觸第二接面區段320的側壁。
第一接面區段310可以包括在第二方向上交替排列的多個第一P型接面區域231和多個第三N型接面區域261。如在圖5中所示，如果該第一P型接面區域231中的兩個分別設置在第一接面區段310的兩端，則該第三N型接面區域261可以設置在第一P型接面區域231之間。所有的第一P型接面區域231和所有的第三N型接面區域261可以藉由第一信號線251連接至焊墊14。
第二接面區段320還可以包括在第二方向上交替排列的多個第一N型接面區域232和多個第三P型接面區域262。構成第二接面區段320的接面區域232和262的數目可以等於構成第一接面區段310的接面區域231和261的數目。
第二接面區段320的第一N型接面區域232可以設置為分別在第一方向上面向第一接面區段310的第一P型接面區域231。相似地，第二接面區段320的第三P型接面區域262可以設置為分別在第一方向上面向第一接面區段310的第三N型接面區域261。因此，如圖5所示，如果第一P型接面區域231中的兩個分別設置在第一接面區段310的兩端，則第一N型接面區域232中的兩個可以分別設置在第二接面區段320的兩端，並且，多個第三P型接面區域262可以設置在多個第一N型接面區域232之間。
所有第一N型接面區域232和所有第三P型接面區域262可以連接至連接線253。
第三接面區段330還可以包括在第二方向上交替排列的多個第二N型接面區域241和多個第四P型接面區域271。構成第三接面區段330的接面區域241和271的數目可以等於構成第一接面區段310的接面區域231和261的數目或構成第二接面區段320的接面區域232和262的數目。
在第三接面區段330中的接面區域241和271的陣列配置可以與在第一接面區段310中的接面區域231和261的陣列配置相反。即，如圖5所示，如果第一P型接面區域231中的兩個分別設置在第一接面區段310的兩端，則第二N型接面區域241中的兩個可以分別設置在第三接面區段330的兩端，並且，第四P型接面區域271可以設置在第二N型接面區 域241之間。所有的第二N型接面區域241和所有的第四P型接面區域271可以藉由第二信號線252連接至接地電壓VSS。
第四接面區段340還可以包括在第二方向上交替排列的多個第二P型接面區域242和多個第四N型接面區域272。構成第四接面區段340的接面區域242和272的數目可以等於構成第一接面區段310、第二接面區段320或第三接面區段330的接面區域的數目。
第四接面區段340的多個第二P型接面區域242可以分別在第一方向上面向第三接面區段330的第二N型接面區域241。相似地，第四接面區段340的第四N型接面區域272可以分別在第一方向上面向第三接面區段330的第四P型接面區域271。因此，構成第四接面區段340的接面區域242和272的陣列配置可以與構成第二接面區段320的接面區域232和262的陣列配置相反。因此，如在圖5中所示，如果第一P型接面區域231中的兩個分別設置在第一接面區段310的兩端，則第二P型接面區域242中的兩個可以分別設置在第四接面區段340的兩端，並且，多個第四N型接面區域272可以設置在多個第二P型接面區域242之間。
所有的第二P型接面區域242和所有的第四N型接面區域272可以連接至連接線253。因此，在第四接面區段340中的接面區域242和272可以分別接觸在第二接面區段320中的接面區域232和262，並且，還可以藉由連接線253電連接至在第二接面區段320中的接面區域232和262。
如參照圖2、圖3和圖4所述，圖2圖示了沿圖5的線I-I’截取的截面圖，圖3、4圖示了圖2的等效電路圖，如果在焊墊14具有高於 接地電壓VSS的電壓位準時發生ESD事件，則第一ESD電流Iesd1可以沿著由第一PN二極體D1、連接線253和第二PN二極體D2提供的第一放電電流路徑來流動，其中，第一PN二極體D1包括第一P型接面區域231和N型井區域221/第一N型接面區域232，第二PN二極體D2包括第二P型接面區域242/P型井區域222和第二N型接面區域241。
此外，如果第一ESD電流Iesd1流動，則第二ESD電流Iesd2也可以沿著由PNPN結構SCR提供的第二放電電流路徑來流動，該PNPN結構SCR包括第一P型接面區域231、N型井區域221/第一N型接面區域232、第二P型接面區域242/P型井區域222和第二N型接面區域241。由於該PNPN結構SCR藉由流過第一PN二極體D1和第二PN二極體D2的第一ESD電流Iesd1導通，所以ESD保護裝置200的觸發電壓可以被設定為第一PN二極體D1和第二PN二極體D2的開啟電壓的總和。
如果焊墊14具有低於接地電壓VSS的電壓位準，則ESD操作可以藉由與上述機制不同的另一機制來執行。下文將參考圖6來描述當焊墊14具有負電壓位準時的ESD操作。
圖6是沿圖5中的線II-II’截取的截面圖。在圖6中，在圖2和圖5中所用的相同的附圖標記表示相同的元件。
參見圖6，第三N型接面區域261和第三P型接面區域262可以設置在N型井區域221的上部部分中，彼此間隔開。第三N型接面區域261可以藉由第一信號線251連接至焊墊14。第四P型接面區域271和第四N型接面區域272可以設置在P型井區域222的上部部分中，彼此間隔開。第四P型接面區域271可以藉由第二信號線252連接至接地電壓 VSS。第四N型接面區域272的側壁可以與第三P型接面區域262的側壁直接接觸。即，第四N型接面區域272和第三P型接面區域262可以提供寄生PN二極體。第四N型接面區域272和第三P型接面區域262可以藉由連接線253彼此電連接。
還可以在焊墊14與接地電壓VSS之間寄生地提供第三PN二極體D3。第三PN二極體D3可以包括P型井區域222/第四P型接面區域271和N型井區域221/第三N型接面區域261。第三PN二極體D3的陽極可以對應於P型井區域222/第四P型接面區域271，第三PN二極體D3的陰極可以對應於N型井區域221/第三N型接面區域261。因此，如果將低於接地電壓VSS的負電壓施加給焊墊14，則ESD電流可以從接地電壓VSS藉由第三PN二極體D3朝焊墊14流動。
圖7是示出根據另一實施例的ESD保護裝置400的截面圖。
參見圖7，ESD保護裝置400可以包括在P型基板411的上部部分中設置的N型井區域421和P型井區域422。N型井區域421的側壁可以接觸P型井區域422的側壁以提供在N型井區域421與P型井區域422之間的寄生PN二極體。
第一P型接面區域431、第一N型接面區域432和第二P型接面區域433可以設置在N型井區域421的上部部分中，彼此間隔開。在一些實施例中，第一P型接面區域431可以設置在第一N型接面區域432與第二P型接面區域433之間。第一P型接面區域431可以藉由第一信號線451連接至焊墊14。第一N型接面區域432的與第一P型接面區域431相背的側壁可以與N型井區域421和P型井區域422的接觸側壁相對齊。因此， 第一N型接面區域432可以與N型井區域421和P型井區域422的接觸側壁直接接觸。
第三N型接面區域441和第二P型接面區域442可以設置在P型井區域422的上部部分中，彼此間隔開。第三N型接面區域441可以藉由第二信號線452連接至接地電壓VSS。第二N型接面區域433可以藉由連接線453電連接至第二P型接面區域442。
第一P型接面區域431、N型井區域421和第一N型接面區域432、第二P型接面區域442和P型井區域422，以及第三N型接面區域441可以構成在第一信號線451與第二信號線452之間(即，在焊墊14與接地電壓VSS之間)耦接的具有PNPN接面結構的SCR。
第一P型接面區域431和N型井區域421/第二N型接面區域433可以構成第一PN二極體。第二P型接面區域442/P型井區域422和第三N型接面區域441可以構成第二PN二極體。第一PN二極體的陰極(即，第二N型接面區域433)可以藉由連接線453連接至第二PN二極體的陽極(即，第二P型接面區域442)。
圖8是圖7中所示的ESD保護裝置400的等效電路圖。
參見圖7和圖8，該PNPN結構SCR可以耦接在與焊墊14連接的第一信號線451和與接地電壓VSS連接的第二信號線452之間。PNPN結構SCR可以包括NPN BJT Q3和PNP BJT Q4。NPN BJT Q3的集極C3可以藉由第一節點N1連接至PNP BJT Q4的基極B4。NPN BJT Q3的基極B3可以藉由第二節點N2連接至PNP BJT Q4的集極C4。NPN BJT Q3的射極E3可以藉由第二信號線452連接至接地電壓VSS。PNP BJT Q4的射極E4 可以藉由第一信號線451連接至焊墊14。與連接線453對應的電阻元件R5可以耦接在第一節點N1與第二節點N2之間。
PNP BJT Q4的射極E4、基極B4和集極C4可以分別對應於第一P型接面區域431、N型井區域421/第二N型接面區域433以及第二P型接面區域442/P型井區域422。NPN BJT Q3的集極C3、基極B3和射極E3可以分別對應於N型井區域221/第二N型接面區域433、第二P型接面區域442/P型井區域422，以及第三N型接面區域441。
第一PN二極體D4和第二PN二極體D5可以串聯耦接在第一信號線451與第二信號線452之間。第一PN二極體D4的陽極可以連接至第一信號線451。第一PN二極體D4的陰極可以藉由電阻元件R6連接至第一節點N1。第二PN二極體D5的陽極可以藉由電阻元件R7連接至第一節點N1。第二PN二極體D5的陰極可以連接至第二信號線452。在第一PN二極體D4的陰極與第二PN二極體D5的陽極之間串聯耦接的電阻元件R6和R7的電阻值的總和可以對應於連接線453的電阻值。第一PN二極體D4的陽極可以對應於第一P型接面區域431，而第一PN二極體D4的陰極可以對應於N型井區域421/第二N型接面區域433。第二PN二極體D5的陽極可以對應於第二P型接面區域442/P型井區域422，而第二PN二極體D5的陰極可以對應於第三N型接面區域441。
ESD保護裝置400的操作可以與參考圖4論述的ESD保護裝置200的操作基本上相同。即，如果在焊墊14處發生ESD事件，則第一ESD電流可以從焊墊14藉由第一PN二極體D4和第二PN二極體D5朝接地電壓VSS流動。第一ESD電流可以流過第一放電電流路徑，該第一放電 電流路徑包括第一P型接面區域431、N型井區域421、第二N型接面區域433、連接線453、第二P型接面區域442、P型井區域422和第三N型接面區域441。如果給焊墊14施加的電壓高於觸發電壓(與所述觸發電壓與在第一信號線451與第二信號線452之間串聯耦接的第一PN二極體D4和第二PN二極體D5的開啟電壓(例如臨界電壓)的總和相對應)，則可以執行產生流過第一放電電流路徑的第一ESD電流的ESD操作。
如果第一PN二極體D4和第二PN二極體D5導通以產生流過第一放電電流路徑的第一ESD電流，則N型井區域421和P型井區域422的電壓位準可以提高到高於接地電壓VSS。即，第一節點N1和第二節點N2可以具有高於接地電壓VSS的電壓位準。在此情況中，包括NPN BJT Q3和PNP BJT Q4的PNPN結構SCR可以導通以提供在焊墊14與接地電壓VSS之間的短路。因此，第二ESD電流可以從焊墊14藉由導通的PNPN結構SCR朝接地電壓VSS流動。
圖9是在圖7中示出的ESD保護裝置400的佈局圖。圖7中的截面圖與圖9中的沿線III-III’截取的截面圖相一致。
參見圖9，可以將N型井區域421和P型井區域422設置為使得N型井區域421的側壁與P型井區域422的側壁接觸以提供在N型井區域421與P型井區域422之間的PN接面。
可以將第一接面區段510、第二接面區段520和第三接面區段530設置在N型井區域421中。第一接面區段510、第二接面區段520和第三接面區段530可以設置為在諸如水平方向的第一方向上彼此間隔開。第一接面區段510可以設置在第二接面區段520與第三接面區段530之間。 第一接面區段510、第二接面區段520和第三接面區段530中的每一個可以具有在諸如與第一方向垂直的垂直方向的第二方向上延伸的條帶形狀。第二接面區段520的與第一接面區段510相背的側壁可以與N型井區域421和P型井區域422的接觸側壁(即，PN接面)交疊。因此，第二接面區段520可以與P型井區域422的側壁直接接觸。
可以將第四接面區段540和第五接面區段550設置在P型井區域422中。第四接面區段540和第五接面區段550可以設置為在第一方向上彼此間隔開。第四接面區段540可以設置在第二接面區段520與第五接面區段550之間。第四接面區段540可以與N型井區域421和P型井區域422的接觸側壁(即，PN接面)間隔開。第四接面區段540和第五接面區段550中的每一個可以具有在第二方向上延伸的條帶形狀。
第一接面區段510可以包括在第二方向上交替排列的多個第一P型接面區域431和多個第四N型接面區域461。如在圖9中所示，如果該第一P型接面區域431中的兩個分別設置在第一接面區段510的兩端，則多個第四N型接面區域461可以設置在多個第一P型接面區域431之間。全部的第一P型接面區域431和全部的第四N型接面區域461可以藉由第一信號線451連接至焊墊14。
第二接面區段520也可以包括在第二方向上交替排列的多個第一N型接面區域432和多個第三P型接面區域462。構成第二接面區段520的接面區域432和462的數目可以等於構成第一接面區段510的接面區域431和461的數目。
在第二接面區段520中的接面區域432和462的陣列配置可 以與在第一接面區段510中的接面區域431和461的陣列配置相反。即，第二接面區段520的多個第一N型接面區域432可以分別在第一方向上面對第一接面區段510中的第一P型接面區域431。相似地，第二接面區段520的第三P型接面區域462可以分別在第一方向上面對第一接面區段510中的第四N型接面區域461。因此，如圖9所示，如果第一P型接面區域431中的兩個分別設置在第一接面區段510的兩端，則第一N型接面區域432中的兩個可以分別設置在第二接面區段520的兩端，而多個第三P型接面區域462可以設置在多個第一N型接面區域432之間。
該多個第一N型接面區域432和該多個第三P型接面區域462可以被浮接(floated)。
第三接面區段530也可以包括在第二方向上交替排列的多個第二N型接面區域433和多個第四P型接面區域463。構成第三接面區段530的接面區域433和463的數目可以等於構成第一接面區段510的接面區域431和461的數目或構成第二接面區段520的接面區域432和462的數目。
在第三接面區段530中的接面區域433和463中的陣列配置可以與在第二接面區段520中的接面區域432和462的陣列配置相同，並且可以與在第一接面區段510中的接面區域431和461的陣列配置相反。即，第三接面區段530的第二N型接面區域433可以分別在第一方向上面對第一接面區段510的第一P型接面區域431。相似地，第三接面區段530的第四P型接面區域463可以在第一方向上分別面對第一接面區段510的第四N型接面區域461。即，如圖9所示，如果第一P型接面區域431中的兩個分別設置在第一接面區段510的兩端，則第二N型接面區域433中的兩個可 以分別設置在第三接面區段530中的兩端，並且，多個第四P型接面區域463可以設置在多個第二N型接面區域433之間。
該第二N型接面區域433和該第四P型接面區域463可以連接至連接線453。
第四接面區段540也可以包括在第二方向上交替排列的多個第三N型接面區域441和多個第五P型接面區域471。構成第四接面區段540的接面區域441和471的數目可以等於構成第一接面區段510、第二接面區段520和第三接面區段530中的每一個的接面區域的數目。
構成第四接面區段540的接面區域441和471的陣列配置可以與構成第一接面區段510的接面區域431和461的陣列配置相反。因此，如圖9所示，如果第一P型接面區域431中的兩個分別設置在第一接面區段510的兩端，則第三N型接面區域441中的兩個可以分別設置在第四接面區段540的兩端，並且，多個第五P型接面區域471可以設置在多個第三N型接面區域441之間。
全部的第三N型接面區域441和全部的第五P型接面區域471可以藉由第二信號線452連接至接地電壓VSS。
第五接面區段550也可以包括在第二方向上交替排列的多個第二P型接面區域442和多個第五N型接面區域472。構成第五接面區段550的接面區域442和472的數目可以等於構成第一接面區段510、第二接面區段520、第三接面區段530和第四接面區段540中的每一個的接面區域的數目。
構成第五接面區段550的接面區域442和472的陣列配置可 以與構成第一接面區段510的接面區域431和461的陣列配置相同，並且可以與構成第四接面區段540的接面區域441和471的陣列配置相反。即，第五接面區段550的第二P型接面區域442可以分別在第一方向上面對第四接面區段540中的第三N型接面區域441。相似地，第五接面區段550的第五N型接面區域472可以分別在第一方向上面對第四接面區段540的第五P型接面區域471。因此，如在圖9中所示，如果第一P型接面區域431中的兩個分別設置在第一接面區段510的兩端，則第二P型接面區域442中的兩個可以分別設置在第五接面區段550的兩端，而多個第五N型接面區域472可以分別設置在多個第二P型接面區域442之間。
在第五接面區段550中的接面區域442和472可以連接至連接線453。因此，在第五接面區段550中的接面區域442和472可以藉由連接線453電連接至在第三接面區段530中的接面區域433和463。
如參考圖7和圖8所述，圖7圖示了沿圖9中線III-III’截取的截面圖，圖8圖示了圖7的等效電路圖，如果當焊墊14具有高於接地電壓VSS的電壓位準時ESD事件發生，則第一ESD電流可以沿著由第一PN二極體D4、連接線453和第二PN二極體D5提供的第一放電電流路徑流動，其中，第一PN二極體D4包括第一P型接面區域431和N型井區域421/第二N型接面區域433，第二PN二極體D5包括第二P型接面區域442/P型井區域422和第三N型接面區域441。
此外，如果該第一ESD電流流過該第一放電電流路徑，則第二ESD電流也可以沿著由PNPN結構SCR提供的第二放電電流路徑來流動，該PNPN結構SCR包括第一P型接面區域431、N型井區域421/第二N 型接面區域433、P型井區域422和第三N型接面區域441。由於該PNPN結構SCR藉由流過第一PN二極體D4和第二PN二極體D5的第一ESD電流來導通，所以ESD保護裝置400的觸發電壓可以被設定為第一PN二極體D4和第二PN二極體D5的開啟電壓的總和。
如果焊墊14具有低於接地電壓VSS的電壓位準，則ESD操作可以藉由與上述機制不同的另一機制來執行。下文將參考圖10描述當焊墊14具有負電壓位準時的ESD操作。
圖10是沿圖9中的線IV-IV’截取的截面圖。在圖10中，在圖7和圖9所用相同的附圖標記表示相同元件。
參見圖10，第四N型接面區域461、第三P型接面區域462和第四P型接面區域463可以設置在N型井區域421的上部部分中，彼此間隔開。第四N型接面區域461可以藉由第一信號線451連接至焊墊14。第三P型接面區域462的與第四N型接面區域461相背的側壁可以與N型井區域421和P型井區域422的接觸側壁直接接觸。第四P型接面區域463可以連接至連接線453。第五P型接面區域471和第五N型接面區域472可以設置在P型井區域422的上部部分中，彼此間隔開。第五P型接面區域471可以藉由第二信號線452連接至接地電壓VSS。第五N型接面區域472可以藉由連接線453連接至第四P型接面區域463。
可以在焊墊14與接地電壓VSS之間寄生地提供第三PN二極體D6、第四PN二極體D7和第五PN二極體D8。第三PN二極體D6可以包括P型井區域422/第五P型接面區域471和N型井區域421/第四N型接面區域461。第三PN二極體D6的陽極可以對應於P型井區域422/第五P 型接面區域471。第三PN二極體D6的陰極可以對應於N型井區域421/第四N型接面區域461。第四PN二極體D7可以包括第四P型接面區域463和N型井區域421。第五PN二極體D8可以包括P型井區域422和第五N型接面區域472。因此，如果低於接地電壓VSS的負電壓被施加給焊墊14，則ESD電流可以從接地電壓VSS藉由第三PN二極體D6朝焊墊14流動。此外，如果負電壓被施加給焊墊14，則ESD電流也可以從接地電壓VSS，藉由第五PN二極體D8、連接線453和第四PN二極體D7，朝焊墊14流動。
圖11是示出根據又一實施例的ESD保護裝置600的截面圖。
參見圖11，ESD保護裝置600可以包括在P型基板611的上部部分中設置的N型井區域621和P型井區域622。N型井區域621的側壁可以接觸P型井區域622的側壁以提供在N型井區域621與P型井區域622之間的寄生PN二極體。
第一P型接面區域631和第一N型接面區域632可以設置在N型井區域621的上部部分中，彼此間隔開。第一P型接面區域631可以藉由第一信號線651連接至焊墊14。
第二N型接面區域641、第二P型接面區域642和第三P型接面區域643可以設置在P型井區域622的上部部分中，彼此間隔開。在一些實施例中，第二N型接面區域641可以設置在第二P型接面區域642與第三P型接面區域643之間。第二N型接面區域641可以藉由第二信號線652連接至接地電壓VSS。第二P型接面區域642的與第二N型接面區域641相背的側壁可以與N型井區域621和P型井區域622的接觸側壁相對齊。因此，第二P型接面區域642可以與N型井區域621和P型井區域622 的接觸側壁直接接觸。第三P型接面區域643可以藉由連接線653電連接至第一N型接面區域632。
第一P型接面區域631、N型井區域621/第一N型接面區域632、第三P型接面區域643/P型井區域622，以及第二N型接面區域641可以構成在第一信號線651與第二信號線652之間(即，在焊墊14與接地電壓VSS之間)耦接的具有PNPN接面結構的SCR。
第一P型接面區域631和N型井區域621/第一N型接面區域632可以構成第一PN二極體。第三P型接面區域643/P型井區域622和第二N型接面區域641可以構成第二PN二極體。第一PN二極體的陰極(諸如，第一N型接面區域632)可以藉由連接線653連接至第二PN二極體的陽極(諸如，第三P型接面區域643)。
圖12是在圖11所顯示的ESD保護裝置600的等效電路圖。
參見圖11和圖12，該PNPN結構SCR可以耦接在與焊墊14連接的第一信號線651和與接地電壓VSS連接的第二信號線652之間。該PNPN結構SCR可以包括NPN BJT Q5和PNP BJT Q6。NPN BJT Q5的集極C5可以藉由第一節點N1連接至PNP BJT Q6的基極B6。NPN BJT Q5的基極B5可以藉由第二節點N2連接至PNP BJT Q6的集極C6。NPN BJT Q5的射極E5可以藉由第二信號線652連接至接地電壓VSS。PNP BJT Q6的射極E6可以藉由第一信號線651連接至焊墊14。與連接線653對應的電阻元件R8可以耦接在第一節點N1與第二節點N2之間。
PNP BJT Q6的射極E6、基極B6和集極C6可以分別對應於第一P型接面區域631、N型井區域621以及第三P型接面區域643/P型井 區域622。NPN BJT Q5的集極C5、基極B5和射極E5可以分別對應於N型井區域621/第一N型接面區域632、第三P型接面區域643/P型井區域622以及第二N型接面區域641。
第一PN二極體D9和第二PN二極體D10可以串聯耦接在第一信號線651與第二信號線652之間。第一PN二極體D9的陽極可以連接至第一信號線651。第一PN二極體D9的陰極可以藉由電阻元件R9連接至第一節點N1。第二PN二極體D10的陽極可以藉由電阻元件R10連接至第一節點N1。第二PN二極體D10的陰極可以連接至第二信號線652。在第一PN二極體D9的陰極與第二PN二極體D10的陽極之間串聯耦接的電阻元件R9和R10的電阻值的總和可以對應於連接線653的電阻值。第一PN二極體D9的陽極可以對應於第一P型接面區域631，且第一PN二極體D9的陰極可以對應於N型井區域621/第一N型接面區域632。第二PN二極體D10的陽極可以對應於第三P型接面區域643/P型井區域622，並且，第二PN二極體D10的陰極可以對應於第二N型接面區域641。
ESD保護裝置600的操作可以與參考圖4所論述的ESD保護裝置200的操作基本上相同。即，如果在焊墊14處發生ESD事件，則第一ESD電流可以從焊墊14藉由第一PN二極體D9和第二PN二極體D10朝接地電壓VSS流動。該第一ESD電流可以流過第一放電電流路徑，該第一放電電流路徑包括第一P型接面區域631、N型井區域621、第一N型接面區域632、連接線653、第三P型接面區域643、P型井區域622和第二N型接面區域641。如果施加給焊墊14的電壓高於觸發電壓(所述觸發電壓與在第一信號線651與第二信號線652之間串聯耦接的第一PN二極體D9 和第二PN二極體D10的開啟電壓(即，臨界電壓)的總和相對應)，則可以執行產生流過第一放電電流路徑的第一ESD電流的ESD操作。
如果第一PN二極體D9和第二PN二極體D10導通以產生流過第一放電電流路徑的第一ESD電流，則N型井區域621和P型井區域622的電壓位準可以被提高到高於接地電壓VSS。即，第一節點N1和第二節點N2可以具有高於接地電壓VSS的電壓位準。在此情況中，包括NPN BJT Q5和PNP BJT Q6的PNPN結構SCR可以導通以提供在焊墊14與接地電壓VSS之間的短路。因此，第二ESD電流可以從焊墊14藉由導通的PNPN結構SCR朝接地電壓VSS流動。
圖13是在圖11中示出的ESD保護裝置600的佈局圖。圖11中的截面圖與沿圖13中的線V-V’截取的截面圖相一致。
參見圖13，N型井區域621和P型井區域622可以設置為使得N型井區域621的側壁接觸P型井區域622的側壁，以提供在N型井區域621與P型井區域622之間的PN接面。
第一接面區段710和第二接面區段720可以設置在N型井區域621中。第一接面區段710和第二接面區段720可以在諸如水平方向的第一方向上彼此間隔開。第一接面區段710可以在第一方向上設置在第二接面區段720與P型井區域622之間。第一接面區段710可以設置為與P型井區域622間隔開。第一接面區段710和第二接面區段720中的每一個可以具有在例如與第一方向垂直的垂直方向的第二方向上延伸的條帶形狀。
第三接面區段730、第四接面區段740和第五接面區段750可以設置在P型井區域622中。第三接面區段730、第四接面區段740和第 五接面區段750可以在第一方向上設置為彼此間隔開。第三接面區段730可以設置在第四接面區段740與第五接面區段750之間。第三接面區段730、第四接面區段740和第五接面區段750中的每一個可以具有在第二方向上延伸的條帶形狀。第四接面區段740的與第三接面區段730相背的側壁可以與N型井區域621和P型井區域622的接觸側壁(即，PN接面)交疊。因此，第四接面區段740可以與N型井區域621和P型井區域622的接觸側壁(即，PN接面)直接接觸。
第一接面區段710可以包括在第二方向上交替排列的多個第一P型接面區域631和多個第三N型接面區域661。如圖13所示，如果第一P型接面區域631中的兩個分別設置在第一接面區段710的兩端，則第三N型接面區域661可以設置在第一P型接面區域631之間。全部的第一P型接面區域631和全部的第三N型接面區域661可以藉由第一信號線651連接至焊墊14。
第二接面區段720也可以包括在第二方向上交替排列的多個第一N型接面區域632和多個第四P型接面區域662。構成第二接面區段720的接面區域632和662的數目可以等於構成第一接面區段710的接面區域631和661的數目。
在第二接面區段720中的接面區域632和662的陣列配置可以與在第一接面區段710中的接面區域631和661的陣列配置相反。即，第二接面區段720的第一N型接面區域632可以被設置為分別在第一方向上面對第一接面區段710的第一P型接面區域631。相似地，第二接面區段720的第四P型接面區域662可以被設置為在第一方向上分別面對第一接面區 段710的第三N型接面區域661。因此，如在圖13中所示，如果第一P型接面區域631中的兩個分別設置在第一接面區段710的兩端，則該第一N型接面區域632中的兩個可以分別設置在第二接面區段720的兩端，並且，第四P型接面區域662可以設置在該第一N型接面區域632之間。
該多個第一N型接面區域632和該多個第四P型接面區域662可以電連接至連接線653。
第三接面區段730還可以包括在第二方向上交替排列的多個第二N型接面區域641和多個第五P型接面區域671。構成第三接面區段730的接面區域641和671的數目可以等於構成第一接面區段710的接面區域631和661的數目或構成第二接面區段720的接面區域632和662的數目。
在第三接面區段730中的接面區域641和671的陣列配置可以與在第二接面區段720中的接面區域632和662的陣列配置相同，並且可以與在第一接面區段710中的接面區域631和661的陣列配置相反。因此，如圖13所示，如果第一P型接面區域631中的兩個分別設置在第一接面區段710的兩端，則第二N型接面區域641中的兩個可以分別設置在第三接面區段730的兩端，並且，多個第五P型接面區域671可以設置在多個第二N型接面區域641之間。
第二N型接面區域641和第五P型接面區域671可以藉由第二信號線652連接至接地電壓VSS。
第四接面區段740還可以包括在第二方向上交替排列的多個第二P型接面區域642和多個第四N型接面區域672。構成第四接面區段740的接面區域642和672的數目可以等於構成第一接面區段710、第二接 面區段720和第三接面區段730中的每一個的接面區域的數目。
構成第四接面區段740的接面區域642和672的陣列配置可以與在第一接面區段710中的接面區域631和661的陣列配置相同，並且，可以與在第三接面區段730中的接面區域641和671的陣列配置相反。即，第四接面區段740的第二P型接面區域642可以分別在第一方向上面對第三接面區段730的第二N型接面區域641。相似地，第四接面區段740的第四N型接面區域672可以分別在第一方向上面對第三接面區段730的第五P型接面區域。因此，如圖13所示，如果第一P型接面區域631中的兩個分別設置在第一接面區段710的兩端，則第二P型接面區域642中的兩個可以分別設置在第四接面區段740的兩端，並且多個第四N型接面區域672可以設置在多個第二P型接面區域642之間。
全部的第二P型接面區域642和全部的第四N型接面區域672可以被浮接。
第五接面區段750也可以包括在第二方向上交替排列的多個第三P型接面區域643和多個第五N型接面區域673。構成第五接面區段750的接面區域643和673的數目可以等於構成第一接面區段710、第二接面區段720、第三接面區段730和第四接面區段740中的每一個的接面區域的數目。
構成第五接面區段750的接面區域643和673的陣列配置可以與構成第一接面區段710的接面區域631和661的陣列配置相同，並且可以與構成第三接面區段730的接面區域641和671的陣列配置相反。即，第五接面區段750的第三P型接面區域643可以分別在第一方向上面對第三接 面區段730的第二N型接面區域641。相似地，第五接面區段750的第五N型接面區域673可以在第一方向上分別面對第三接面區段730的第五P型接面區域671。因此，如圖13所示，如果第一P型接面區域631中的兩個分別設置在第一接面區段710的兩端，則第三P型接面區域643中的兩個可以分別設置在第五接面區段750的兩端，並且多個第五N型接面區域673可以設置在多個第三P型接面區域643之間。
在第五接面區段750中的接面區域643和673可以連接至連接線653。因此，在第五接面區段750中的接面區域643和673可以藉由連接線653電連接至在第二接面區段720中的接面區域632和662。
如參考圖11和圖12所描述，圖11圖示了沿圖13中的線V-V’截取的截面圖，圖12圖示了圖11的等效電路圖，如果當焊墊14具有高於接地電壓VSS的電壓位準時發生ESD事件，則第一ESD電流可以沿由第一PN二極體D9、連接線653和第二PN二極體D10提供的第一放電電流路徑流動，第一PN二極體D9包括第一P型接面區域631和N型井區域621/第一N型接面區域632，第二PN二極體D10包括第三P型接面區域643/P型井區域622和第二N型接面區域641。
此外，如果第一ESD電流流過第一放電電流路徑，則第二ESD電流也可以沿由PNPN結構SCR提供的第二放電電流路徑流動，該PNPN結構SCR包括第一P型接面區域631、N型井區域621、P型井區域622/第三P型接面區域643和第二N型接面區域641。由於該PNPN結構SCR藉由流過第一PN二極體D9和第二PN二極體D10的第一ESD電流來導通，所以ESD保護裝置600的觸發電壓可以被設定為第一PN二極體D9和第二 PN二極體D10的開啟電壓的總和。
如果焊墊14具有低於接地電壓VSS的電壓位準，則ESD操作可以藉由與上述機制不同的另一機制來執行。下文將參考圖14來描述當焊墊14具有負電壓位準時的ESD操作。
圖14是沿圖13中的線VI-VI’截取的截面圖。在圖14中，在圖11和圖13中所用相同的附圖標記表示相同元件。
參見圖14，第三N型接面區域661和第四P型接面區域662可以設置在N型井區域621的上部部分中，彼此間隔開。第三N型接面區域661可以藉由第一信號線651連接至焊墊14。第四P型接面區域662可以連接至連接線653。第五P型接面區域671、第四N型接面區域672和第五N型接面區域673可以設置在P型井區域622的上部部分中，彼此間隔開。第五P型接面區域671可以設置在第四N型接面區域672與第五N型接面區域673之間。第五P型接面區域671可以藉由第二信號線652連接至接地電壓VSS。第四N型接面區域672的與第五P型接面區域671相背的側壁可以與N型井區域621和P型井區域622的接觸側壁直接接觸。第五N型接面區域673可以藉由連接線653連接至第四P型接面區域662。
可以在焊墊14與接地電壓VSS之間寄生地提供第三PN二極體D11、第四PN二極體D12和第五PN二極體D13。第三PN二極體D11可以包括P型井區域622/第五P型接面區域671和N型井區域621/第三N型接面區域661。第三PN二極體D11的陽極可以對應於P型井區域622/第五P型接面區域671。第三PN二極體D11的陰極可以對應於N型井區域621/第三N型接面區域661。第四PN二極體D12可以包括第四P型接面區 域662和N型井區域621/第三N型接面區域661。第五PN二極體D13可以包括P型井區域622/第五P型接面區域671和第五N型接面區域673。因此，如果低於接地電壓VSS的負電壓被施加給焊墊14，則ESD電流可以從接地電壓VSS藉由第三PN二極體D11朝焊墊14流動。此外，如果該負電壓被施加給焊墊14，則ESD電流還可以從接地電壓VSS藉由第五PN二極體D13、連接線653和第四PN二極體D12朝焊墊14流動。
圖15顯示根據又一實施例的ESD保護裝置800的截面圖。
參見圖15，ESD保護裝置800可以包括在P型基板811的上部部分中設置的N型井區域821和P型井區域822。N型井區域821的側壁可以接觸P型井區域822的側壁以提供在N型井區域821與P型井區域822之間的寄生PN二極體。
第一P型接面區域831、第一N型接面區域832和第二N型接面區域833可以設置在N型井區域821的上部部分中，彼此間隔開。在一些實施例中，第一P型接面區域831可以設置在第一N型接面區域832與第二N型接面區域833之間。第一P型接面區域831可以藉由第一信號線851連接至焊墊14。第一N型接面區域832的與第一P型接面區域831相背的側壁可以與N型井區域821和P型井區域822的接觸側壁相對齊。
第三N型接面區域841、第二P型接面區域842和第三P型接面區域843可以設置在P型井區域822的上部部分中，彼此間隔開。在一些實施例中，第三N型接面區域841可以設置在第二P型接面區域842與第三P型接面區域843之間。第三N型接面區域841可以藉由第二信號線852連接至接地電壓VSS。第二P型接面區域842的與第三N型接面區域 841相背的側壁可以與N型井區域821和P型井區域822的接觸側壁相對齊。因此，在N型井區域821和P型井區域822的接觸側壁處，第二P型接面區域842可以與第一N型接面區域832直接接觸。第二P型接面區域842可以藉由第一連接線853電連接至第一N型接面區域832，並且，第三P型接面區域843可以藉由第二連接線854電連接至第二N型接面區域833。
第一P型接面區域831、N型井區域821/第一N型接面區域832、第二P型接面區域842/P型井區域822以及第三N型接面區域841可以構成在第一信號線851與第二信號線852之間(即，在焊墊14與接地電壓VSS之間)耦接的具有PNPN接面結構的SCR。
第一P型接面區域831和N型井區域821/第一N型接面區域832可以構成第一PN二極體。第二P型接面區域842/P型井區域822和第三N型接面區域841可以構成第二PN二極體。第一PN二極體的陰極(即，第一N型接面區域832)可以藉由第一連接線853連接至第二PN二極體的陽極(即，第二P型接面區域842)。
第一P型接面區域831和N型井區域821/第二N型接面區域833可以構成第三PN二極體。第三P型接面區域843/P型井區域822和第三N型接面區域841可以構成第四PN二極體。第三PN二極體的陰極(即，第二N型接面區域833)可以藉由第二連接線854連接至第四PN二極體的陽極(即，第三P型接面區域843)。
圖16是在圖15中示出的ESD保護裝置800的等效電路圖。
參見圖15和圖16，PNPN結構SCR可以耦接在與焊墊14連接的第一信號線851和與接地電壓VSS連接的第二信號線852之間。該 PNPN結構SCR可以包括NPN BJT Q7和PNP BJT Q8。NPN BJT Q7的集極C7可以藉由第一節點N1連接至PNP BJT Q8的基極B8。NPN BJT Q7的基極B7可以藉由第二節點N2連接至PNP BJT Q8的集極C8。NPN BJT Q7的射極E7可以藉由第二信號線852連接至接地電壓VSS。PNP BJT Q8的射極E8可以藉由第一信號線851連接至焊墊14。與第一連接線853對應的電阻元件R11可以耦接在第一節點N1與第二節點N2之間。
PNP BJT Q8的射極E8、基極B8和集極C8可以分別對應於第一P型接面區域831、N型井區域821/第一N型接面區域832以及第二P型接面區域842/P型井區域822。NPN BJT Q7的集極C7、基極B7和射極E7可以分別對應於N型井區域821/第一N型接面區域832、第二P型接面區域842/P型井區域822，以及第三N型接面區域841。
第一PN二極體D14和第二PN二極體D15可以串聯耦接在第一信號線851與第二信號線852之間。第一PN二極體D14的陽極可以連接至第一信號線851。第一PN二極體D14的陰極可以藉由電阻元件R12連接至第一節點N1。第二PN二極體D15的陽極可以藉由電阻元件R13連接至第一節點N1。第二PN二極體D15的陰極可以連接至第二信號線852。在第一PN二極體D14的陰極與第二PN二極體D15的陽極之間串聯耦接的電阻元件R12和R13的電阻值的總和可以對應於第一連接線853的電阻值。第一PN二極體D14的陽極可以對應於第一P型接面區域831，而第一PN二極體D14的陰極可以對應於N型井區域821/第一N型接面區域832。第二PN二極體D15的陽極可以對應於第二P型接面區域842/P型井區域822，而第二PN二極體D15的陰極可以對應於第三N型接面區域841。
第三PN二極體D16和第四PN二極體D17可以串聯耦接在第一信號線851與第二信號線852之間。第三PN二極體D16的陽極可以連接至第一信號線851。第三PN二極體D16的陰極可以藉由電阻元件R14連接至第一節點N1。第四PN二極體D17的陽極可以藉由電阻元件R15連接至第一節點N1。第四PN二極體D17的陰極可以連接至第二信號線852。在第三PN二極體D16的陰極與第四PN二極體D17的陽極之間串聯耦接的電阻元件R14和R15的電阻值的總和可以對應於第二連接線854的電阻值。第三PN二極體D16的陽極可以對應於第一P型接面區域831，而第三PN二極體D16的陰極可以對應於N型井區域821/第二N型接面區域833。第四PN二極體D17的陽極可以對應於第三P型接面區域843/P型井區域822，而第四PN二極體D17的陰極可以對應於第三N型接面區域841。
ESD保護裝置800的操作可以與參考圖4論述的ESD保護裝置200的操作基本上相同。即，如果在焊墊14處發生ESD事件，則第一ESD電流的一部分可以從焊墊14藉由第一PN二極體D14和第二PN二極體D15提供的第一放電電流路徑朝接地電壓VSS流動。此外，第一ESD電流的另一部分可以從焊墊14藉由第三PN二極體D16和第四PN二極體D17提供的第二ESD電流路徑朝接地電壓VSS流動。
流過第一放電電流路徑的第一ESD電流的一部分和流過第二ESD電流路徑的ESD電流的另一部分可以同時或分別產生。流過第一信號線851的第一ESD電流的一部分可以藉由第一放電電流路徑朝接地電壓VSS流動，該第一放電電流路徑由第一PN二極體D14、第一連接線853和第二PN二極體D15提供，第一PN二極體D14包括第一P型接面區域831 和N型井區域821/第一N型接面區域832，第二PN二極體D15包括第二P型接面區域842/P型井區域822和第三N型接面區域841。另外，流過第一信號線851的第一ESD電流的另一部分可以藉由第二ESD電流路徑朝接地電壓VSS流動，第二ESD電流路徑由第三PN二極體D16、第二連接線854和第四PN二極體D17提供，第三PN二極體D16包括第一P型接面區域831和N型井區域821/第二N型接面區域833，第四PN二極體D17包括第三P型接面區域843/P型井區域822和第三N型接面區域841。
如果施加給焊墊14的電壓高於觸發電壓(所述觸發電壓與在第一信號線851和第二信號線852之間串聯耦接的第一PN二極體D14和第二PN二極體D15的開啟電壓(即，臨界電壓)的總和相對應)，則可以執行產生流過第一放電電流路徑的第一ESD電流的一部分的ESD操作。
此外，如果施加給焊墊14的電壓高於觸發電壓(所述觸發電壓與在第一信號線851與第二信號線852之間串聯耦接的第三PN二極體D16和第四PN二極體D17的開啟電壓(即，臨界電壓)的總和相對應)，則可以執行產生流過第二放電電流路徑的第一ESD電流的另一部分的ESD操作。
如果第一PN二極體至第四PN二極體D14、D15、D16和D17具有相同的開啟電壓並且第一連接線853和第二連接線854具有相同的電阻值，則產生流過第一放電電流路徑的第一ESD電流的一部分的ESD操作和產生流過第二放電電流路徑的第一ESD電流的另一部分的ESD操作可以同時發生。
如果第一PN二極體D14和第二PN二極體D15或第三PN 二極體D16和第四PN二極體D17導通以產生流過第一放電電流路徑或第二放電電流路徑的第一ESD電流，則N型井區域821和P型井區域822的電壓位準可以提高到高於接地電壓VSS。即，第一節點N1和第二節點N2可以具有高於接地電壓VSS的電壓位準。在此情況中，包括NPN BJT Q7和PNP BJT Q8的PNPN結構SCR可以導通以提供在焊墊14與接地電壓VSS之間的短路。因此，第二ESD電流可以從焊墊14藉由導通的PNPN結構SCR朝接地電壓VSS流動。
圖17是圖15中所示的ESD保護裝置800的佈局圖。圖15中的截面圖與沿圖17中的線VII-VII’截取的截面圖相一致。
參見圖17，N型井區域821和P型井區域822可以被設置為使得N型井區域821的側壁與P型井區域822的側壁接觸以提供在N型井區域821與P型井區域822之間的PN接面。第一接面區段910、第二接面區段920和第三接面區段930可以設置在N型井區域821中。第一接面區段910、第二接面區段920和第三接面區段930可以在諸如水平方向的第一方向上彼此間隔開。第一接面區段910可以設置在第二接面區段920與第三接面區段930之間。第一接面區段910、第二接面區段920和第三接面區段930中的每一個可以具有在諸如與第一方向垂直的垂直方向的第二方向上延伸的條帶形狀。第二接面區段920的與第一接面區段910相背的側壁可以與N型井區域821和P型井區域822的接觸側壁交疊。
第四接面區段940、第五接面區段950和第六接面區段960可以設置在P型井區域822中。第四接面區段940、第五接面區段950和第六接面區段960可以在第一方向上彼此間隔開。第四接面區段940可以設置 在第五接面區段950與第六接面區段960之間。第四接面區段940、第五接面區段950和第六接面區段960中的每一個可以具有在第二方向上延伸的條帶形狀。第五接面區段950的與第四接面區段940相背的側壁可以與N型井區域821和P型井區域822的接觸側壁(即，PN接面)交疊。因此，在N型井區域821和P型井區域822的接觸側壁(即，PN接面)處，第五接面區段950可以與第二接面區段920直接接觸。
第一接面區段910可以包括在第二方向上交替排列的多個第一P型接面區域831和多個第四N型接面區域861。如在圖17中所示，如果第一P型接面區域831中的兩個分別設置在第一接面區段910的兩端，則多個第四N型接面區域861可以設置在多個第一P型接面區域831之間。全部的第一P型接面區域831和全部的第四N型接面區域861可以藉由第一信號線851連接至焊墊14。
第二接面區段920也可以包括在第二方向上交替排列的多個第一N型接面區域832和多個第四P型接面區域862。構成第二接面區段920的接面區域832和862的數目可以等於構成第一接面區段910的接面區域831和861的數目。
在第二接面區段920中的接面區域832和862中的陣列配置可以與在第一接面區段910中的接面區域831和861的陣列配置相反。即，第二接面區段920的第一N型接面區域832可以在第一方向上分別面對第一接面區段910的第一P型接面區域831。相似地，第二接面區段920的第四P型接面區域862可以在第一方向上分別面對第一接面區段910的第四N型接面區域861。因此，如圖17所示，如果第一P型接面區域831中的兩 個分別設置在第一接面區段910的兩端，則第一N型接面區域832中的兩個可以分別設置在第二接面區段920的兩端，並且多個第四P型接面區域862可以設置在多個第一N型接面區域832之間。
該多個第一N型接面區域832和該多個第四P型接面區域862可以電連接至第一連接線853。
第三接面區段930也可以包括在第二方向上交替排列的多個第二N型接面區域833和多個第五P型接面區域863。構成第三接面區段930的接面區域833和863的數目可以等於構成第一接面區段910的接面區域831和861的數目或構成第二接面區段920的接面區域832和862的數目。
在第三接面區段930中的接面區域833和863的陣列配置可以與在第二接面區段920中的接面區域832和862的陣列配置相同，並且可以與在第一接面區段910中的接面區域831和861的陣列配置相反。即，第三接面區段930的第二N型接面區域833可以在第一方向上分別面對第一接面區段910的第一P型接面區域831。相似地，第三接面區段930的第五P型接面區域863可以在第一方向上分別面對第一接面區段910的第四N型接面區域861。因此，如圖17所示，如果第一P型接面區域831中的兩個分別設置在第一接面區段910的兩端，則第二N型接面區域833中的兩個可以分別設置在第三接面區段930的兩端，並且多個第五P型接面區域863可以設置在多個第二N型接面區域833之間。
多個第二N型接面區域833和多個第五P型接面區域863可以連接至第二連接線854。
第四接面區段940也可以包括在第二方向上交替排列的多 個第三N型接面區域841和多個第六P型接面區域871。構成第四接面區段940的接面區域841和871的數目可以等於構成第一接面區段910、第二接面區段920和第三接面區段930中的每一個的接面區域的數目。
構成第四接面區段940的接面區域841和871的陣列配置可以與在第一接面區段910中的接面區域831和861的陣列配置相反。因此，如圖17所示，如果第一P型接面區域831中的兩個分別設置在第一接面區段910的兩端，則第三N型接面區域841中的兩個可以分別設置在第四接面區段940的兩端，並且，多個第六P型接面區域871可以設置在多個第三N型接面區域841之間。
全部的第三N型接面區域841和全部的第六P型接面區域871可以藉由第二信號線852電連接至接地電壓VSS。
第五接面區段950也可以包括在第二方向上交替排列的多個第二P型接面區域842和多個第五N型接面區域872。構成第五接面區段950的接面區域842和872的數目可以等於構成第一接面區段910、第二接面區段920、第三接面區段930和第四接面區段940中的每一個的接面區域的數目。
構成第五接面區段950的接面區域842和872的陣列配置可以與構成第一接面區段910的接面區域831和861的陣列配置相同，並且可以與構成第二接面區段920的接面區域832和862的陣列配置相反以及與構成第四接面區段940的接面區域841和871的陣列配置相反。即，第五接面區段950的第二P型接面區域842可以設置為在第一方向上分別面對第四接面區段940的第三N型接面區域841。相似地，第五接面區段950的第五N 型接面區域872可以在第一方向上分別面對第四接面區段940的第六P型接面區域871。另外，第五接面區段950的第二P型接面區域842可以設置為在第一方向上分別接觸第二接面區段920的第一N型接面區域832。相似地，第五接面區段950的第五N型接面區域872可以在第一方向上分別接觸第二接面區段920的第四P型接面區域862。因此，如圖17所示，如果第一P型接面區域831中的兩個分別設置在第一接面區段910的兩端，則第二P型接面區域842中的兩個可以分別設置在第五接面區段950的兩端，且多個第五N型接面區域872可以設置在多個第二P型接面區域842之間。
在第五接面區段950中的接面區域842和872可以連接至第一連接線853。
第六接面區段960還可以包括在第二方向上交替排列的多個第三P型接面區域843和多個第六N型接面區域873。構成第六接面區段960的接面區域843和873的數目可以等於構成第一接面區段至第五接面區段910、920、930、940和950中的每一個的接面區域的數目。
構成第六接面區段960的接面區域843和873的陣列配置可以與構成第一接面區段910的接面區域831和861的陣列配置相同，並且，可以與構成第四接面區段940的接面區域841和871的陣列配置相反。即，第六接面區段960的第三P型接面區域843可以設置為在第一方向上分別面對第四接面區段940的第三N型接面區域841。相似地，第六接面區段960的第六N型接面區域873可以在第一方向上分別面對第四接面區段940的第六P型接面區域871。因此，如圖17所示，如果第一P型接面區域831中的兩個分別設置在第一接面區段910的兩端，則第三P型接面區域843 中的兩個可以分別設置在第六接面區段960的兩端，並且，多個第六N型接面區域873可以設置在多個第三P型接面區域843之間。
在第六接面區段960中的接面區域843和873可以藉由第二連接線854連接至在第三接面區段930中的接面區域833和863。
如參考圖15和圖16所述，圖15圖示了沿圖17中的線VII-VII’截取的截面圖，圖16圖示了圖15中的等效電路圖，如果當焊墊14具有高於接地電壓VSS的電壓位準時發生ESD事件，則第一ESD電流的一部分可以沿著第一放電電流路徑流動，該第一放電電流路徑由第一PN二極體D14、第一連接線853和第二PN二極體D15提供，第一PN二極體D14包括第一P型接面區域831和N型井區域821/第一N型接面區域832，第二PN二極體D15包括第二P型接面區域842/P型井區域822和第三N型接面區域841。
另外，如果焊墊14具有高於接地電壓VSS的電壓位準，則第一ESD電流的另一部分可以沿第二放電電流路徑流動，該第二放電電流路徑由第三PN二極體D16、第二連接線854和第四PN二極體D17提供，第三PN二極體D16包括第一P型接面區域831和N型井區域821/第二N型接面區域833，第四PN二極體D17包括第三P型接面區域843/P型井區域822和第三N型接面區域841。
此外，如果第一ESD電流流過第一放電電流路徑和第二放電電流路徑中的至少一者，則第二ESD電流也可以沿著由PNPN結構SCR提供的第三放電電流路徑流動，該PNPN結構SCR包括第一P型接面區域831、N型井區域821/第一N型接面區域832、P型井區域822/第二P型接面 區域842以及第三N型接面區域841。由於該PNPN結構SCR藉由流過第一PN二極體D14和第二PN二極體D15或第三PN二極體D16和第四PN二極體D17的第一ESD電流導通，所以ESD保護裝置800的觸發電壓可以被設定為第一PN二極體D14和第二PN二極體D15或第三PN二極體D16和第四PN二極體D17的開啟電壓的總和。
如果焊墊14具有低於接地電壓VSS的電壓位準，該ESD操作可以藉由與上述機制不同的另一機制來執行。下文將參考圖18來描述當焊墊14具有負電壓位準時執行的ESD操作。
圖18是沿圖17中的線VIII-VIII’截取的截面圖。在圖18中，在圖15和圖17中所用的相同的附圖標記表示相同的元件
參見圖18，第四N型接面區域861、第四P型接面區域862和第五P型接面區域863可以設置在N型井區域821的上部部分中，彼此間隔開。第四N型接面區域861可以設置在第四P型接面區域862與第五P型接面區域863之間。第四N型接面區域861可以藉由第一信號線851連接至焊墊14。第四P型接面區域862的與第四N型接面區域861相背的側壁可以與N型井區域821和P型井區域822的接觸側壁相對齊。第四P型接面區域862可以連接至第一連接線853。第五P型接面區域863可以連接至第二連接線854。第六P型接面區域871、第五N型接面區域872和第六N型接面區域873可以設置在P型井區域822的上部部分中，彼此間隔開。第六P型接面區域871可以設置在第五N型接面區域872與第六N型接面區域873之間。第六P型接面區域871可以藉由第二信號線852連接至接地電壓VSS。第五N型接面區域872的與第六P型接面區域871相背的側壁 可以與N型井區域821和P型井區域822的接觸側壁對齊。因此，在N型井區域821和P型井區域822的接觸側壁處，第五N型接面區域872可以與第四P型接面區域862直接接觸。此外，第五N型接面區域872可以藉由第一連接線853電連接至第四P型接面區域862。第六N型接面區域873可以藉由第二連接線854電連接至第五P型接面區域863。
可以在焊墊14與接地電壓VSS之間寄生地提供第五PN二極體D18、第六PN二極體D19、第七PN二極體D21、第八PN二極體D20以及第九PN二極體D22。第五PN二極體D18可以包括P型井區域822/第六P型接面區域871和N型井區域821/第四N型接面區域861。第六PN二極體D19可以包括第四P型接面區域862和N型井區域821/第四N型接面區域861。第七PN二極體D21可以包括第六P型接面區域871/P型井區域822和第五N型接面區域872。第八PN二極體D20可以包括第五P型接面區域863和N型井區域821/第四N型接面區域861。第九PN二極體D22可以包括第六P型接面區域871/P型井區域822和第六N型接面區域873。如果低於接地電壓VSS的負電壓被施加給焊墊14，則ESD電流可以從接地電壓VSS藉由第五PN二極體D18朝焊墊14流動。此外，如果該負電壓被施加給該焊墊14，則ESD電流還可以從接地電壓VSS藉由第九PN二極體D22、第二連接線854和第八PN二極體D20朝焊墊14流動。
上文已經出於說明性目的描述了本公開的實施例。本領域技術人員將瞭解，可以在不偏離由所附申請專利範圍所公開的本公開的範圍和精神的前提下，各種修改、添加和替換是可能的。
14‧‧‧焊墊
200‧‧‧ESD保護裝置
211‧‧‧P型基板
221‧‧‧N型井區域
222‧‧‧P型井區域
231‧‧‧第一P型接面區域
232‧‧‧第一N型接面區域
241‧‧‧第二N型接面區域
242‧‧‧第二P型接面區域
251‧‧‧第一信號線
252‧‧‧第二信號線
253‧‧‧連接線

Claims (21)

  1. 一種靜電放電(ESD)保護裝置，包括：第一PN二極體和第二PN二極體，所述第一PN二極體和所述第二PN二極體串聯耦接在焊墊與接地電壓之間以提供第一放電電流路徑；以及矽控整流器(SCR)，耦接在所述焊墊與接地電壓之間以提供第二放電電流路徑，其中，所述SCR具有PNPN結構。
  2. 根據申請專利範圍第1項所述的ESD保護裝置，其中，所述第一PN二極體的陽極連接至所述焊墊，其中，所述第二PN二極體的陰極連接至接地電壓，以及其中，所述第一PN二極體的陰極藉由第一節點電連接至所述第二PN二極體的陽極。
  3. 根據申請專利範圍第2項所述的ESD保護裝置，其中，所述SCR包括：NPN雙極接面電晶體，具有與所述第一節點連接的集極、與第二節點連接的基極以及與接地電壓連接的射極；以及PNP雙極接面電晶體，具有與所述焊墊連接的射極、與所述第一節點連接的基極以及與所述第二節點連接的集極。
  4. 根據申請專利範圍第3項所述的ESD保護裝置，還包括耦接在所述第一節點與所述第二節點之間的電阻元件。
  5. 根據申請專利範圍第1項所述的ESD保護裝置，還包括第三PN二極體和第四PN二極體，所述第三PN二極體和所述第四PN二極體串聯 耦接在所述焊墊與接地電壓之間以提供第三放電電流路徑。
  6. 根據申請專利範圍第5項所述的ESD保護裝置，其中，所述第三PN二極體的陽極連接至所述焊墊，其中，所述第四PN二極體的陰極連接至接地電壓；以及其中，所述第三PN二極體的陰極藉由所述第一節點電連接至所述第四PN二極體的陽極。
  7. 一種靜電放電ESD保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域設置在P型基板的上部部分中以彼此接觸並且在相互間提供PN接面；第一P型接面區域，設置在所述N型井區域的上部部分中並電連接至焊墊；第一N型接面區域，設置在所述N型井區域的上部部分中，與所述第一P型接面區域間隔開；第二P型接面區域，設置在所述P型井區域的上部部分中以在所述N型井區域和所述P型井區域之間的PN接面處直接接觸所述第一N型接面區域；第二N型接面區域，設置在所述P型井區域的上部部分中，與所述第二P型接面區域間隔開，並且電連接至接地電壓；以及第一連接線，將所述第一N型接面區域電連接至所述第二P型接面區域。
  8. 根據申請專利範圍第7項所述的ESD保護裝置，還包括：第三N型接面區域，設置在所述N型井區域的上部部分中，與所 述第一P型接面區域和所述第一N型接面區域間隔開；第三P型接面區域，設置在所述P型井區域的上部部分中，與所述第二P型接面區域和所述第二N型接面區域間隔開；以及第二連接線，將所述第三N型接面區域與所述第三P型接面區域電連接。
  9. 一種靜電放電(ESD)保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域設置在P型基板的上部部分中以彼此接觸並在相互間提供PN接面；第一P型接面區域，設置在所述N型井區域的上部部分中並電連接至焊墊；第一N型接面區域，設置在所述N型井區域的上部部分中，與所述第一P型接面區域間隔開，並在所述N型井區域和所述P型井區域之間的PN接面處與所述P型井區域直接接觸；第二N型接面區域，設置在所述N型井區域的上部部分中，與所述第一P型接面區域和所述第一N型接面區域間隔開；第三N型接面區域，設置在所述P型井區域的上部部分中並電連接至接地電壓；第二P型接面區域，設置在所述P型井區域的上部部分中，與所述第三N型接面區域間隔開；以及連接線，將所述第二N型接面區域電連接至所述第二P型接面區域。
  10. 根據申請專利範圍第9項所述的ESD保護裝置，其中，所述第一N型 接面區域被浮接。
  11. 一種靜電放電(ESD)保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域設置在P型基板的上部部分中以彼此接觸並在相互間提供PN接面；第一P型接面區域，設置在所述N型井區域的上部部分中並電連接至焊墊；第一N型接面區域，設置在所述N型井區域的上部部分中，與所述第一P型接面區域間隔開；第二N型接面區域，設置在所述P型井區域的上部部分中並電連接至接地電壓；第二P型接面區域，設置在所述P型井區域的上部部分中，與所述第二N型接面區域間隔開，並在所述N型井區域與所述P型井區域之間的PN接面處與所述N型井區域直接接觸；第三P型接面區域，設置在所述P型井區域的上部部分中，與所述第二P型接面區域和所述第二N型接面區域間隔開；以及連接線，將所述第一N型接面區域電連接至所述第三P型接面區域。
  12. 根據申請專利範圍第11項所述的ESD保護裝置，其中，所述第二P型接面區域被浮接。
  13. 一種靜電放電(ESD)保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域相互接觸以在相互間提供PN接面； 第一接面區段和第二接面區段，所述第一接面區段和所述第二接面區段設置在所述N型井區域中，在第一方向上彼此間隔開；以及第三接面區段和第四接面區段，所述第三接面區段和所述第四接面區段設置在所述P型井區域中，在所述第一方向上彼此間隔開，其中，在所述N型井區域與所述P型井區域之間的PN接面處，所述第二接面區段和所述第四接面區段彼此接觸。
  14. 根據申請專利範圍第13項所述的ESD保護裝置，其中，所述第一接面區段、所述第二接面區段、所述第三接面區段和所述第四接面區段中的每一個包括在與所述第一方向交叉的第二方向上排列的多個接面區域，以及其中，在所述第一接面區段、所述第二接面區段、所述第三接面區段和所述第四接面區段中的一個中的所述多個接面區域的數目等於在所述第一接面區段、所述第二接面區段、所述第三接面區段和所述第四接面區段中的其他接面區段的每一個中的所述多個接面區域的數目。
  15. 根據申請專利範圍第14項所述的ESD保護裝置，其中，所述第一接面區段包括在所述第二方向上交替地排列的多個第一P型接面區域和多個第三N型接面區域，其中，所述第二接面區段包括在所述第二方向上交替地排列的多個第一N型接面區域和多個第三P型接面區域，其中，所述第三接面區段包括在所述第二方向上交替地排列的多個第二N型接面區域和多個第四P型接面區域，其中，所述第四接面區段包括在所述第二方向上交替地排列的多個 第二P型接面區域和多個第四N型接面區域，其中，所述第一接面區段和所述第三接面區段分別連接至焊墊和接地電壓，以及其中，所述第二接面區段和所述第四接面區段藉由第一連接線彼此連接。
  16. 根據申請專利範圍第15項所述的ESD保護裝置，還包括：第五接面區段，設置在所述N型井區域中，與所述第一接面區段和所述第二接面區段間隔開；第六接面區段，設置在所述P型井區域中，與所述第三接面區段和所述第四接面區段間隔開；以及第二連接線，將所述第五接面區段電連接至所述第六接面區段。
  17. 根據申請專利範圍第16項所述的ESD保護裝置，其中，所述第五接面區段包括在所述第二方向上交替地排列的多個第五N型接面區域和多個第五P型接面區域，以及其中，所述第六接面區段包括在所述第二方向上交替地排列的多個第六P型接面區域和多個第六N型接面區域。
  18. 一種靜電放電(ESD)保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域彼此接觸以在相互間提供PN接面；第一接面區段、第二接面區段和第三接面區段，所述第一接面區段、第二接面區段和第三接面區段設置在所述N型井區域中，在第一方向上彼此間隔開；以及 第四接面區段和第五接面區段，所述第四接面區段和第五接面區段設置在所述P型井區域中，在所述第一方向上彼此間隔開，其中，所述第一接面區段設置在所述第二接面區段與所述第三接面區段之間，以及其中，在所述N型井區域與所述P型井區域之間的PN接面處，所述第二接面區段與所述P型井區域接觸。
  19. 根據申請專利範圍第18項所述的ESD保護裝置，其中，所述第一接面區段、所述第二接面區段、所述第三接面區段、所述第四接面區段和所述第五接面區段中的每一個包括在與所述第一方向交叉的第二方向上排列的多個接面區域，其中，在所述第一接面區段、所述第二接面區段、所述第三接面區段、所述第四接面區段和所述第五接面區段中的一個中的所述多個接面區域的數目等於在所述第一接面區段、所述第二接面區段、所述第三接面區段、所述第四接面區段和所述第五接面區段中的其他接面區段的每一個中的所述多個接面區域的數目，其中，所述第一接面區段包括在所述第二方向上交替地排列的多個第一P型接面區域和多個第四N型接面區域，其中，所述第二接面區段包括在所述第二方向上交替地排列的多個第一N型接面區域和多個第三P型接面區域，其中，所述第三接面區段包括在所述第二方向上交替地排列的多個第二N型接面區域和多個第四P型接面區域，其中，所述第四接面區段包括在所述第二方向上交替地排列的多個 第三N型接面區域和多個第五P型接面區域，其中，所述第五接面區段包括在所述第二方向上交替地排列的多個第二P型接面區域和多個第五N型接面區域，其中，所述第一接面區段和所述第四接面區段分別連接至焊墊和接地電壓，其中，所述第二接面區段被浮接，以及其中，所述第三接面區段和所述第五接面區段藉由連接線彼此連接。
  20. 一種靜電放電(ESD)保護裝置，包括：N型井區域和P型井區域，所述N型井區域和所述P型井區域彼此接觸以在相互間提供PN接面；第一接面區段和第二接面區段，所述第一接面區段和所述第二接面區段設置在所述N型井區域中，在第一方向上彼此間隔開；以及第三接面區段、第四接面區段和第五接面區段，所述第三接面區段、第四接面區段和第五接面區段設置在所述P型井區域中，在所述第一方向上彼此間隔開，其中，所述第三接面區段設置在所述第四接面區段與所述第五接面區段之間，以及其中，在所述N型井區域和所述P型井區域之間的PN接面處，所述第四接面區段與所述N型井區域接觸。
  21. 根據申請專利範圍第20項所述的ESD保護裝置，其中，所述第一接面區段、所述第二接面區段、所述第三接面區段、 所述第四接面區段和所述第五接面區段中的每一個包括在與所述第一方向交叉的第二方向上排列的多個接面區域，其中，在所述第一接面區段、所述第二接面區段、所述第三接面區段、所述第四接面區段和所述第五接面區段中的一個中的所述多個接面區域的數目等於在所述第一接面區段、所述第二接面區段、所述第三接面區段、所述第四接面區段和所述第五接面區段中的其他接面區段的每一個中的所述多個接面區域的數目，其中，所述第一接面區段包括在所述第二方向上交替地排列的多個第一P型接面區域和多個第三N型接面區域，其中，所述第二接面區段包括在所述第二方向上交替地排列的多個第一N型接面區域和多個第四P型接面區域，其中，所述第三接面區段包括在所述第二方向上交替地排列的多個第二N型接面區域和多個第五P型接面區域，其中，所述第四接面區段包括在所述第二方向上交替地排列的多個第二P型接面區域和多個第四N型接面區域，其中，所述第五接面區段包括在所述第二方向上交替地排列的多個第三P型接面區域和多個第五N型接面區域，其中，所述第一接面區段和所述第三接面區段分別連接至焊墊和接地電壓，其中，所述第四接面區段被浮接，以及其中，所述第二接面區段和所述第五接面區段藉由連接線彼此連接。
TW105125740A 2015-12-21 2016-08-12 具有低觸發電壓的靜電放電保護裝置 TWI736548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0183287 2015-12-21
KR1020150183287A KR102410020B1 (ko) 2015-12-21 2015-12-21 낮은 트리거전압을 갖는 정전기 방전 보호 소자

Publications (2)

Publication Number Publication Date
TW201724457A true TW201724457A (zh) 2017-07-01
TWI736548B TWI736548B (zh) 2021-08-21

Family

ID=59065194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125740A TWI736548B (zh) 2015-12-21 2016-08-12 具有低觸發電壓的靜電放電保護裝置

Country Status (4)

Country Link
US (2) US9831234B2 (zh)
KR (1) KR102410020B1 (zh)
CN (1) CN106898606B (zh)
TW (1) TWI736548B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308836A1 (en) * 2017-04-24 2018-10-25 Macronix International Co., Ltd. Electrostatic discharge protection device and method for electrostatic discharge
US10446537B2 (en) * 2017-06-20 2019-10-15 Texas Instruments Incorporated Electrostatic discharge devices
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
US11094690B2 (en) * 2018-09-24 2021-08-17 Board Of Trustees Of The University Of Arkansas On-chip IEC ESD protection using parasitic PNP devices
EP3690941A1 (en) 2019-01-30 2020-08-05 Infineon Technologies AG Silicon controlled rectifier and manufacturing method therefor
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
CN111725202B (zh) * 2019-03-20 2023-03-24 中芯国际集成电路制造(上海)有限公司 Scr静电保护结构及其形成方法
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
CN112310066A (zh) 2019-07-29 2021-02-02 力特半导体（无锡）有限公司 具有二极管和硅控制整流器布置的半导体放电防护装置
US11362203B2 (en) * 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
CN112563260B (zh) * 2019-09-26 2022-09-20 无锡华润上华科技有限公司 一种双向esd保护器件及电子装置
US11595036B2 (en) 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
EP4020551A4 (en) 2020-05-12 2022-12-28 Changxin Memory Technologies, Inc. ELECTROSTATIC PROTECTION CIRCUIT
CN113658945B (zh) * 2020-05-12 2023-10-13 长鑫存储技术有限公司 静电保护电路
CN112071836A (zh) * 2020-09-25 2020-12-11 上海华力微电子有限公司 一种栅约束硅控整流器及其实现方法
CN114664811A (zh) * 2020-12-23 2022-06-24 长鑫存储技术有限公司 静电保护结构、静电保护电路、芯片
US20220231008A1 (en) * 2021-01-19 2022-07-21 Macronix International Co., Ltd. Electrostatic discharge protection device and operating method
CN113793865A (zh) * 2021-08-24 2021-12-14 上海华力微电子有限公司 栅约束硅控整流器及其制造方法
TW202414779A (zh) * 2022-09-27 2024-04-01 南韓商三星電子股份有限公司 靜電放電保護裝置
EP4376079A1 (en) * 2022-11-25 2024-05-29 Nexperia B.V. A semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924341A (en) * 1988-04-20 1990-05-08 Texas Instruments Incorporated Transient protector
JP2850801B2 (ja) * 1995-07-28 1999-01-27 日本電気株式会社 半導体素子
JP2002083931A (ja) * 2000-09-08 2002-03-22 Nec Corp 半導体集積回路装置
EP1368874B2 (en) * 2001-03-16 2015-02-18 Sofics BVBA Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
JP2006080160A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 静電保護回路
KR100684180B1 (ko) 2004-12-14 2007-02-20 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
US20060125054A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
KR100976411B1 (ko) * 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 회로
KR20120068142A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 방전소자
US9136261B2 (en) * 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
TWI497684B (zh) * 2013-01-14 2015-08-21 Macronix Int Co Ltd 靜電放電保護電路

Also Published As

Publication number Publication date
CN106898606A (zh) 2017-06-27
KR20170074323A (ko) 2017-06-30
KR102410020B1 (ko) 2022-06-22
US10134724B2 (en) 2018-11-20
US9831234B2 (en) 2017-11-28
TWI736548B (zh) 2021-08-21
US20180068996A1 (en) 2018-03-08
CN106898606B (zh) 2020-07-10
US20170179110A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
TWI736548B (zh) 具有低觸發電壓的靜電放電保護裝置
US7106562B2 (en) Protection circuit section for semiconductor circuit system
US8143700B2 (en) Electrostatic discharge protection circuit
US6538266B2 (en) Protection device with a silicon-controlled rectifier
KR100835282B1 (ko) 정전기 방전 보호 장치
KR100642651B1 (ko) 정전기 방전용 실리콘 제어 정류기
JP2006319330A (ja) 静電気放電保護装置
TWI765956B (zh) 半導體裝置
KR101043737B1 (ko) 정전기 방전 보호 소자
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
TWI710096B (zh) 靜電放電防護裝置
CN109314131A (zh) 具有双浮接阱的低电容静电放电(esd)保护结构
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
TWI784502B (zh) 靜電放電防護電路
JP2012049444A (ja) 保護回路および半導体装置
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
US9245988B2 (en) Electrostatic discharge protection device and electronic apparatus thereof
JP2020161721A (ja) 半導体装置
TWI836837B (zh) 靜電放電保護裝置
Do et al. A Study of Dual-Directional SCR with Low Dynamic Resistance and High Holding Voltage for Low-Voltage Application
US20230307438A1 (en) Electro-static discharge protection devices having a low trigger voltage
KR20120067714A (ko) 정전기 방전 회로
CN111106109A (zh) 正负压接口的静电放电钳位保护元件
KR20050104255A (ko) 정전 방전 보호 장치용 반도체 제어 정류기
CN111009511A (zh) 正负压接口的esd防护装置