KR20170074323A - 낮은 트리거전압을 갖는 정전기 방전 보호 소자 - Google Patents

낮은 트리거전압을 갖는 정전기 방전 보호 소자 Download PDF

Info

Publication number
KR20170074323A
KR20170074323A KR1020150183287A KR20150183287A KR20170074323A KR 20170074323 A KR20170074323 A KR 20170074323A KR 1020150183287 A KR1020150183287 A KR 1020150183287A KR 20150183287 A KR20150183287 A KR 20150183287A KR 20170074323 A KR20170074323 A KR 20170074323A
Authority
KR
South Korea
Prior art keywords
junction region
region
type
junction
segment
Prior art date
Application number
KR1020150183287A
Other languages
English (en)
Other versions
KR102410020B1 (ko
Inventor
이현덕
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150183287A priority Critical patent/KR102410020B1/ko
Priority to US15/173,244 priority patent/US9831234B2/en
Priority to TW105125740A priority patent/TWI736548B/zh
Priority to CN201610741325.4A priority patent/CN106898606B/zh
Publication of KR20170074323A publication Critical patent/KR20170074323A/ko
Priority to US15/796,309 priority patent/US10134724B2/en
Application granted granted Critical
Publication of KR102410020B1 publication Critical patent/KR102410020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

전기 방전 보호 소자는, 패드와 그라운드전압단자 사이에서 직렬로 배치되어 제1 방전경로를 제공하는 제1 pn 다이오드 및 제2 pn 다이오드와, 그리고 패드와 그라운드전압단자 사이에 배치되어 제2 방전경로를 제공하는 pnpn 실리콘제어정류소자(SCR)를 포함한다.

Description

낮은 트리거전압을 갖는 정전기 방전 보호 소자{ESD protection device having a low trigger voltage}
본 개시의 여러 실시예들은 정전기 방전 보호 소자에 관한 것으로서, 특히 낮은 트리거전압을 갖는 정전기 방전 보호 소자에 관한 것이다.
일반적으로 반도체 장치는 내부 회로를 보호하기 위해 패드와 내부 회로 사이에 정전기 방전 보호 회로(Electro-Static Discharge Protection Circuit)를 구비한다. 정전기 방전 보호 회로는 마이크로 칩의 외부 핀에 연결된 패드가 대전된 인체나 기계에 접촉되면서 생성된 정전기가 내부 회로로 방전되거나 내부에 축적된 정전기가 내부 회로로 흐르면서 발생되는 칩 페일(fail)을 방지한다. 마이크로 칩(micro chip)을 제조함에 있어서, 그 칩을 정전기 방전 스트레스(Electro-Static Discharge stress; ESD stress)로부터 보호하는 회로를 설계하는 기술은 칩설계의 핵심 기술 중의 하나이다. 정전기 방전 스트레스에 대한 보호 회로를 설계하는데 사용하는 소자를 정전기 방전 보호 소자(ESD Protection Device)라고 부른다.
마이크로 칩을 정전기 방전 스트레스로부터 보호하기 위해 사용되는 정전기 방전 보호 소자에는 다양한 종류가 있다. 이 중 현재 가장 일반적으로 사용되는 정전기 방전 보호 소자는 게이트 그라운디드 N-타입 모스펫(gate grounded N-type MOSFET; GGNMOS) 정전기 방전 보호 소자라 할 수 있다. 그런데 GGNMOS 소자가 충분히 많은 양의 정전기 방전 전류를 소화하기 위해서는 그 크기가 너무 커져야 하는 문제점이 있다. 일반적으로 GGNMOS 소자의 단위 크기당 전류 내성 수준은 5 ∼ 10mA/㎛ 수준에 불과하다. 따라서, 정전기 방전 전류에 관한 산업 표준인 2A에 대응하기 위해서는, 전체 확산폭을 약 200 ∼ 400㎛의 크기로 유지해야 한다. 뿐만 아니라, GGNMOS 소자가 정전기 방전 전류에 대해 최상의 내성을 유지하기 위해서는 MOSFET 내부의 드레인을 일정한 크기 이상으로 유지해야 한다. 이와 같은 이유로, GGNMOS 소자를 정전기 방전 보호 소자로 채택될 때 마이크로 칩 전체 크기를 증가시키는 부담요인이 된다. 더욱이 GGNMOS 소자는, 그라운드 패드에 연결되어 트리거 전압이 높다는 단점을 갖는다. 트리거 전압이 높은 경우, 정전기 방전 보호 소자가 동작하기 전에 내부 회로가 손상될 수 있는 가능성이 높아진다.
본 출원이 해결하고자 하는 과제는, 낮은 트리거 전압을 갖는 정전기 방전 보호 소자를 제공하는 것이다.
일 예에 따른 정전기 방전 보호 소자는, 패드와 그라운드전압단자 사이에서 직렬로 배치되어 제1 방전경로를 제공하는 제1 pn 다이오드 및 제2 pn 다이오드와, 그리고 패드와 그라운드전압단자 사이에 배치되어 제2 방전경로를 제공하는 pnpn 실리콘제어정류소자(SCR)를 포함한다.
일 예에 따른 정전기 방전 보호 소자는, P형 기판 위에서 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역과, N형 웰영역의 상부영역에 배치되며 패드와 결합되는 제1 P+형 접합영역과, N형 웰영역의 상부영역에서 제1 P+형 접합영역과 이격되도록 배치되는 제1 N+형 접합영역과, P형 웰영역의 상부영역에서 제1 N+형과 접합면에서 직접 접촉되도록 배치되는 제2 P+형 접합영역과, P형 웰영역의 상부영역에서 제2 P+형 접합영역와 이격되도록 배치되고 그라운드전압단자에 결합되는 제2 N+형 접합영역과, 그리고 제1 N+형 접합영역과 제2 P+형 접합영역을 직접 연결하는 제1 연결라인을 포함한다.
일 예에 따른 정전기 방전 보호 소자는, P형 기판 위에서 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역과, N형 웰영역의 상부영역에 배치되며 패드와 결합되는 제1 P+형 접합영역과, N형 웰영역의 상부영역에서 제1 P+형 접합영역과 이격되도록 배치되며 접합면에서 P형 웰영역과 직접 접촉되는 제1 N+형 접합영역과, N형 웰영역의 상부영역에서 제1 P+형 접합영역 및 제1 N+형 접합영역과 이격되도록 배치되는 제2 N+형 접합영역과, P형 웰영역의 상부영역에 배치되며 그라운드전압단자에 결합되는 제3 N+형 접합영역과, P형 웰영역의 상부영역에서 제3 N+형 접합영역과 이격되도록 배치되는 제2 P+형 접합영역과, 그리고 제1 N+형 접합영역과 제2 P+형 접합영역을 직접 연결하는 연결라인을 포함한다.
일 예에 따른 정전기 방전 보호 소자는, P형 기판 위에서 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역과, N형 웰영역의 상부영역에 배치되며 패드와 결합되는 제1 P+형 접합영역과, N형 웰영역의 상부영역에서 제1 P+형 접합영역과 이격되도록 배치되는 제1 N+형 접합영역과, P형 웰영역의 상부영역에 배치되며 그라운드전압단자에 결합되는 제2 N+형 접합영역과, P형 웰영역의 상부영역에서 제2 N+형 접합영역과 이격되면서 접합면에서 N형 웰영역과 직접 접촉되는 제2 P+형 접합영역과, N형 웰영역의 상부영역에서 제2 P+형 접합영역 및 제2 N+형 접합영역과 이격되도록 배치되는 제3 P+형 접합영역과, 그리고 제1 N+형 접합영역과 제3 P+형 접합영역을 직접 연결하는 연결라인을 포함한다.
일 예에 따른 정전기 방전 보호 소자는, 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역과, N형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트와, 그리고 P형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제3 접합영역 세그먼트 및 제4 접합영역 세그먼트를 포함하고, 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트는 상기 접합면에서 상호 접촉되도록 배치된다.
일 예에 따른 정전기 방전 보호 소자는, 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역과, N형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제1 접합영역 세그먼트, 제2 접합영역 세그먼트, 및 제3 접합영역 세그먼트와, 그리고 P형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제4 접합영역 세그먼트 및 제5 접합영역 세그먼트를 포함하고, 제2 접합영역 세그먼트는 상기 접합면에서 P형 웰영역과 접촉되도록 배치된다.
일 예에 따른 정전기 방전 보호 소자는, 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역과, N형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트와, 그리고 P형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제3 접합영역 세그먼트, 제4 접합영역 세그먼트, 및 제5 접합영역 세그먼트를 포함하고, 제3 접합영역 세그먼트는 상기 접합면에서 N형 웰영역과 접촉되도록 배치된다.
여러 실시예들에 따르면, pn 다이오드의 문턱전압값에 의해 트리거 전압이 결정되므로 낮은 트리거 전압을 가질 수 있으며, pn 다이오드의 턴 온에 의해 실리콘제어정류소자(SCR)가 턴 온 되어 별도의 방전 경로를 제공함으로써 면적당 처리할 수 있는 정전기 방전 전류량을 증대시킬 수 있다는 이점이 제공된다.
도 1은 정전기 방전 보호 소자가 배치되는 칩의 입출력부를 나타내 보인 도면이다.
도 2는 일 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다.
도 3은 도 2의 정전기 방전 보호 소자의 등가회로도이다.
도 4는 도 2의 정전기 방전 보호 소자의 동작을 설명하기 위해 나타내 등가회로도이다.
도 5는 도 2의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다.
도 6은 도 5의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다.
도 7은 다른 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다.
도 8은 도 7의 정전기 방전 보호 소자의 등가회로도이다.
도 9는 도 7의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다.
도 10은 도 9의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다.
도 11은 또 다른 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다.
도 12는 도 11의 정전기 방전 보호 소자의 등가회로도이다.
도 13은 도 11의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다.
도 14는 도 13의 선 VI-VI'를 따라 절단하여 나타내 보인 단면도이다.
도 15는 또 다른 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다.
도 16은 도 15의 정전기 방전 보호 소자의 등가회로도이다.
도 17은 도 15의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다.
도 18은 도 17의 선 VIII-VIII'를 따라 절단하여 나타내 보인 단면도이다.
본 출원의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", 또는 "측면"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다.
도 1은 정전기 방전 보호 소자가 배치되는 칩의 입출력부를 나타내 보인 도면이다. 도 1을 참조하면, 칩의 입출력부(10)는, 공급전압인가단자(VDD)에 결합되는 제1 라인(11)과 그라운드전압인가단자(VSS)에 결합되는 제2 라인(12) 사이에 배치되는 내부 회로(13)를 포함할 수 있다. 내부 회로(130)와 입출력 패드(14) 사이에는 버퍼(15)가 배치된다. 입출력 패드(14)와 버퍼(15)를 연결하는 제3 라인(17)과, 그라운드전압인가단자(VSS)에 결합되는 제2 라인(12) 사이에는 정전기 방전 보호 소자(16)가 배치된다. 일반적으로 내부 회로(13) 및 버퍼(15) 내에는 많은 수의 모스트랜지스터들로 구성되는 회로들이 배치될 수 있다. 반도체 분야에서의 집적도가 높아지고, 고속의 스위칭 동작이 요구됨에 따라, 이와 같은 모스트랜지스터들의 게이트절연층 두께도 점점 얇아지고 있다. 따라서 모스트랜지스터들의 게이트절연층이 손상되는 전압의 크기가 점점 낮아지고 있으며, 이에 따라 일정 크기의 과도 전류만으로도 모스트랜지스터들의 게이트절연층이 손상될 수 있다. 따라서 정전기 방전 보호 소자(17)의 트리거 전압(trigger voltage)도 함께 낮아질 필요가 있다. 이하의 여러 실시예들에서는 낮은 트리거 전압에 의해 정전기 방전 보호 동작을 수행할 수 있는 정전기 방전 보호 소자를 제공한다.
도 2는 일 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다. 도 2를 참조하면, 정전기 방전 보호 소자(200)는, P형 기판(211)의 상부 영역에 배치되는 N형 웰영역(221) 및 P형 웰영역(222)을 포함한다. N형 웰영역(221)의 일 측면 및 P형 웰영역(222)의 일 측면은 상호 접촉된다. N형 웰영역(221) 상부영역에는 제1 P+형 접합영역(231) 및 제1 N+형 접합영역(232)이 상호 이격되도록 배치된다. 제1 P+형 접합영역(231)은 제1 신호라인(251)을 통해 패드(14)와 연결된다. 제1 N+형 접합영역(232)과 N형 웰영역(221)은 동일한 일 측면을 갖는다. P형 웰영역(222)의 상부영역에는 제2 P+형 접합영역(242) 및 제2 N+형 접합영역(241)이 상호 이격되도록 배치된다. 제2 N+형 접합영역(241)은 제2 신호라인(252)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제2 P+형 접합영역(242)과 P형 웰영역(222)은 동일한 일 측면을 갖는다. 제1 N+형 접합영역(232)의 일 측면은 제2 P+형 접합영역(242)의 일 측면에 직접 접촉된다. 제1 N+형 접합영역(232)과 제2 P+형 접합영역(242)은 연결라인(253)을 통해 상호 결합된다.
제1 P+형 접합영역(231)과, N형 웰영역(221) 및 제1 N+형 접합영역(232)과, 제2 P+형 접합영역(242) 및 P형 웰영역(222)과, 그리고 제2 N+형 접합영역(242)은, 제1 신호라인(251) 및 제2 신호라인(252) 사이에서 pnpn 접합구조의 실리콘제어정류(SCR; Silicon Controlled Rectifier) 소자를 구성한다. 제1 P+형 접합영역(231)과, N형 웰영역(221) 및 제1 N+형 접합영역(232)은 제1 pn 다이오드를 구성한다. 제2 P+형 접합영역(242) 및 P형 웰영역(222)과, 제2 N+형 접합영역(242)은 제2 pn 다이오드를 구성한다. 제1 pn 다이오드의 캐소드단자와 제2 pn 다이오드의 애노드단자는 연결라인(253)에 의해 직접 연결된다.
도 3은 도 2의 정전기 방전 보호 소자의 등가회로도이다. 도 3을 도 2와 함께 참조하면, 패드(14)와 연결되는 제1 신호라인(251)과 그라운드전압인가단자(VSS)에 연결되는 제2 신호라인(252) 사이에는 pnpn 실리콘제어정류소자(SCR)가 배치된다. pnpn 실리콘제어정류소자(SCR)는 pnp 바이폴라접합트랜지스터(BJT; Bipolar Junction Transistor)(Q1)와 npn 바이폴라접합트랜지스터(Q2)로 구성될 수 있다. pnp 바이폴라접합트랜지스터(Q1)의 에미터단자(E1)는 제1 신호라인(251)에 연결된다. pnp 바이폴라접합트랜지스터(Q1)의 베이스단자(B1)는 제1 노드(N1)를 통해 npn 바이폴라접합트랜지스터(Q2)의 컬렉터단자(C2)에 연결된다. pnp 바이폴라접합트랜지스터(Q1)의 컬렉터단자(C1)는 제2 노드(N2)를 통해 npn 바이폴라접합트랜지스터(Q2)의 베이스단자(B2)에 연결된다. 제1 노드(N1)와 제2 노드(N2) 사이에는 연결라인(253)의 저항성분(R1)이 배치된다. npn 바이폴라접합트랜지스터(Q2)의 컬렉터단자(C2)는 제1 노드(N1)를 통해 pnp 바이폴라접합트랜지스터(Q1)의 베이스단자(B1)에 연결된다. npn 바이폴라접합트랜지스터(Q2)의 베이스단자(B2)는 제2 노드(N2)를 통해 pnp 바이폴라접합트랜지스터(Q1)의 컬렉터단자(C1)에 연결된다. npn 바이폴라접합트랜지스터(Q2)의 에미터단자(E2)는 제2 신호라인(252)에 연결된다.
pnp 바이폴라접합트랜지스터(Q1)의 에미터단자(E1), 베이스단자(B1), 및 컬렉터단자(C1)는, 각각 도 2에 나타낸 제1 P+형 접합영역(231), N형 웰영역(221)/제1 N+형 접합영역(232), 및 제2 P+형 접합영역(242)/P형 웰영역(222)에 해당한다. npn 바이폴라접합트랜지스터(Q2)의 컬렉터단자(C2), 베이스단자(B2), 및 에미터단자(E2)는, 각각 도 2에 나타낸 N형 웰영역(221)/제1 N+형 접합영역(232)과, 제2 P+형 접합영역(242)/P형 웰영역(222), 및 제2 N+형 접합영역(242)에 해당한다.
제1 신호라인(251)과 제2 신호라인(252) 사이에는 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)가 직렬로 배치된다. 제1 pn 다이오드(D1)의 애노드단자(A1)는 제1 신호라인(251)에 연결된다. 제1 pn 다이오드(D2)의 캐소드단자(C1)는 저항성분(R2)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D2)의 애노드단자(A2)는 저항성분(R3)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D2)의 캐소드단자(C2)는 제2 신호라인(253)에 연결된다. 제1 pn 다이오드(D1)의 캐소드단자(C1)와 제2 pn 다이오드(D2)의 애노드단자(A2) 사이에 배치되는 저항성분들(R2, R3)은 연결라인(253)이 갖는 저항성분들이다. 제1 pn 다이오드(D1)의 애노드단자(A1) 및 캐소드단자(C1)는, 각각 도 2에 나타낸 제1 P+형 접합영역(231) 및 N형 웰영역(221)/제1 N+형 접합영역(232)에 해당한다. 제2 pn 다이오드(D2)의 애노드단자(A2) 및 캐소드단자(C2)는, 각각 도 2에 나타낸 제2 P+형 접합영역(242)/P형 웰영역(222) 및 제2 N+형 접합영역(242)에 해당한다.
도 4는 도 2의 정전기 방전 보호 소자의 동작을 설명하기 위해 나타내 보인 등가회로도이다. 도 4에서 도 3과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 4를 도 2와 함께 참조하면, 정전기 방전 이벤트(ESD event)가 패드(14)에서 발생됨에 따라, 패드(14)로부터의 제1 정전기 방전 전류(Iesd1)가 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)를 거쳐서 그라운드전압단자(VSS)로 방전된다. 즉 제1 정전기 방전 전류(Iesd1)는, 제1 P+형 접합영역(231) 및 N형 웰영역(221)/제1 N+형 접합영역(232)으로 구성되는 제1 pn 다이오드(D1)와, 연결라인(253)과, 그리고 제2 P+형 접합영역(242)/P형 웰영역(222) 및 제2 N+형 접합영역(242)으로 구성되는 제2 pn 다이오드(D2)를 통해 흐른다. 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)를 통한 제1 정전기 방전 전류(Iesd1)의 방전 동작은, 제1 신호라인(251) 및 제2 신호라인(252) 사이에 제1 pn 다이오드(D1)의 문턱전압과 제2 pn 다이오드(D2)의 문턱전압을 합한 트리거 전압이 인가됨으로써 수행될 수 있다. 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)가 각가 0.7V의 문턱전압값을 갖는 경우, 트리거 전압은 1.4V의 낮은 전압으로 설정된다.
제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)가 턴 온 되어 제1 정전기 방전 전류(Iesd1)가 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)를 통해 흐르면, N형 웰영역(221) 및 P형 웰영역(222)의 전압 포텐셜(voltage potential)이 상승되고, 이에 따라 제1 노드(N1) 및 제2 노드(N2)에서의 전압 포텐셜이 상승된다. 제2 노드(N2)에서의 전압 포텐셜이 상승함에 따라, npn 바이폴라접합트랜지스터(Q2)의 베이스단자(B2)로 일정 크기의 베이스전류(IB2)가 흐르기 시작하면서 npn 바이폴라접합트랜지스터(Q2)가 도통된다. npn 바이폴라접합트랜지스터(Q2)가 도통되면, pnp 바이폴라접합트랜지스터(Q1)의 베이스단자(B1)에 베이스전류(IC2)가 공급될 수 있는 회로가 구성된다. pnp 바이폴라접합트랜지스터(Q1)의 베이스단자(B1)에 베이스전류(IC2)가 공급됨에 따라 pnp 바이폴라접합트랜지스터(Q1)도 도통된다. pnp 바이폴라접합트랜지스터(Q1)의 베이스단자(B1)로 npn 바이폴라접합트랜지스터(Q2)의 컬렉터전류(IC2)가 공급되고, pnp 바이폴라접합트랜지스터(Q1)의 컬렉터전류(IC1)에 의해 npn 바이폴라접합트랜지스터(Q2)의 베이스전류(IB2)가 공급됨에 따라, npn 바이폴라접합트랜지스터(Q2)와 pnp 바이폴라접합트랜지스터(Q1)의 루프(loop) 내에서 정궤환(regeneration)이 일어나서 npn 바이폴라접합트랜지스터(Q2)와 pnp 바이폴라접합트랜지스터(Q1)는 도통 상태를 유지한다. npn 바이폴라접합트랜지스터(Q2)와 pnp 바이폴라접합트랜지스터(Q1)가 도통 상태를 유지함에 따라, 즉 pnpn 실리콘제어정류소자(SCR)가 턴 온 상태를 유지함에 따라 pnpn 실리콘제어정류소자(SCR)를 통해 패드(14)로부터의 제2 정전기 방전 전류(Iesd2)가 그라운드전압단자(VSS)로 방전된다.
이상과 같은 본 예에 따른 정전기 방전 보호 소자(200)는, 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)의 문턱전압의 합으로 설정되는 트리거 전압에 의해 제1 pn 다이오드(D1) 및 제2 pn 다이오드(D2)를 통한 정전기 방전 전류의 방전 동작을 수행한다. 이 방전 동작이 수행되면, pnpn 실리콘제어정류소자(SCR)가 턴 온 되어 pnpn 실리콘제어정류소자(SCR)를 통해서도 정저기 방전 전류의 방전 동작이 이루어진다.
도 5는 도 2의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다. 도 2의 단면 구조는 도 5의 선 I-I'을 따라 절단하여 나타나는 단면 구조와 일치한다. 도 5를 참조하면, 정전기 방전 보호 소자는, N형 웰영역(221)의 일 측면과 P형 웰영역(222)의 일 측면이 접촉되어 pn 접합이 구성되도록 N형 웰영역(221) 및 P형 웰영역(222)이 배치된다. N형 웰영역(221) 내에는 제1 접합영역 세그먼트(310) 및 제2 접합영역 세그먼트(320)가 배치된다. 제1 접합영역 세그먼트(310) 및 제2 접합영역 세그먼트(320)은, 제1 방향(도면에서 가로 방향)을 따라 일정 간격 이격되도록 배치된다. 제1 접합영역 세그먼트(310) 및 제2 접합영역 세그먼트(320) 각각은, 제1 방향과 수직한 제2 방향(도면에서 세로 방향)을 따라 길게 연장되는 스트라이프 형태를 갖는다. 제2 접합영역 세그먼트(320)의 양 측면들 중 일 측면, 즉 제1 접합영역 세그먼트(310)에 마주하는 측면의 반대 측면은 pn 접합을 구성하는 N형 웰영역(221)의 일 측면과 일치한다. P형 웰영역(222) 내에는 제3 접합영역 세그먼트(330) 및 제4 접합영역 세그먼트(340)가 배치된다. 제3 접합영역 세그먼트(330) 및 제4 접합영역 세그먼트(340)은, 제1 방향(도면에서 가로 방향)을 따라 일정 간격 이격되도록 배치된다. 제3 접합영역 세그먼트(330) 및 제4 접합영역 세그먼트(340) 각각은, 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는다. 제4 접합영역 세그먼트(340)의 양 측면들 중 일 측면, 즉 제3 접합영역 세그먼트(330)에 마주하는 측면의 반대 측면은 pn 접합을 구성하는 P형 웰영역(222)의 일 측면과 일치한다. 이에 따라 제4 접합영역 세그먼트(340)의 일 측면은 제2 접합영역 세그먼트(320)의 일 측면에 접촉한다.
제1 접합영역 세그먼트(310)는, 제2 방향을 따라 배치되는 복수개의 접합영역들(231, 261)을 갖는다. 복수개의 접합영역들(231, 261)은 복수개의 제1 P+형 접합영역(231)들 및 제3 N+형 접합영역(261)들을 포함한다. 제1 P+형 접합영역(231) 및 제3 N+형 접합영역(261)은, 제2 방향을 따라 서로 교대로 배치된다. 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(310)의 양 단부에 제1 P+형 접합영역(231)이 배치되는 경우, 제3 N+형 접합영역(261)은 제1 P+형 접합영역(231)들 사이에 배치된다. 복수개의 제1 P+형 접합영역(231)들 및 제3 N+형 접합영역(261)들은 모두 제1 신호라인(251)을 통해 패드(14)와 연결된다.
제2 접합영역 세그먼트(320)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(232, 262)을 갖는다. 복수개의 접합영역들(232, 262)은 복수개의 제1 N+형 접합영역(232)들 및 제3 P+형 접합영역(262)들을 포함한다. 제1 N+형 접합영역(232) 및 제3 P+형 접합영역(262)은, 제2 방향을 따라 서로 교대로 배치된다. 제2 접합영역 세그먼트(320)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(310)를 구성하는 접합영역들의 개수와 동일하다. 제2 접합영역 세그먼트(320) 내의 접합영역들(232, 262)의 배치 구조는, 제1 N+형 접합영역(232)이 제1 방향을 따라 제1 접합영역 세그먼트(310)의 제1 P+형 접합영역(231)에 대향하고, 제3 P+형 접합영역(262)이 제1 방향을 따라 제1 접합영역 세그먼트(310)의 제3 N+형 접합영역(261)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(310)의 양 단부에 제1 P+형 접합영역(231)이 배치되는 경우, 제2 접합영역 세그먼트(320)의 양 단부에는 제1 N+형 접합영역(232)이 배치되고, 제3 P+형 접합영역(262)은 제1 N+형 접합영역(232)들 사이에 배치된다. 복수개의 제1 N+형 접합영역(232)들 및 제3 P+형 접합영역(262)들은 모두 연결라인(253)에 연결된다.
제3 접합영역 세그먼트(330)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(241, 271)을 갖는다. 복수개의 접합영역들(241, 271)은 복수개의 제2 N+형 접합영역(241)들 및 제4 P+형 접합영역(271)들을 포함한다. 제2 N+형 접합영역(241) 및 제4 P+형 접합영역(271)은, 제2 방향을 따라 서로 교대로 배치된다. 제3 접합영역 세그먼트(330)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(310)(또는 제2 접합영역 세그먼트(320))를 구성하는 접합영역들의 개수와 동일하다. 제3 접합영역 세그먼트(330) 내의 접합영역들(241, 271)의 배치 구조는, 제1 접합영역 세그먼트(310) 내의 접합영역들(231, 261)의 배치 구조와 반대가 되도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(310)의 양 단부에 제1 P+형 접합영역(231)이 배치되는 경우, 제3 접합영역 세그먼트(330)의 양 단부에는 제2 N+형 접합영역(241)이 배치되고, 제4 P+형 접합영역(271)은 제2 N+형 접합영역(241)들 사이에 배치된다. 복수개의 제2 N+형 접합영역(241)들 및 제4 P+형 접합영역(271)들은 모두 제2 신호라인(252)을 통해 그라운드전압단자(VSS)와 연결된다.
제4 접합영역 세그먼트(340)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(242, 272)을 갖는다. 복수개의 접합영역들(242, 272)은 복수개의 제2 P+형 접합영역(242)들 및 제4 N+형 접합영역(272)들을 포함한다. 제2 P+형 접합영역(242) 및 제4 N+형 접합영역(272)은, 제2 방향을 따라 서로 교대로 배치된다. 제4 접합영역 세그먼트(340)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(310)(또는 제2 및 제3 접합영역 세그먼트(320, 330))를 구성하는 접합영역들의 개수와 동일하다. 제4 접합영역 세그먼트(340) 내의 접합영역들(242, 272)의 배치 구조는, 제2 P+형 접합영역(242)이 제1 방향을 따라 제3 접합영역 세그먼트(330)의 제2 N+형 접합영역(241)에 대향하고, 제4 N+형 접합영역(272)이 제1 방향을 따라 제3 접합영역 세그먼트(330)의 제4 P+형 접합영역(271)에 대향하도록 구성된다. 이와 같은 배치 구조에 따라, 제4 접합영역 세그먼트(340) 내의 접합영역들(242, 272)의 배치 구조는, 제2 접합영역 세그먼트(320) 내의 접합영역들(232, 262)의 배치 구조와 반대가 된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(310)의 양 단부에 제1 P+형 접합영역(231)이 배치되는 경우, 제4 접합영역 세그먼트(320)의 양 단부에는 제2 P+형 접합영역(242)이 배치되고, 제4 N+형 접합영역(272)은 제2 P+형 접합영역(242)들 사이에 배치된다. 복수개의 제2 P+형 접합영역(242)들 및 제4 N+형 접합영역(272)들은 모두 연결라인(253)에 연결된다. 제4 접합영역 세그먼트(340) 내의 접합영역들(242, 272)은, 제2 접합영역 세그먼트(320) 내의 접합영역들(232, 262)과 접합되면서, 또한 연결라인(253)을 통해 직접 결합된다.
도면에서 선 I-I'를 따라 절단하여 나타낸 도 2와 그 등가회로를 나타내는 도 3 및 도 4를 참조하여 설명한 바와 같이, 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 높은 전압 레벨인 상태로 발생되는 경우, 제1 P+형 접합영역(231) 및 N형 웰영역(221)/제1 N+형 접합영역(232)에 의해 구성되는 제1 pn 다이오드와, 제2 P+형 접합영역(242)/P형 웰영역(222) 및 제2 N+형 접합영역(241)에 의해 구성되는 제2 pn 다이오드에 의한 제1 방전경로를 통해 정전기 방전 전류가 방전된다. 또한 제1 P+형 접합영역(231), N형 웰영역(221)/제1 N+형 접합영역(232), 제2 P+형 접합영역(242)/P형 웰영역(222), 및 제2 N+형 접합영역(241)으로 구성되는 pnpn 실리콘제어정류소자(SCR)에 의한 제2 방전경로를 통해서도 정전기 방전 전류가 방전된다. pnpn 실리콘제어정류소자(SCR)는 제1 pn 다이오드 및 제2 pn 다이오드를 통한 정전기 방전 전류의 방전에 의해 턴 온되므로, 정전기 방전 보호 소자의 트리거 전압은 제1 pn 다이오드 및 제2 pn 다이오드의 문턱전압값들의 합으로 설정된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우에는 다른 메커니즘을 통해 정전기 방전 보호 동작이 이루어지는데, 이에 대해서는 도 6을 참조하여 설명하기로 한다.
도 6은 도 5의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다. 도 6에서 도 2 및 도 5와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 6을 참조하면, N형 웰영역(221) 상부영역에는 제3 N+형 접합영역(261) 및 제3 P+형 접합영역(262)이 상호 이격되도록 배치된다. 제3 N+형 접합영역(261)은 제1 신호라인(251)을 통해 패드(14)와 연결된다. P형 웰영역(222)의 상부영역에는 제4 P+형 접합영역(271) 및 제4 N+형 접합영역(272)이 상호 이격되도록 배치된다. 제4 P+형 접합영역(271)은 제2 신호라인(252)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제4 N+형 접합영역(272)의 일 측면은 제3 P+형 접합영역(262)의 일 측면에 직접 접촉된다. 즉 N+형 접합영역(272) 및 제3 P+형 접합영역(262)은 pn 접합면을 구성한다. 이 접합면은, N형 웰영역(221) 및 P형 웰영역(222)의 접합면과 실질적으로 동일하게 구성된다. 제4 N+형 접합영역(272)과 제3 P+형 접합영역(262)은 연결라인(253)을 통해 상호 결합된다.
패드(14)와 그라운드전압단자(VSS) 사이에는 제3 pn 다이오드(D3) 성분이 배치된다. 제3 pn 다이오드(D3)는, P형 웰영역(222)/제4 P+형 접합영역(271) 및 N형 웰영역(221)/제3 N+형 접합영역(261)에 의해 구성된다. 제3 pn 다이오드(D3)의 애노드단자(A3)는, P형 웰영역(222) 및 제4 P+형 접합영역(271)에 대응된다. 제3 pn 다이오드(D3)의 캐소드단자(C3)는, N형 웰영역(221)/제3 N+형 접합영역(261)에 대응된다. 정전기 방전 이벤트가, 패드(140)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우, 패드(14)로부터의 정전기 방전 전류는, 제3 pn 다이오드(D3)를 통해 그라운드전압단자(VSS)로 방전될 수 있다.
도 7은 다른 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다. 도 7을 참조하면, 정전기 방전 보호 소자(400)는, P형 기판(411)의 상부 영역에 배치되는 N형 웰영역(421) 및 P형 웰영역(422)을 포함한다. N형 웰영역(421)의 일 측면 및 P형 웰영역(422)의 일 측면은 상호 접촉되고, 그 접합면에서 pn 접합이 구성된다. N형 웰영역(421) 상부영역에는 제1 P+형 접합영역(431), 제1 N+형 접합영역(432), 및 제2 N+형 접합영역(433)이 상호 이격되도록 배치된다. 일 예에서 제1 P+형 접합영역(431)은, 제1 N+형 접합영역(432) 및 제2 N+형 접합영역(433) 사이에 배치될 수 있다. 제1 P+형 접합영역(431)은 제1 신호라인(451)을 통해 패드(14)와 연결된다. 제1 N+형 접합영역(432)의 일 측면은 N형 웰영역(421)과 P형 웰영역(422)의 접합면에 일치한다. 따라서 제1 N+형 접합영역(432)은, N형 웰영역(421)과 P형 웰영역(422)의 접합면에서 P형 웰영역(422)에 직접 접촉된다. P형 웰영역(422)의 상부영역에는 제3 N+형 접합영역(441) 및 제2 P+형 접합영역(442)이 상호 이격되도록 배치된다. 제3 N+형 접합영역(441)은 제2 신호라인(452)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제2 N+형 접합영역(433)과 제2 P+형 접합영역(442)은 연결라인(453)을 통해 직접 연결된다.
제1 P+형 접합영역(431)과, N형 웰영역(421) 및 제1 N+형 접합영역(432)과, P형 웰영역(422) 및 제2 P+형 접합영역(442)과, 그리고 제3 N+형 접합영역(441)은, 제1 신호라인(451) 및 제2 신호라인(452) 사이, 즉 패드(14)와 그라운드전압단자(VSS) 사이에서 pnpn 접합구조의 실리콘제어정류(SCR) 소자를 구성한다. 한편 제1 P+형 접합영역(431)과, N형 웰영역(421) 및 제2 N+형 접합영역(433)은 제1 pn 다이오드를 구성한다. 제2 P+형 접합영역(442) 및 P형 웰영역(422)과, 제3 N+형 접합영역(441)은 제2 pn 다이오드를 구성한다. 제1 pn 다이오드의 캐소드단자, 즉 제2 N+형 접합영역(433)과 제2 pn 다이오드의 애노드단자, 즉 제2 P+형 접합영역(442)은 연결라인(453)에 의해 직접 연결된다.
도 8은 도 7의 정전기 방전 보호 소자의 등가회로도이다. 도 8을 도 7과 함께 참조하면, 패드(14)와 연결되는 제1 신호라인(451)과 그라운드전압인가단자(VSS)에 연결되는 제2 신호라인(452) 사이에는 pnpn 실리콘제어정류소자(SCR)가 배치된다. pnpn 실리콘제어정류소자(SCR)는 npn 바이폴라접합트랜지스터(Q3)와 pnp 바이폴라접합트랜지스터(Q4)로 구성될 수 있다. npn 바이폴라접합트랜지스터(Q3)의 컬렉터단자(C3)는 제1 노드(N1)를 통해 pnp 바이폴라접합트랜지스터(Q4)의 베이스단자(B4)에 연결된다. npn 바이폴라접합트랜지스터(Q3)의 베이스단자(B3)는 제2 노드(N2)를 통해 pnp 바이폴라접합트랜지스터(Q4)의 컬렉터단자(C4)에 연결된다. npn 바이폴라접합트랜지스터(Q3)의 에미터단자(E3)는 제2 신호라인(452)을 통해 그라운드전압단자(VSS)에 연결된다. pnp 바이폴라접합트랜지스터(Q4)의 에미터단자(E4)는 제1 신호라인(451)을 통해 패드(14)에 연결된다. pnp 바이폴라접합트랜지스터(Q4)의 베이스단자(B4)는 제1 노드(N1)를 통해 npn 바이폴라접합트랜지스터(Q3)의 컬렉터단자(C3)에 연결된다. pnp 바이폴라접합트랜지스터(Q4)의 컬렉터단자(C4)는 제2 노드(N2)를 통해 npn 바이폴라접합트랜지스터(Q3)의 베이스단자(B3)에 연결된다. 제1 노드(N1)와 제2 노드(N2) 사이에는 연결라인(453)에 의하 저항성분(R5)이 배치된다.
pnp 바이폴라접합트랜지스터(Q4)의 에미터단자(E4), 베이스단자(B4), 및 컬렉터단자(C4)는, 각각 도 7에 나타낸 제1 P+형 접합영역(431), N형 웰영역(421)/제1 N+형 접합영역(432), 및 P형 웰영역(422) 및 제2 P+형 접합영역(442)에 해당한다. npn 바이폴라접합트랜지스터(Q3)의 컬렉터단자(C3), 베이스단자(B3), 및 에미터단자(E3)는, 각각 도 7에 나타낸 N형 웰영역(421)/제1 N+형 접합영역(432)과, P형 웰영역(422)/제2 P+형 접합영역(442), 및 제3 N+형 접합영역(441)에 해당한다.
제1 신호라인(451)과 제2 신호라인(452) 사이에는 제1 pn 다이오드(D4) 및 제2 pn 다이오드(D5)가 직렬로 배치된다. 제1 pn 다이오드(D4)의 애노드단자는 제1 신호라인(451)에 연결된다. 제1 pn 다이오드(D4)의 캐소드단자는 저항성분(R6)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D5)의 애노드단자는 저항성분(R7)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D5)의 캐소드단자는 제2 신호라인(452)에 연결된다. 제1 pn 다이오드(D4)의 캐소드단자와 제2 pn 다이오드(D5)의 애노드단자 사이에 배치되는 저항성분들(R6, R7)은 연결라인(453)이 갖는 저항성분들이다. 제1 pn 다이오드(D4)의 애노드단자 및 캐소드단자는, 각각 도 7에 나타낸 제1 P+형 접합영역(431) 및 N형 웰영역(421)/제2 N+형 접합영역(433)에 해당한다. 제2 pn 다이오드(D5)의 애노드단자 및 캐소드단자는, 각각 도 7에 나타낸 제2 P+형 접합영역(442)/P형 웰영역(422) 및 제3 N+형 접합영역(441)에 해당한다.
본 예에 따른 정전기 방전 보호 소자(400)의 동작은, 도 4를 참조하여 설명한 바와 동일하다. 즉 정전기 방전 이벤트(ESD event)가 패드(14)에서 발생됨에 따라, 제1 pn 다이오드(D4) 및 제2 pn 다이오드(D5)를 통하는 제1 방전경로를 통해 그라운드전압단자(VSS)로 정전기 방전 전류가 방전된다. 즉 패드(14)로부터 제1 신호라인(451)을 통해 흐르는 정전기 방전 전류는, 제1 P+형 접합영역(431) 및 N형 웰영역(421)/제2 N+형 접합영역(433)으로 구성되는 제1 pn 다이오드(D5)와, 연결라인(453)과, 그리고 제2 P+형 접합영역(442)/P형 웰영역(422) 및 제3 N+형 접합영역(441)으로 구성되는 제2 pn 다이오드(D52)를 통해 그라운드전압단자(VSS)로 흐른다. 이와 같은 제1 방전 경로를 통한 방전 동작은, 제1 신호라인(451) 및 제2 신호라인(452) 사이에 제1 pn 다이오드(D4)의 문턱전압과 제2 pn 다이오드(D5)의 문턱전압을 합한 트리거 전압이 인가됨으로써 수행될 수 있다. 제1 pn 다이오드(D4) 및 제2 pn 다이오드(D5)가 턴 온 됨에 따라, N형 웰영역(421) 및 P형 웰영역(422)의 전압 포텐셜이 상승되고, 이에 따라 제1 노드(N1) 및 제2 노드(N2)에서의 전압 포텐셜이 상승된다. 제2 노드(N2)에서의 전압 포텐셜이 상승함에 따라, npn 바이폴라접합트랜지스터(Q3) 및 pnp 바이폴라접합트랜지스터(Q4)의 등가회로로 구성되는 pnpn 실리콘제어정류소자(SCR)이 동작한다. pnpn 실리콘제어정류소자(SCR)이 동작하면, pnpn 실리콘제어정류소자(SCR)을 통한 제2 방전 경로를 통해 정전기 방전 전류가 그라운드전압단자(VSS)로 방전된다.
도 9는 도 7의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다. 도 7의 단면 구조는 도 9의 선 III-III'을 따라 절단하여 나타나는 단면 구조와 일치한다. 도 9를 참조하면, 정전기 방전 보호 소자는, N형 웰영역(421)의 일 측면과 P형 웰영역(422)의 일 측면이 접촉되어 pn 접합의 접합면을 갖는 N형 웰영역(421) 및 P형 웰영역(422)이 배치된다. N형 웰영역(421) 내에는 제1 접합영역 세그먼트(510), 제2 접합영역 세그먼트(520), 및 제3 접합영역 세그먼트(530)가 배치된다. 제1 접합영역 세그먼트(510), 제2 접합영역 세그먼트(520), 및 제3 접합영역 세그먼트(530)은, 제1 방향(도면에서 가로 방향)을 따라 일정 간격 이격되도록 배치된다. 제1 접합영역 세그먼트(510)은, 제1 방향을 따라 제2 접합영역 세그먼트(520)과 제3 접합영역 세그먼트(530) 사이에 배치된다. 제1 접합영역 세그먼트(510), 제2 접합영역 세그먼트(520), 및 제3 접합영역 세그먼트(530) 각각은, 제1 방향과 수직한 제2 방향(도면에서 세로 방향)을 따라 길게 연장되는 스트라이프 형태를 갖는다. 제2 접합영역 세그먼트(520)의 양 측면들 중 일 측면, 즉 제1 접합영역 세그먼트(510)에 마주하는 측면의 반대 측면은 N형 웰영역(421)과 P형 웰영역(422)의 접합면에 일치한다. 이에 따라 N형 웰영역(421)과 P형 웰영역(422)의 접합면에서 제2 접합영역 세그먼트(520)는 P형 웰영역(422)에 직접 접촉된다.
P형 웰영역(422) 내에는 제4 접합영역 세그먼트(540) 및 제5 접합영역 세그먼트(550)가 배치된다. 제4 접합영역 세그먼트(540) 및 제5 접합영역 세그먼트(550)은, 제1 방향을 따라 일정 간격 이격되도록 배치된다. 제4 접합영역 세그먼트(540)는, 제1 방향을 따라 N형 웰영역(421) 및 P형 웰영역(422)의 접합면과 제5 접합영역 세그먼트(550) 사이에 배치된다. 제4 접합영역 세그먼트(540)는 N형 웰영역(421)과 P형 웰영역(422)의 접합면으로부터 일정 간격 이격되도록 배치된다. 제4 접합영역 세그먼트(540) 및 제5 접합영역 세그먼트(550) 각각은, 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는다.
제1 접합영역 세그먼트(510)는, 제2 방향을 따라 배치되는 복수개의 접합영역들(431, 461)을 갖는다. 복수개의 접합영역들(431, 461)은 복수개의 제1 P+형 접합영역(431)들 및 제4 N+형 접합영역(461)들을 포함한다. 제1 P+형 접합영역(431) 및 제4 N+형 접합영역(461)은, 제2 방향을 따라 서로 교대로 배치된다. 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(510)의 양 단부에 제1 P+형 접합영역(431)이 배치되는 경우, 제4 N+형 접합영역(461)은 제1 P+형 접합영역(431)들 사이에 배치된다. 복수개의 제1 P+형 접합영역(431)들 및 제4 N+형 접합영역(461)들은 모두 제1 신호라인(451)을 통해 패드(14)와 연결된다.
제2 접합영역 세그먼트(520)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(432, 462)을 갖는다. 복수개의 접합영역들(432, 462)은 복수개의 제1 N+형 접합영역(432)들 및 제3 P+형 접합영역(462)들을 포함한다. 제1 N+형 접합영역(432) 및 제3 P+형 접합영역(462)은, 제2 방향을 따라 서로 교대로 배치된다. 제2 접합영역 세그먼트(520)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(510)를 구성하는 접합영역들의 개수와 동일하다. 제2 접합영역 세그먼트(520) 내의 접합영역들(432, 462)의 배치 구조는, 제1 접합영역 세그먼트(510) 내의 접합영역들(431, 461)의 배치 구조와는 반대가 되도록 구성된다. 즉 제1 N+형 접합영역(432)이 제1 방향을 따라 제1 접합영역 세그먼트(510)의 제1 P+형 접합영역(431)에 대향하고, 제3 P+형 접합영역(462)이 제1 방향을 따라 제1 접합영역 세그먼트(510)의 제4 N+형 접합영역(461)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(510)의 양 단부에 제1 P+형 접합영역(431)이 배치되는 경우, 제2 접합영역 세그먼트(520)의 양 단부에는 제1 N+형 접합영역(432)이 배치되고, 제3 P+형 접합영역(462)은 제1 N+형 접합영역(432)들 사이에 배치된다. 복수개의 제1 N+형 접합영역(432)들 및 제3 P+형 접합영역(462)들은 모두 플로팅 상태로 배치된다.
제3 접합영역 세그먼트(530)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(433, 463)을 갖는다. 복수개의 접합영역들(433, 463)은 복수개의 제2 N+형 접합영역(433)들 및 제4 P+형 접합영역(463)들을 포함한다. 제2 N+형 접합영역(433) 및 제4 P+형 접합영역(463)은, 제2 방향을 따라 서로 교대로 배치된다. 제3 접합영역 세그먼트(530)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(510) 및 제2 접합영역 세그먼트(520) 각각을 구성하는 접합영역들의 개수와 동일하다. 제3 접합영역 세그먼트(530) 내의 접합영역들(433, 463)의 배치 구조는, 제2 접합영역 세그먼트(520) 내의 접합영역들(432, 462)의 배치 구조와 동일하고, 제1 접합영역 세그먼트(510) 내의 접합영역들(431, 461)의 배치 구조와는 반대가 되도록 구성된다. 즉, 제2 N+형 접합영역(433)이 제1 방향을 따라 제1 접합영역 세그먼트(510)의 제1 P+형 접합영역(431)에 대향하도록 배치되고, 제4 P+형 접합영역(463)이 제1 방향을 따라 제1 접합영역 세그먼트(510)의 제4 N+형 접합영역(461)에 대향하도록 배치된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(510)의 양 단부에 제1 P+형 접합영역(431)이 배치되는 경우, 제3 접합영역 세그먼트(530)의 양 단부에는 제2 N+형 접합영역(433)이 배치되고, 제4 P+형 접합영역(463)은 제2 N+형 접합영역(433)들 사이에 배치된다. 제3 접합영역 세그먼트(530) 내의 접합영역들(433, 463)은 연결라인(453)에 공통으로 연결된다.
제4 접합영역 세그먼트(540)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(441, 471)을 갖는다. 복수개의 접합영역들(441, 471)은 복수개의 제3 N+형 접합영역(441)들 및 제5 P+형 접합영역(471)들을 포함한다. 제3 N+형 접합영역(441)들 및 제5 P+형 접합영역(471)은, 제2 방향을 따라 서로 교대로 배치된다. 제4 접합영역 세그먼트(540)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(510), 제2 접합영역 세그먼트(520), 및 제3 접합영역 세그먼트(530) 각각을 구성하는 접합영역들의 개수와 동일하다. 제4 접합영역 세그먼트(540) 내의 접합영역들(443, 473)의 배치 구조는, 제1 접합영역 세그먼트(510) 내의 접합영역들(431, 461)의 배치 구조와는 반대가 되도록 구성된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(510)의 양 단부에 제1 P+형 접합영역(431)이 배치되는 경우, 제4 접합영역 세그먼트(540)의 양 단부에는 제3 N+형 접합영역(441)이 배치되고, 제5 P+형 접합영역(471)은 제3 N+형 접합영역(441)들 사이에 배치된다. 복수개의 제3 N+형 접합영역(441)들 및 제5 P+형 접합영역(471)들은 모두 제2 신호라인(452)을 통해 그라운드전압단자(VSS)에 결합된다.
제5 접합영역 세그먼트(550)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(442, 472)을 갖는다. 복수개의 접합영역들(442, 472)은 복수개의 제2 P+형 접합영역(442)들 및 제5 N+형 접합영역(472)들을 포함한다. 제2 P+형 접합영역(442) 및 제5 N+형 접합영역(472)은, 제2 방향을 따라 서로 교대로 배치된다. 제5 접합영역 세그먼트(550)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(510) 내지 제4 접합영역 세그먼트(540) 각각을 구성하는 접합영역들의 개수와 동일하다. 제5 접합영역 세그먼트(550) 내의 접합영역들(442, 472)의 배치 구조는, 제1 접합영역 세그먼트(510) 내의 접합영역들(431, 461)과는 동일하면서, 제4 접합영역 세그먼트(540) 내의 접합영역들(441, 471)의 배치 구조와는 반대가 되도록 구성된다. 즉 제4 P+형 접합영역(442)이 제1 방향을 따라 제4 접합영역 세그먼트(540)의 제3 N+형 접합영역(441)에 대향하고, 제5 N+형 접합영역(472)이 제1 방향을 따라 제4 접합영역 세그먼트(540)의 제5 P+형 접합영역(471)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(510)의 양 단부에 제1 P+형 접합영역(431)이 배치되는 경우, 제5 접합영역 세그먼트(550)의 양 단부에는 제2 P+형 접합영역(442)이 배치되고, 제5 N+형 접합영역(472)은 제2 P+형 접합영역(442)들 사이에 배치된다. 제5 접합영역 세그먼트(550) 내의 접합영역들(442, 472)은 연결라인(453)에 연결되며, 따라서 제3 접합영역 세그먼트(530) 내의 접합영역들(433, 463)과 결합된다.
도면에서 선 III-III'를 따라 절단한 단면 구조를 나타낸 도 7 및 그 등가회로를 나타내는 도 8을 참조하여 설명한 바와 같이, 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 높은 전압 레벨인 상태로 발생되는 경우, 제1 P+형 접합영역(431) 및 N형 웰영역(421)/제2 N+형 접합영역(433)에 의해 구성되는 제1 pn 다이오드와, 연결라인(453)과, 그리고 제2 P+형 접합영역(442)/P형 웰영역(422) 및 제3 N+형 접합영역(441)에 의해 구성되는 제2 pn 다이오드에 의한 제1 방전경로를 통해 정전기 방전 전류가 방전된다. 또한 제1 P+형 접합영역(431), N형 웰영역(421)/제1 N+형 접합영역(432), P형 웰영역(422), 및 제3 N+형 접합영역(441)으로 구성되는 pnpn 실리콘제어정류소자(SCR)에 의한 제2 방전경로를 통해서도 정전기 방전 전류가 방전된다. pnpn 실리콘제어정류소자(SCR)는 제1 pn 다이오드 및 제2 pn 다이오드를 통한 정전기 방전 전류의 방전에 의해 턴 온되므로, 정전기 방전 보호 소자의 트리거 전압은 제1 pn 다이오드 및 제2 pn 다이오드의 문턱전압값들의 합으로 설정된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우에는 다른 메커니즘을 통해 정전기 방전 보호 동작이 이루어지는데, 이에 대해서는 도 10을 참조하여 설명하기로 한다.
도 10은 도 9의 선 IV-IV'를 따라 절단하여 나타내 보인 단면도이다. 도 10에서 도 7 및 도 9와 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 10을 참조하면, N형 웰영역(421) 상부영역에는 제4 N+형 접합영역(461), 제3 P+형 접합영역(462), 및 제4 P+형 접합영역(463)이 상호 이격되도록 배치된다. 제4 N+형 접합영역(461)은 제1 신호라인(451)을 통해 패드(14)와 연결된다. 제3 P+형 접합영역(462)의 일 측면은, N형 웰영역(421) 및 P형 웰영역(422)의 접합면에서 P형 웰영역(422)에 직접 접촉된다. 제4 N+형 접합영역(461)은 연결라인(453)에 연결된다. P형 웰영역(422)의 상부영역에는 제5 P+형 접합영역(471) 및 제5 N+형 접합영역(472)이 상호 이격되도록 배치된다. 제5 P+형 접합영역(471)은 제2 신호라인(452)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제5 N+형 접합영역(472)은 연결라인(453)에 연결되며, 이에 따라 제4 P+형 접합영역(463)과 결합된다.
패드(14)와 그라운드전압단자(VSS) 사이에는 제3 pn 다이오드(D6) 성분, 제4 pn 다이오드(D7) 성분, 및 제5 pn 다이오드(D8)이 배치된다. 제3 pn 다이오드(D6)는, P형 웰영역(422)/제5 P+형 접합영역(471) 및 N형 웰영역(421)/제4 N+형 접합영역(461)에 의해 구성된다. 제3 pn 다이오드(D6)의 애노드단자는, P형 웰영역(422) 및 제5 P+형 접합영역(471)에 대응된다. 제3 pn 다이오드(D6)의 캐소드단자는, N형 웰영역(421)/제4 N+형 접합영역(461)에 대응된다. 제4 pn 다이오드(D7)는, 제4 P+형 접합영역(463) 및 N형 웰영역(421)에 의해 구성된다. 제5 pn 다이오드(D8)는, P형 웰영역(422) 및 제5 N+형 접합영역(472)에 의해 구성된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우, 패드(14)로부터의 정전기 방전 전류는, 제3 pn 다이오드(D6)를 통해 그라운드전압단자(VSS)로 방전될 수 있으며, 또한 제4 pn 다이오드(D7), 연결라인(453), 및 제5 pn 다이오드(D8)를 통해서도 그라운드전압단자(VSS)로 방전될 수 있다.
도 11은 또 다른 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다. 도 11을 참조하면, 정전기 방전 보호 소자(600)는, P형 기판(611)의 상부 영역에 배치되는 N형 웰영역(621) 및 P형 웰영역(622)을 포함한다. N형 웰영역(621)의 일 측면 및 P형 웰영역(622)의 일 측면은 상호 접촉되고, 그 접합면에서 pn 접합이 구성된다. N형 웰영역(621) 상부영역에는 제1 P+형 접합영역(631) 및 제1 N+형 접합영역(632)이 상호 이격되도록 배치된다. 제1 P+형 접합영역(631)은 제1 신호라인(651)을 통해 패드(14)와 연결된다. P형 웰영역(622)의 상부영역에는 제2 N+형 접합영역(641), 제2 P+형 접합영역(642), 및 제3 P+형 접합영역(643)이 상호 이격되도록 배치된다. 일 예에서 제2 N+형 접합영역(641)은, 제2 P+형 접합영역(642) 및 제3 P+형 접합영역(643) 사이에 배치될 수 있다. 제2 N+형 접합영역(641)은 제2 신호라인(652)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제2 P+형 접합영역(642)의 일 측면은 N형 웰영역(621)과 P형 웰영역(622)의 접합면에 일치한다. 따라서 제2 P+형 접합영역(642)은, N형 웰영역(621)과 P형 웰영역(622)의 접합면에서 N형 웰영역(621)에 직접 접촉된다. 제1 N+형 접합영역(632)과 제3 P+형 접합영역(643)은 연결라인(653)을 통해 직접 연결된다.
제1 P+형 접합영역(631)과, N형 웰영역(621)과, 제2 P+형 접합영역(642) 및 P형 웰영역(622)과, 그리고 제2 N+형 접합영역(641)은, 제1 신호라인(651) 및 제2 신호라인(652) 사이, 즉 패드(14)와 그라운드전압단자(VSS) 사이에서 pnpn 접합구조의 실리콘제어정류(SCR) 소자를 구성한다. 한편 제1 P+형 접합영역(631)과, N형 웰영역(621) 및 제1 N+형 접합영역(632)은 제1 pn 다이오드를 구성한다. 제3 P+형 접합영역(643) 및 P형 웰영역(622)과, 제2 N+형 접합영역(641)은 제2 pn 다이오드를 구성한다. 제1 pn 다이오드의 캐소드단자, 즉 제1 N+형 접합영역(632)과 제2 pn 다이오드의 애노드단자, 즉 제3 P+형 접합영역(643)은 연결라인(653)에 의해 직접 연결된다.
도 12는 도 11의 정전기 방전 보호 소자의 등가회로도이다. 도 12를 도 11과 함께 참조하면, 패드(14)와 연결되는 제1 신호라인(651)과 그라운드전압인가단자(VSS)에 연결되는 제2 신호라인(652) 사이에는 pnpn 실리콘제어정류소자(SCR)가 배치된다. pnpn 실리콘제어정류소자(SCR)는 npn 바이폴라접합트랜지스터(Q5)와 pnp 바이폴라접합트랜지스터(Q6)로 구성될 수 있다. npn 바이폴라접합트랜지스터(Q5)의 컬렉터단자(C5)는 제1 노드(N1)를 통해 pnp 바이폴라접합트랜지스터(Q6)의 베이스단자(B6)에 연결된다. npn 바이폴라접합트랜지스터(Q5)의 베이스단자(B5)는 제2 노드(N2)를 통해 pnp 바이폴라접합트랜지스터(Q6)의 컬렉터단자(C6)에 연결된다. npn 바이폴라접합트랜지스터(Q5)의 에미터단자(E5)는 제2 신호라인(652)을 통해 그라운드전압단자(VSS)에 연결된다. pnp 바이폴라접합트랜지스터(Q6)의 에미터단자(E6)는 제1 신호라인(651)을 통해 패드(14)에 연결된다. pnp 바이폴라접합트랜지스터(Q6)의 베이스단자(B6)는 제1 노드(N1)를 통해 npn 바이폴라접합트랜지스터(Q5)의 컬렉터단자(C5)에 연결된다. pnp 바이폴라접합트랜지스터(Q6)의 컬렉터단자(C6)는 제2 노드(N2)를 통해 npn 바이폴라접합트랜지스터(Q5)의 베이스단자(B5)에 연결된다. 제1 노드(N1)와 제2 노드(N2) 사이에는 연결라인(653)에 의하 저항성분(R8)이 배치된다. pnp 바이폴라접합트랜지스터(Q6)의 에미터단자(E6), 베이스단자(B6), 및 컬렉터단자(C6)는, 각각 도 11에 나타낸 제1 P+형 접합영역(631), N형 웰영역(621), 및 제2 P+형 접합영역(632)/P형 웰영역(622)에 해당한다. npn 바이폴라접합트랜지스터(Q5)의 컬렉터단자(C5), 베이스단자(B5), 및 에미터단자(E5)는, 각각 도 11에 나타낸 N형 웰영역(621), 제2 P+형 접합영역(642)/P형 웰영역(622), 및 제2 N+형 접합영역(641)에 해당한다.
제1 신호라인(651)과 제2 신호라인(652) 사이에는 제1 pn 다이오드(D9) 및 제2 pn 다이오드(D10)가 직렬로 배치된다. 제1 pn 다이오드(D9)의 애노드단자는 제1 신호라인(651)에 연결된다. 제1 pn 다이오드(D9)의 캐소드단자는 저항성분(R7)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D10)의 애노드단자는 저항성분(R10)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D10)의 캐소드단자는 제2 신호라인(652)에 연결된다. 제1 pn 다이오드(D9)의 캐소드단자와 제2 pn 다이오드(D10)의 애노드단자 사이에 배치되는 저항성분들(R9, R10)은 연결라인(653)이 갖는 저항성분들이다. 제1 pn 다이오드(D9)의 애노드단자 및 캐소드단자는, 각각 도 11에 나타낸 제1 P+형 접합영역(631) 및 N형 웰영역(621)/제1 N+형 접합영역(632)에 해당한다. 제2 pn 다이오드(D10)의 애노드단자 및 캐소드단자는, 각각 도 11에 나타낸 제3 P+형 접합영역(643)/P형 웰영역(622) 및 제2 N+형 접합영역(641)에 해당한다.
본 예에 따른 정전기 방전 보호 소자(600)의 동작은, 도 4를 참조하여 설명한 바와 동일하다. 즉 정전기 방전 이벤트(ESD event)가 패드(14)에서 발생됨에 따라, 제1 pn 다이오드(D9) 및 제2 pn 다이오드(D10)에 의한 제1 방전경로를 통해 그라운드전압단자(VSS)로 정전기 방전 전류가 방전된다. 즉 패드(14)로부터 제1 신호라인(651)을 통해 흐르는 정전기 방전 전류는, 제1 P+형 접합영역(631) 및 N형 웰영역(621)/제1 N+형 접합영역(632)으로 구성되는 제1 pn 다이오드(D9)와, 연결라인(653)과, 그리고 제3 P+형 접합영역(643)/P형 웰영역(622) 및 제2 N+형 접합영역(641)으로 구성되는 제2 pn 다이오드(D10)를 통해 그라운드전압단자(VSS)로 흐른다. 이와 같은 제1 방전 경로를 통한 방전 동작은, 제1 신호라인(651) 및 제2 신호라인(652) 사이에 제1 pn 다이오드(D9)의 문턱전압과 제2 pn 다이오드(D10)의 문턱전압을 합한 트리거 전압이 인가됨으로써 수행될 수 있다. 제1 pn 다이오드(D9) 및 제2 pn 다이오드(D10)가 턴 온 됨에 따라, N형 웰영역(621) 및 P형 웰영역(622)의 전압 포텐셜이 상승되고, 이에 따라 제1 노드(N1) 및 제2 노드(N2)에서의 전압 포텐셜이 상승된다. 제2 노드(N2)에서의 전압 포텐셜이 상승함에 따라, npn 바이폴라접합트랜지스터(Q5) 및 pnp 바이폴라접합트랜지스터(Q6)의 등가회로로 구성되는 pnpn 실리콘제어정류소자(SCR)이 동작한다. pnpn 실리콘제어정류소자(SCR)이 동작하면, pnpn 실리콘제어정류소자(SCR)을 통한 제2 방전 경로를 통해 정전기 방전 전류가 그라운드전압단자(VSS)로 방전된다.
도 13은 도 11의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다. 도 11의 단면 구조는 도 13의 선 V-V'을 따라 절단하여 나타나는 단면 구조와 일치한다. 도 13을 참조하면, 정전기 방전 보호 소자는, 각각의 일 측면이 접촉되어 pn 접합의 접합면을 갖는 N형 웰영역(621) 및 P형 웰영역(622)이 배치된다. N형 웰영역(621) 내에는 제1 접합영역 세그먼트(710) 및 제2 접합영역 세그먼트(720)가 배치된다. 제1 접합영역 세그먼트(710) 및 제2 접합영역 세그먼트(720)은, 제1 방향을 따라 일정 간격 이격되도록 배치된다. 제1 접합영역 세그먼트(710)는, 제1 방향을 따라 N형 웰영역(621) 및 P형 웰영역(622)의 접합면과 제2 접합영역 세그먼트(720) 사이에 배치된다. 제1 접합영역 세그먼트(710)는 N형 웰영역(621)과 P형 웰영역(622)의 접합면으로부터 일정 간격 이격되도록 배치된다. 제1 접합영역 세그먼트(710) 및 제2 접합영역 세그먼트(720) 각각은, 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는다.
P형 웰영역(622) 내에는 제3 접합영역 세그먼트(730), 제4 접합영역 세그먼트(740), 및 제5 접합영역 세그먼트(750)가 배치된다. 제3 접합영역 세그먼트(730), 제4 접합영역 세그먼트(740), 및 제5 접합영역 세그먼트(750)은, 제1 방향을 따라 일정 간격 이격되도록 배치된다. 제3 접합영역 세그먼트(730)은, 제1 방향을 따라 제4 접합영역 세그먼트(740)과 제5 접합영역 세그먼트(750) 사이에 배치된다. 제3 접합영역 세그먼트(730), 제4 접합영역 세그먼트(740), 및 제5 접합영역 세그먼트(750) 각각은, 제1 방향과 수직한 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는다. 제4 접합영역 세그먼트(740)의 양 측면들 중 일 측면, 즉 제3 접합영역 세그먼트(730)에 마주하는 측면의 반대 측면은 N형 웰영역(621)과 P형 웰영역(622)의 접합면에 일치한다. 이에 따라 N형 웰영역(621)과 P형 웰영역(622)의 접합면에서 제4 접합영역 세그먼트(740)는 N형 웰영역(621)에 직접 접촉된다.
제1 접합영역 세그먼트(710)는, 제2 방향을 따라 배치되는 복수개의 접합영역들(631, 661)을 갖는다. 복수개의 접합영역들(631, 661)은 복수개의 제1 P+형 접합영역(631)들 및 제3 N+형 접합영역(661)들을 포함한다. 제1 P+형 접합영역(631) 및 제3 N+형 접합영역(661)은, 제2 방향을 따라 서로 교대로 배치된다. 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(710)의 양 단부들 각각에 제1 P+형 접합영역(631)이 배치되는 경우, 제3 N+형 접합영역(661)은 제1 P+형 접합영역(631)들 사이에 배치된다. 복수개의 제1 P+형 접합영역(631)들 및 제3 N+형 접합영역(661)들은 모두 제1 신호라인(651)을 통해 패드(14)와 연결된다.
제2 접합영역 세그먼트(720)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(632, 662)을 갖는다. 복수개의 접합영역들(632, 662)은 복수개의 제1 N+형 접합영역(632)들 및 제4 P+형 접합영역(662)들을 포함한다. 제1 N+형 접합영역(632) 및 제4 P+형 접합영역(662)은, 제2 방향을 따라 서로 교대로 배치된다. 제2 접합영역 세그먼트(720)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(710)을 구성하는 접합영역들의 개수와 동일하다. 제2 접합영역 세그먼트(520) 내의 접합영역들(632, 662)의 배치 구조는, 제1 접합영역 세그먼트(710) 내의 접합영역들(631, 661)의 배치 구조와는 반대가 되도록 구성된다. 즉, 제1 N+형 접합영역(632)이 제1 방향을 따라 제1 접합영역 세그먼트(710)의 제1 P+형 접합영역(641)에 대향하도록 배치되고, 제4 P+형 접합영역(662)이 제1 방향을 따라 제1 접합영역 세그먼트(710)의 제3 N+형 접합영역(661)에 대향하도록 배치된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(710)의 양 단부들 각각에 제1 P+형 접합영역(631)이 배치되는 경우, 제2 접합영역 세그먼트(720)의 양 단부들 각각에는 제1 N+형 접합영역(632)이 배치되고, 제4 P+형 접합영역(662)은 제1 N+형 접합영역(632)들 사이에 배치된다. 제2 접합영역 세그먼트(720) 내의 접합영역들(632, 662)은 연결라인(653)에 공통으로 연결된다.
제3 접합영역 세그먼트(730)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(641, 671)을 갖는다. 복수개의 접합영역들(641, 671)은 복수개의 제2 N+형 접합영역(641)들 및 제5 P+형 접합영역(671)들을 포함한다. 제2 N+형 접합영역(641) 및 제5 P+형 접합영역(671)은, 제2 방향을 따라 서로 교대로 배치된다. 제3 접합영역 세그먼트(730)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(710) 및 제2 접합영역 세그먼트(720) 각각을 구성하는 접합영역들의 개수와 동일하다. 제3 접합영역 세그먼트(730) 내의 접합영역들(641, 671)의 배치 구조는, 제2 접합영역 세그먼트(720) 내의 접합영역들(632, 662)의 배치 구조와 동일하면서, 제1 접합영역 세그먼트(710) 내의 접합영역들(631, 661)의 배치구조와는 반대가 되도록 구성된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(710)의 양 단부들 각각에 제1 P+형 접합영역(631)이 배치되는 경우, 제3 접합영역 세그먼트(730)의 양 단부들 각각에는 제2 N+형 접합영역(641)이 배치되고, 제5 P+형 접합영역(671)은 제2 N+형 접합영역(641)들 사이에 배치된다. 복수개의 제2 N+형 접합영역(641)들 및 제5 P+형 접합영역(671)들은 모두 제2 신호라인(652)을 통해 그라운드전압단자(VSS)에 결합된다.
제4 접합영역 세그먼트(740)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(642, 672)을 갖는다. 복수개의 접합영역들(642, 672)은 복수개의 제2 P+형 접합영역(642)들 및 제4 N+형 접합영역(672)들을 포함한다. 제2 P+형 접합영역(642) 및 제4 N+형 접합영역(672)은, 제2 방향을 따라 서로 교대로 배치된다. 제4 접합영역 세그먼트(740)를 구성하는 접합영역들의 개수는, 제1 내지 제3 접합영역 세그먼트들(710-730) 각각을 구성하는 접합영역들의 개수와 동일하다. 제4 접합영역 세그먼트(740) 내의 접합영역들(642, 672)의 배치 구조는, 제1 접합영역 세그먼트(710) 내의 접합영역들(631, 661)의 배치 구조와 동일하면서, 제3 접합영역 세그먼트(730) 내의 접합영역들(641, 671)의 배치 구조와는 반대가 되도록 구성된다. 즉 제2 P+형 접합영역(642)이 제1 방향을 따라 제3 접합영역 세그먼트(730)의 제2 N+형 접합영역(641)에 대향하고, 제4 N+형 접합영역(672)이 제1 방향을 따라 제3 접합영역 세그먼트(730)의 제5 P+형 접합영역(671)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(710)의 양 단부에 제1 P+형 접합영역(431)이 배치되는 경우, 제4 접합영역 세그먼트(740)의 양 단부에도 제2 P+형 접합영역(642)이 배치되고, 제4 N+형 접합영역(672)은 제2 P+형 접합영역(642)들 사이에 배치된다. 복수개의 제2 P+형 접합영역(642)들 및 제4 N+형 접합영역(672)들은 모두 플로팅 상태로 배치된다.
제5 접합영역 세그먼트(750)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(643, 673)을 갖는다. 복수개의 접합영역들(643, 673)은 복수개의 제3 P+형 접합영역(643)들 및 제5 N+형 접합영역(673)들을 포함한다. 제3 P+형 접합영역(643) 및 제5 N+형 접합영역(673)은, 제2 방향을 따라 서로 교대로 배치된다. 제5 접합영역 세그먼트(750)를 구성하는 접합영역들의 개수는, 제1 내지 제4 접합영역 세그먼트들(710-740) 각각을 구성하는 접합영역들의 개수와 동일하다. 제5 접합영역 세그먼트(750) 내의 접합영역들(643, 673)의 배치 구조는, 제1 접합영역 세그먼트(710) 내의 접합영역들(631, 661)과는 동일하면서, 제3 접합영역 세그먼트(730) 내의 접합영역들(641, 671)의 배치 구조와는 반대가 되도록 구성된다. 즉 제3 P+형 접합영역(643)이 제1 방향을 따라 제3 접합영역 세그먼트(730)의 제2 N+형 접합영역(641)에 대향하고, 제5 N+형 접합영역(673)이 제1 방향을 따라 제3 접합영역 세그먼트(730)의 제5 P+형 접합영역(671)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(710)의 양 단부들 각각에 제1 P+형 접합영역(631)이 배치되는 경우, 제5 접합영역 세그먼트(750)의 양 단부들 각각에는 제3 P+형 접합영역(643)이 배치되고, 제5 N+형 접합영역(673)은 제3 P+형 접합영역(643)들 사이에 배치된다. 제5 접합영역 세그먼트(750) 내의 접합영역들(643, 673)은 연결라인(653)에 연결되며, 따라서 제2 접합영역 세그먼트(720) 내의 접합영역들(632, 662)과 결합된다.
도면에서 선 V-V'를 따라 절단한 단면 구조를 나타낸 도 11 및 그 등가회로를 나타내는 도 12를 참조하여 설명한 바와 같이, 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 높은 전압 레벨인 상태로 발생되는 경우, 제1 P+형 접합영역(631) 및 N형 웰영역(621)/제1 N+형 접합영역(632)에 의해 구성되는 제1 pn 다이오드와, 연결라인(653)과, 그리고 제3 P+형 접합영역(643)/P형 웰영역(622) 및 제2 N+형 접합영역(641)에 의해 구성되는 제2 pn 다이오드에 의한 제1 방전경로를 통해 정전기 방전 전류가 방전된다. 또한 제1 P+형 접합영역(631), N형 웰영역(621), 제2 P+형 접합영역(642)/P형 웰영역(622), 및 제2 N+형 접합영역(641)으로 구성되는 pnpn 실리콘제어정류소자(SCR)에 의한 제2 방전경로를 통해서도 정전기 방전 전류가 방전된다. pnpn 실리콘제어정류소자(SCR)는 제1 pn 다이오드 및 제2 pn 다이오드를 통한 정전기 방전 전류의 방전에 의해 턴 온되므로, 정전기 방전 보호 소자의 트리거 전압은 제1 pn 다이오드 및 제2 pn 다이오드의 문턱전압값들의 합으로 설정된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우에는 다른 메커니즘을 통해 정전기 방전 보호 동작이 이루어지는데, 이에 대해서는 도 14를 참조하여 설명하기로 한다.
도 14는 도 13의 선 VI-VI'를 따라 절단하여 나타내 보인 단면도이다. 도 14에서 도 11 및 도 13과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 14를 참조하면, N형 웰영역(621) 상부영역에는 제3 N+형 접합영역(661) 및, 제4 P+형 접합영역(662)이 상호 이격되도록 배치된다. 제3 N+형 접합영역(661)은 제1 신호라인(651)을 통해 패드(14)와 연결된다. 제4 P+형 접합영역(662)은 연결라인(653)에 연결된다. P형 웰영역(622)의 상부영역에는 제5 P+형 접합영역(671), 제4 N형 접합영역(672), 및 제5 N+형 접합영역(673)이 상호 이격되도록 배치된다. 제5 P+형 접합영역(671)은 제4 N형 접합영역(672) 및 제5 N+형 접합영역(673) 사이에 배치된다. 제5 P+형 접합영역(671)은 제2 신호라인(652)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제4 N+형 접합영역(672)의 일 측면은, N형 웰영역(621) 및 P형 웰영역(622)의 접합면에서 N형 웰영역(621)에 직접 접촉된다. 제5 N+형 접합영역(673)은 연결라인(653)에 연결되며, 이에 따라 제4 P+형 접합영역(662)과 결합된다.
패드(14)와 그라운드전압단자(VSS) 사이에는 제3 pn 다이오드(D11) 성분, 제4 pn 다이오드(D12) 성분, 및 제5 pn 다이오드(D13)이 배치된다. 제3 pn 다이오드(D11)는, P형 웰영역(622)/제5 P+형 접합영역(671) 및 N형 웰영역(621)/제3 N+형 접합영역(661)에 의해 구성된다. 제3 pn 다이오드(D11)의 애노드단자는, P형 웰영역(622) 및 제5 P+형 접합영역(671)에 대응된다. 제3 pn 다이오드(D11)의 캐소드단자는, N형 웰영역(621)/제3 N+형 접합영역(661)에 대응된다. 제4 pn 다이오드(D12)는, 제4 P+형 접합영역(662) 및 N형 웰영역(621)/제3 N+형 접합영역(661)에 의해 구성된다. 제5 pn 다이오드(D13)는, 제5 P+형 접합영역(671)/P형 웰영역(622) 및 제5 N+형 접합영역(673)에 의해 구성된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우, 패드(14)로부터의 정전기 방전 전류는, 제3 pn 다이오드(D11를 통해 그라운드전압단자(VSS)로 방전될 수 있으며, 또한 제4 pn 다이오드(D12), 연결라인(653), 및 제5 pn 다이오드(D13)를 통해서도 그라운드전압단자(VSS)로 방전될 수 있다.
도 15는 또 다른 예에 따른 정전기 방전 보호 소자를 나타내 보인 단면도이다. 도 15를 참조하면, 정전기 방전 보호 소자(800)는, P형 기판(811)의 상부 영역에 배치되는 N형 웰영역(821) 및 P형 웰영역(822)을 포함한다. N형 웰영역(821) 상부영역에는 제1 P+형 접합영역(831), 제1 N+형 접합영역(832), 및 제2 N+형 접합영역(833)이 상호 이격되도록 배치된다. 일 예에서 제1 P+형 접합영역(831)은, 제1 N+형 접합영역(832) 및 제2 N+형 접합영역(833) 사이에 배치될 수 있다. 제1 P+형 접합영역(831)은 제1 신호라인(851)을 통해 패드(14)와 연결된다. 제1 N+형 접합영역(832)의 일 측면은 N형 웰영역(821)과 P형 웰영역(822)의 접합면에 일치한다. P형 웰영역(822)의 상부영역에는 제3 N+형 접합영역(841), 제2 P+형 접합영역(842), 및 제3 P+형 접합영역(843)이 상호 이격되도록 배치된다. 일 예에서 제3 N+형 접합영역(841)은, 제2 P+형 접합영역(842) 및 제3 P+형 접합영역(843) 사이에 배치될 수 있다. 제3 N+형 접합영역(841)은 제2 신호라인(852)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제2 P+형 접합영역(842)의 일 측면은 N형 웰영역(821)과 P형 웰영역(822)의 접합면에 일치한다. 따라서 제2 P+형 접합영역(842)은, N형 웰영역(821)과 P형 웰영역(822)의 접합면에서 제1 N+형 접합영역(832)에 직접 접촉된다. 제2 N+형 접합영역(833)과 제3 P+형 접합영역(843)은 연결라인(853)을 통해 직접 연결된다.
제1 P+형 접합영역(831)과, N형 웰영역(621) 및 제1 N+형 접합영역(832)과, 제2 P+형 접합영역(842) 및 P형 웰영역(822)과, 그리고 제3 N+형 접합영역(841)은, 제1 신호라인(851) 및 제2 신호라인(852) 사이, 즉 패드(14)와 그라운드전압단자(VSS) 사이에서 pnpn 접합구조의 실리콘제어정류(SCR) 소자를 구성한다. 한편 제1 P+형 접합영역(831)과, N형 웰영역(821) 및 제1 N+형 접합영역(832)은 제1 pn 다이오드를 구성한다. 제2 P+형 접합영역(842) 및 P형 웰영역(822)과, 제3 N+형 접합영역(841)은 제2 pn 다이오드를 구성한다. 제1 pn 다이오드의 캐소드단자, 즉 제1 N+형 접합영역(832)과 제2 pn 다이오드의 애노드단자, 즉 제2 P+형 접합영역(842)은 제1 연결라인(853)에 의해 직접 연결된다. 제1 P+형 접합영역(831)과, N형 웰영역(821) 및 제2 N+형 접합영역(833)은 제3 pn 다이오드를 구성한다. 제3 P+형 접합영역(843) 및 P형 웰영역(822)과, 제3 N+형 접합영역(841)은 제4 pn 다이오드를 구성한다. 제3 pn 다이오드의 캐소드단자, 즉 제2 N+형 접합영역(833)과 제4 pn 다이오드의 애노드단자, 즉 제3 P+형 접합영역(843)은 제2 연결라인(854)에 의해 직접 연결된다.
도 16은 도 15의 정전기 방전 보호 소자의 등가회로도이다. 도 16을 도 15와 함께 참조하면, 패드(14)와 연결되는 제1 신호라인(851)과 그라운드전압인가단자(VSS)에 연결되는 제2 신호라인(852) 사이에는 pnpn 실리콘제어정류소자(SCR)가 배치된다. pnpn 실리콘제어정류소자(SCR)는 npn 바이폴라접합트랜지스터(Q7)와 pnp 바이폴라접합트랜지스터(Q8)로 구성될 수 있다. npn 바이폴라접합트랜지스터(Q7)의 컬렉터단자(C7)는 제1 노드(N1)를 통해 pnp 바이폴라접합트랜지스터(Q8)의 베이스단자(B8)에 연결된다. npn 바이폴라접합트랜지스터(Q7)의 베이스단자(B7)는 제2 노드(N2)를 통해 pnp 바이폴라접합트랜지스터(Q8)의 컬렉터단자(C8)에 연결된다. npn 바이폴라접합트랜지스터(Q7)의 에미터단자(E7)는 제2 신호라인(852)을 통해 그라운드전압단자(VSS)에 연결된다. pnp 바이폴라접합트랜지스터(Q8)의 에미터단자(E8)는 제1 신호라인(851)을 통해 패드(14)에 연결된다. pnp 바이폴라접합트랜지스터(Q8)의 베이스단자(B8)는 제1 노드(N1)를 통해 npn 바이폴라접합트랜지스터(Q7)의 컬렉터단자(C7)에 연결된다. pnp 바이폴라접합트랜지스터(Q8)의 컬렉터단자(C8)는 제2 노드(N2)를 통해 npn 바이폴라접합트랜지스터(Q7)의 베이스단자(B7)에 연결된다. 제1 노드(N1)와 제2 노드(N2) 사이에는 제1 연결라인(853)에 의하 저항성분(R11)이 배치된다. pnp 바이폴라접합트랜지스터(Q8)의 에미터단자(E8), 베이스단자(B8), 및 컬렉터단자(C8)는, 각각 도 15에 나타낸 제1 P+형 접합영역(831), N형 웰영역(821)/제1 N+형 접합영역(832), 및 제2 P+형 접합영역(842)/P형 웰영역(822)에 해당한다. npn 바이폴라접합트랜지스터(Q7)의 컬렉터단자(C7), 베이스단자(B7), 및 에미터단자(E7)는, 각각 도 15에 나타낸 N형 웰영역(821)/제1 N+형 접합영역(832), 제2 P+형 접합영역(842)/P형 웰영역(822), 및 제3 N+형 접합영역(841)에 해당한다.
제1 신호라인(851)과 제2 신호라인(852) 사이에는 제1 pn 다이오드(D14) 및 제2 pn 다이오드(D15)가 직렬로 배치된다. 제1 pn 다이오드(D14)의 애노드단자는 제1 신호라인(851)에 연결된다. 제1 pn 다이오드(D14)의 캐소드단자는 저항성분(R12)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D15)의 애노드단자는 저항성분(R13)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D15)의 캐소드단자는 제2 신호라인(852)에 연결된다. 제1 pn 다이오드(D14)의 캐소드단자와 제2 pn 다이오드(D15)의 애노드단자 사이에 배치되는 저항성분들(R12, R13)은 제1 연결라인(853)이 갖는 저항성분들이다. 제1 pn 다이오드(D14)의 애노드단자 및 캐소드단자는, 각각 도 15에 나타낸 제1 P+형 접합영역(831) 및 N형 웰영역(621)/제1 N+형 접합영역(832)에 해당한다. 제2 pn 다이오드(D15)의 애노드단자 및 캐소드단자는, 각각 도 15에 나타낸 제2 P+형 접합영역(842)/P형 웰영역(822) 및 제3 N+형 접합영역(841)에 해당한다.
제1 신호라인(851)과 제2 신호라인(852) 사이에는 제3 pn 다이오드(D16) 및 제4 pn 다이오드(D17)가 직렬로 배치된다. 제1 pn 다이오드(D16)의 애노드단자는 제1 신호라인(851)에 연결된다. 제1 pn 다이오드(D16)의 캐소드단자는 저항성분(R14)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D17)의 애노드단자는 저항성분(R15)을 통해 제1 노드(N1)에 연결된다. 제2 pn 다이오드(D17)의 캐소드단자는 제2 신호라인(852)에 연결된다. 제1 pn 다이오드(D16)의 캐소드단자와 제2 pn 다이오드(D17)의 애노드단자 사이에 배치되는 저항성분들(R14, R15)은 제2 연결라인(854)이 갖는 저항성분들이다. 제1 pn 다이오드(D16)의 애노드단자 및 캐소드단자는, 각각 도 15에 나타낸 제1 P+형 접합영역(831) 및 N형 웰영역(621)/제2 N+형 접합영역(833)에 해당한다. 제2 pn 다이오드(D17)의 애노드단자 및 캐소드단자는, 각각 도 15에 나타낸 제3 P+형 접합영역(843)/P형 웰영역(822) 및 제3 N+형 접합영역(841)에 해당한다.
본 예에 따른 정전기 방전 보호 소자(600)의 동작은, 도 4를 참조하여 설명한 바와 동일하다. 즉 정전기 방전 이벤트(ESD event)가 패드(14)에서 발생됨에 따라, 제1 pn 다이오드(D14) 및 제2 pn 다이오드(D15)에 의한 제1 방전경로를 통해 그라운드전압단자(VSS)로 정전기 방전 전류가 방전된다. 또는 제3 pn 다이오드(D16) 및 제2 pn 다이오드(D17)에 의한 제2 방전경로를 통해 그라운드전압단자(VSS)로 정전기 방전 전류가 방전될 수 있다. 제1 pn 다이오드(D14) 및 제2 pn 다이오드(D15)에 의한 제1 방전경로를 통한 정전기 방전 전류의 방전과, 제3 pn 다이오드(D16) 및 제2 pn 다이오드(D17)에 의한 제2 방전경로를 통한 정전기 방전 전류의 방전은 동시에 발생될 수도 있다. 즉 패드(14)로부터 제1 신호라인(851)을 통해 흐르는 정전기 방전 전류는, 제1 P+형 접합영역(831) 및 N형 웰영역(821)/제1 N+형 접합영역(832)으로 구성되는 제1 pn 다이오드(D14)와, 제1 연결라인(853)과, 그리고 제2 P+형 접합영역(842)/P형 웰영역(822) 및 제3 N+형 접합영역(841)으로 구성되는 제2 pn 다이오드(D15)에 의한 제1 방전 경로를 통해 그라운드전압단자(VSS)로 흐른다. 이와 동시에, 혹은 이와 별개로 패드(14)로부터 제1 신호라인(851)을 통해 흐르는 정전기 방전 전류는, 제1 P+형 접합영역(831) 및 N형 웰영역(821)/제2 N+형 접합영역(833)으로 구성되는 제3 pn 다이오드(D14)와, 제2 연결라인(854)과, 그리고 제3 P+형 접합영역(843)/P형 웰영역(822) 및 제3 N+형 접합영역(841)으로 구성되는 제2 pn 다이오드(D15)에 의한 제2 방전 경로를 통해 그라운드전압단자(VSS)로 흐를 수도 있다.
이와 같은 제1 방전 경로를 통한 방전 동작은, 제1 신호라인(851) 및 제2 신호라인(852) 사이에 제1 pn 다이오드(D14)의 문턱전압과 제2 pn 다이오드(D15)의 문턱전압을 합한 트리거 전압이 인가됨으로써 수행될 수 있다. 또한 제2 방전 경로를 통한 방전 동작은, 제1 신호라인(851) 및 제2 신호라인(852) 사이에 제3 pn 다이오드(D16)의 문턱전압과 제4 pn 다이오드(D17)의 문턱전압을 합한 트리거 전압이 인가됨으로써 수행될 수 있다. 제1 내지 제4 pn 다이오드들(D14-D17) 각각이 동일한 문턱전압을 갖는 경우, 그리고 제1 연결라인(853)에 의한 저항 성분들(R12, R13)의 저항값과 제2 연결라인(854)에 의한 저항 성분들(R14, R15)의 저항값이 동일할 경우, 제1 방전 경로를 통한 방전 동작과 제2 방전 경로를 통한 방전 동작은 실질적으로 동시에 발생될 수 있다.
제1 pn 다이오드(D14) 및 제2 pn 다이오드(D15)가 턴 온 되거나, 제3 pn 다이오드(D16) 및 제4 pn 다이오드(D17)가 턴 온 됨에 따라, N형 웰영역(821) 및 P형 웰영역(822)의 전압 포텐셜이 상승되고, 이에 따라 제1 노드(N1) 및 제2 노드(N2)에서의 전압 포텐셜이 상승된다. 제2 노드(N2)에서의 전압 포텐셜이 상승함에 따라, npn 바이폴라접합트랜지스터(Q7) 및 pnp 바이폴라접합트랜지스터(Q8)의 등가회로로 구성되는 pnpn 실리콘제어정류소자(SCR)이 동작한다. pnpn 실리콘제어정류소자(SCR)이 동작하면, pnpn 실리콘제어정류소자(SCR)을 통한 제3 방전 경로를 통해 정전기 방전 전류가 그라운드전압단자(VSS)로 방전된다.
도 17은 도 15의 정전기 방전 보호 소자의 레이아웃 구조의 일 예를 나타내 보인 도면이다. 도 15의 단면 구조는 도 17의 선 VII-VII'을 따라 절단하여 나타나는 단면 구조와 일치한다. 도 17을 참조하면, 정전기 방전 보호 소자는, 각각의 일 측면이 접촉되어 pn 접합의 접합면을 갖는 N형 웰영역(821) 및 P형 웰영역(822)이 배치된다. N형 웰영역(821) 내에는 제1 접합영역 세그먼트(910), 제2 접합영역 세그먼트(920), 및 제3 접합영역 세그먼트(930)가 배치된다. 제1 접합영역 세그먼트(910), 제2 접합영역 세그먼트(920), 및 제3 접합영역 세그먼트(930)은, 제1 방향을 따라 일정 간격 이격되도록 배치된다. 제1 접합영역 세그먼트(910)은, 제1 방향을 따라 제2 접합영역 세그먼트(920)과 제3 접합영역 세그먼트(930) 사이에 배치된다. 제1 접합영역 세그먼트(910), 제2 접합영역 세그먼트(920), 및 제3 접합영역 세그먼트(930) 각각은, 제1 방향과 수직한 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는다. 제2 접합영역 세그먼트(920)의 양 측면들 중 일 측면, 즉 제1 접합영역 세그먼트(910)에 마주하는 측면의 반대 측면은 N형 웰영역(821)과 P형 웰영역(822)의 접합면에 일치한다.
P형 웰영역(822) 내에는 제4 접합영역 세그먼트(940), 제5 접합영역 세그먼트(950), 및 제6 접합영역 세그먼트(960)가 배치된다. 제4 접합영역 세그먼트(940), 제5 접합영역 세그먼트(950), 및 제6 접합영역 세그먼트(960)은, 제1 방향을 따라 일정 간격 이격되도록 배치된다. 제4 접합영역 세그먼트(940)은, 제1 방향을 따라 제5 접합영역 세그먼트(950)과 제6 접합영역 세그먼트(960) 사이에 배치된다. 제4 접합영역 세그먼트(940), 제5 접합영역 세그먼트(950), 및 제6 접합영역 세그먼트(960) 각각은, 제1 방향과 수직한 제2 방향을 따라 길게 연장되는 스트라이프 형태를 갖는다. 제5 접합영역 세그먼트(950)의 양 측면들 중 일 측면, 즉 제4 접합영역 세그먼트(940)에 마주하는 측면의 반대 측면은 N형 웰영역(821)과 P형 웰영역(822)의 접합면에 일치한다. 이에 따라 N형 웰영역(821)과 P형 웰영역(822)의 접합면에서 제5 접합영역 세그먼트(9740)는 제2 접합영역 세그먼트(920)에 직접 접촉된다.
제1 접합영역 세그먼트(910)는, 제2 방향을 따라 배치되는 복수개의 접합영역들(831, 861)을 갖는다. 복수개의 접합영역들(831, 861)은 복수개의 제1 P+형 접합영역(831)들 및 제4 N+형 접합영역(861)들을 포함한다. 제1 P+형 접합영역(831) 및 제4 N+형 접합영역(861)은, 제2 방향을 따라 서로 교대로 배치된다. 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(910)의 양 단부들 각각에 제1 P+형 접합영역(831)이 배치되는 경우, 제4 N+형 접합영역(861)은 제1 P+형 접합영역(831)들 사이에 배치된다. 복수개의 제1 P+형 접합영역(831)들 및 제4 N+형 접합영역(861)들은 모두 제1 신호라인(851)을 통해 패드(14)와 연결된다.
제2 접합영역 세그먼트(920)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(832, 862)을 갖는다. 복수개의 접합영역들(832, 862)은 복수개의 제1 N+형 접합영역(832)들 및 제4 P+형 접합영역(862)들을 포함한다. 제1 N+형 접합영역(832) 및 제4 P+형 접합영역(862)은, 제2 방향을 따라 서로 교대로 배치된다. 제2 접합영역 세그먼트(920)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(910)를 구성하는 접합영역들의 개수와 동일하다. 제2 접합영역 세그먼트(920) 내의 접합영역들(832, 862)의 배치 구조는, 제1 접합영역 세그먼트(910) 내의 접합영역들(831, 861)의 배치 구조와는 반대가 되도록 구성된다. 즉 제1 N+형 접합영역(832)이 제1 방향을 따라 제1 접합영역 세그먼트(910)의 제1 P+형 접합영역(831)에 대향하고, 제4 P+형 접합영역(862)이 제1 방향을 따라 제1 접합영역 세그먼트(910)의 제4 N+형 접합영역(861)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(910)의 양 단부에 제1 P+형 접합영역(831)이 배치되는 경우, 제2 접합영역 세그먼트(920)의 양 단부에는 제1 N+형 접합영역(832)이 배치되고, 제4 P+형 접합영역(862)은 제1 N+형 접합영역(832)들 사이에 배치된다. 복수개의 제1 N+형 접합영역(832)들 및 제4 P+형 접합영역(862)들은 제1 연결라인(853)에 공통으로 연결된다.
제3 접합영역 세그먼트(930)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(833, 863)을 갖는다. 복수개의 접합영역들(833, 863)은 복수개의 제2 N+형 접합영역(833)들 및 제5 P+형 접합영역(863)들을 포함한다. 제2 N+형 접합영역(833) 및 제5 P+형 접합영역(863)은, 제2 방향을 따라 서로 교대로 배치된다. 제3 접합영역 세그먼트(930)를 구성하는 접합영역들의 개수는, 제1 접합영역 세그먼트(910) 및 제2 접합영역 세그먼트(920) 각각을 구성하는 접합영역들의 개수와 동일하다. 제3 접합영역 세그먼트(930) 내의 접합영역들(833, 863)의 배치 구조는, 제2 접합영역 세그먼트(920) 내의 접합영역들(832, 862)의 배치 구조와 동일하고, 제1 접합영역 세그먼트(910) 내의 접합영역들(831, 861)의 배치 구조와는 반대가 되도록 구성된다. 즉, 제2 N+형 접합영역(833)이 제1 방향을 따라 제1 접합영역 세그먼트(910)의 제1 P+형 접합영역(831)에 대향하도록 배치되고, 제5 P+형 접합영역(863)이 제1 방향을 따라 제1 접합영역 세그먼트(910)의 제4 N+형 접합영역(861)에 대향하도록 배치된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(910)의 양 단부들 각각에 제1 P+형 접합영역(831)이 배치되는 경우, 제3 접합영역 세그먼트(930)의 양 단부들 각각에는 제2 N+형 접합영역(833)이 배치되고, 제5 P+형 접합영역(863)은 제2 N+형 접합영역(833)들 사이에 배치된다. 제3 접합영역 세그먼트(930) 내의 접합영역들(833, 863)은 제2 연결라인(453)에 공통으로 연결된다.
제4 접합영역 세그먼트(940)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(841, 871)을 갖는다. 복수개의 접합영역들(841, 871)은 복수개의 제3 N+형 접합영역(841)들 및 제6 P+형 접합영역(871)들을 포함한다. 제3 N+형 접합영역(841)들 및 제6 P+형 접합영역(871)은, 제2 방향을 따라 서로 교대로 배치된다. 제4 접합영역 세그먼트(940)를 구성하는 접합영역들의 개수는, 제1 내지 제3 접합영역 세그먼트들(910-930) 각각을 구성하는 접합영역들의 개수와 동일하다. 제4 접합영역 세그먼트(940) 내의 접합영역들(843, 873)의 배치 구조는, 제1 접합영역 세그먼트(910) 내의 접합영역들(831, 861)의 배치 구조와는 반대가 되도록 구성된다. 따라서 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(910)의 양 단부에 제1 P+형 접합영역(831)이 배치되는 경우, 제4 접합영역 세그먼트(940)의 양 단부에는 제3 N+형 접합영역(841)이 배치되고, 제6 P+형 접합영역(871)은 제3 N+형 접합영역(841)들 사이에 배치된다. 복수개의 제3 N+형 접합영역(841)들 및 제6 P+형 접합영역(871)들은 모두 제2 신호라인(852)을 통해 그라운드전압단자(VSS)에 결합된다.
제5 접합영역 세그먼트(950)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(842, 872)을 갖는다. 복수개의 접합영역들(842, 872)은 복수개의 제2 P+형 접합영역(842)들 및 제5 N+형 접합영역(872)들을 포함한다. 제2 P+형 접합영역(842) 및 제5 N+형 접합영역(872)은, 제2 방향을 따라 서로 교대로 배치된다. 제5 접합영역 세그먼트(950)를 구성하는 접합영역들의 개수는, 제1 내지 제4 접합영역 세그먼트들(910-940) 각각을 구성하는 접합영역들의 개수와 동일하다. 제5 접합영역 세그먼트(950) 내의 접합영역들(842, 872)의 배치 구조는, 제1 접합영역 세그먼트(910) 내의 접합영역들(831, 861)의 배치 구조와 동일하면서, 제2 접합영역 세그먼트(920) 내의 접합영역들(832, 862)의 배치 구조 및 제4 접합영역 세그먼트(940) 내의 접합영역들(8412, 871)의 배치 구조와는 반대가 되도록 구성된다. 즉 제1 방향을 따라 제2 P+형 접합영역(842)의 양 측면들 중 일 측면은 제4 접합영역 세그먼트(930)의 제2 N+형 접합영역(841)에 대향하고, 반대 측면은 제2 접합영역 세그먼트(920)의 제1 N+형 접합영역(832)에 접촉되도록 구성된다. 제1 방향을 따라 제5 N+형 접합영역(872)의 양 측면들 중 일 측면은 제4 접합영역 세그먼트(940)의 제7 P+형 접합영역(871)에 대향하고, 반대 측면은 제2 접합영역 세그먼트(920)의 제4 P+형 접합영역(862)에 접촉되도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(910)의 양 단부에 제1 P+형 접합영역(831)이 배치되는 경우, 제5 접합영역 세그먼트(950)의 양 단부에도 제2 P+형 접합영역(842)이 배치되고, 제5 N+형 접합영역(872)은 제2 P+형 접합영역(842)들 사이에 배치된다. 복수개의 제2 P+형 접합영역(842)들 및 제4 N+형 접합영역(872)들은 제1 연결라인(853)에 공통으로 연결된다.
제6 접합영역 세그먼트(960)도, 제2 방향을 따라 배치되는 복수개의 접합영역들(843, 873)을 갖는다. 복수개의 접합영역들(843, 873)은 복수개의 제3 P+형 접합영역(843)들 및 제6 N+형 접합영역(873)들을 포함한다. 제3 P+형 접합영역(843) 및 제6 N+형 접합영역(873)은, 제2 방향을 따라 서로 교대로 배치된다. 제6 접합영역 세그먼트(960)를 구성하는 접합영역들의 개수는, 제1 내지 제5 접합영역 세그먼트들(910-950) 각각을 구성하는 접합영역들의 개수와 동일하다. 제6 접합영역 세그먼트(960) 내의 접합영역들(843, 873)의 배치 구조는, 제1 접합영역 세그먼트(910) 내의 접합영역들(831, 861)과는 동일하면서, 제4 접합영역 세그먼트(940) 내의 접합영역들(841, 871)의 배치 구조와는 반대가 되도록 구성된다. 즉 제3 P+형 접합영역(843)이 제1 방향을 따라 제4 접합영역 세그먼트(940)의 제3 N+형 접합영역(841)에 대향하고, 제6 N+형 접합영역(873)이 제1 방향을 따라 제4 접합영역 세그먼트(940)의 제6 P+형 접합영역(871)에 대향하도록 구성된다. 이에 따라 도면에 나타낸 바와 같이, 제1 접합영역 세그먼트(910)의 양 단부들 각각에 제1 P+형 접합영역(831)이 배치되는 경우, 제6 접합영역 세그먼트(960)의 양 단부들 각각에는 제3 P+형 접합영역(843)이 배치되고, 제6 N+형 접합영역(873)은 제3 P+형 접합영역(843)들 사이에 배치된다. 제6 접합영역 세그먼트(960)내의 접합영역들(843, 873)은 제2 연결라인(854)에 연결되며, 따라서 제3 접합영역 세그먼트(930) 내의 접합영역들(833, 863)과 결합된다.
도면에서 선 VII-VII'를 따라 절단한 단면 구조를 나타낸 도 15 및 그 등가회로를 나타내는 도 16을 참조하여 설명한 바와 같이, 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 높은 전압 레벨인 상태로 발생되는 경우, 제1 P+형 접합영역(831) 및 N형 웰영역(821)/제1 N+형 접합영역(832)에 의해 구성되는 제1 pn 다이오드와, 제1 연결라인(853)과, 그리고 제2 P+형 접합영역(842)/P형 웰영역(822) 및 제3 N+형 접합영역(841)에 의해 구성되는 제2 pn 다이오드에 의한 제1 방전경로를 통해 정전기 방전 전류가 방전된다. 이와 동시에, 또는 이와 별도로 제1 P+형 접합영역(831) 및 N형 웰영역(821)/제2 N+형 접합영역(833)에 의해 구성되는 제3 pn 다이오드와, 제2연결라인(854)과, 그리고 제3 P+형 접합영역(843)/P형 웰영역(822) 및 제3 N+형 접합영역(841)에 의해 구성되는 제4 pn 다이오드에 의한 제2 방전경로를 통해 정전기 방전 전류가 방전될 수 있다.
한편 제1 P+형 접합영역(831), N형 웰영역(821)/제1 N+형 접합영역(832), 제2 P+형 접합영역(842)/P형 웰영역(822), 및 제3 N+형 접합영역(841)으로 구성되는 pnpn 실리콘제어정류소자(SCR)에 의한 제3 방전경로를 통해서도 정전기 방전 전류가 방전된다. pnpn 실리콘제어정류소자(SCR)는 제1 pn 다이오드 및 제2 pn 다이오드, 또는 제3 pn 다이오드 및 제4 pn 다이오드를 통한 정전기 방전 전류의 방전에 의해 턴 온되므로, 정전기 방전 보호 소자의 트리거 전압은 제1 pn 다이오드 및 제2 pn 다이오드의 문턱전압값들의 합이나, 또는 제3 pn 다이오드 및 제4 pn 다이오드의 문턱전압값들의 합으로 설정된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우에는 다른 메커니즘을 통해 정전기 방전 보호 동작이 이루어지는데, 이에 대해서는 도 18을 참조하여 설명하기로 한다.
도 18은 도 17의 선 VIII-VIII'를 따라 절단하여 나타내 보인 단면도이다. 도 18에서 도 15 및 도 17과 동일한 참조부호는 동일한 구성요소를 나타낸다. 도 18을 참조하면, N형 웰영역(821) 상부영역에는 제4 N+형 접합영역(861), 제4 P+형 접합영역(862), 및 제5 P+형 접합영역(863)이 상호 이격되도록 배치된다. 제4 N+형 접합영역(861)은 제4 P+형 접합영역(862) 및 제5 P+형 접합영역(863) 사이에 배치된다. 제4 N+형 접합영역(861)은 제1 신호라인(851)을 통해 패드(14)와 연결된다. 제4 P+형 접합영역(862)의 일 측면은, N형 웰영역(821) 및 P형 웰영역(822)의 접합면에 일치한다. 제4 P+형 접합영역(862)은 제1 연결라인(853)에 연결된다. 제5 P+형 접합영역(863)은 제2 연결라인(854)에 연결된다. P형 웰영역(822)의 상부영역에는 제6 P+형 접합영역(871), 제5 N형 접합영역(872), 및 제6 N+형 접합영역(873)이 상호 이격되도록 배치된다. 제6 P+형 접합영역(871)은 제5 N형 접합영역(872) 및 제6 N+형 접합영역(873) 사이에 배치된다. 제6 P+형 접합영역(871)은 제2 신호라인(852)을 통해 그라운드신호인가단자(VSS)에 연결된다. 제5 N+형 접합영역(872)의 일 측면은, N형 웰영역(821) 및 P형 웰영역(822)의 접합면에 일치한다. 이에 따라 제5 N+형 접합영역(872)은, N형 웰영역(821) 및 P형 웰영역(822)의 접합면에서 제4 P+형 접합영역(862)과 직접 접촉된다. 제6 N+형 접합영역(873)은 제2 연결라인(854)에 연결되며, 이에 따라 제5 P+형 접합영역(863)과 결합된다.
패드(14)와 그라운드전압단자(VSS) 사이에는 제5 pn 다이오드(D18) 성분, 제6 pn 다이오드(D19) 성분, 및 제7 pn 다이오드(D21) 성분, 제8 pn 다이오드(D20) 성분, 및 제9 pn 다이오드(D22) 성분이 배치된다. 제5 pn 다이오드(D18)는, P형 웰영역(822)/제6 P+형 접합영역(871) 및 N형 웰영역(821)/제4 N+형 접합영역(861)에 의해 구성된다. 제6 pn 다이오드(D19)는, 제4 P+형 접합영역(862) 및 N형 웰영역(821)/제4 N+형 접합영역(861)에 의해 구성된다. 제7 pn 다이오드(D21)는, 제6 P+형 접합영역(871)/P형 웰영역(822) 및 제5 N+형 접합영역(872)에 의해 구성된다. 제8 pn 다이오드(D20)는, 제5 P+형 접합영역(863) 및 N형 웰영역(821)/제4 N+형 접합영역(861)에 의해 구성된다. 제9 pn 다이오드(D22)는, 제6 P+형 접합영역(871)/P형 웰영역(822) 및 제6 N+형 접합영역(873)에 의해 구성된다. 정전기 방전 이벤트가, 패드(14)에서의 전압 포텐셜이 그라운드전압단자(VSS)보다 낮은 전압 레벨인 상태로 발생되는 경우, 패드(14)로부터의 정전기 방전 전류는, 제5 pn 다이오드(D18)를 통해 그라운드전압단자(VSS)로 방전될 수 있다. 패드(14)로부터의 정전기 방전 전류는, 제6 pn 다이오드(D19), 제1 연결라인(853), 및 제7 pn 다이오드(D21)을 통해서도 그라운드전압단자(VSS)로 방전될 수 있다. 또한 패드(14)로부터의 정전기 방전 전류는, 제8 pn 다이오드(D20), 제2 연결라인(854), 및 제9 pn 다이오드(D22)을 통해서도 그라운드전압단자(VSS)로 방전될 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다.
200...정전기 방전 보호 소자 211...P형 기판
221...N형 웰영역 222...P형 웰영역
231...제1 P+형 접합영역 232...제1 N+형 접합영역
241...제2 N+형 접합영역 242...제2 P+형 접합영역
251...제1 신호라인 252...제2 신호라인
253...연결라인

Claims (30)

  1. 패드와 그라운드전압단자 사이에서 직렬로 배치되어 제1 방전경로를 제공하는 제1 pn 다이오드 및 제2 pn 다이오드; 및
    상기 패드와 그라운드전압단자 사이에 배치되어 제2 방전경로를 제공하는 pnpn 실리콘제어정류소자(SCR)를 포함하는 정전기 방전 보호 소자.
  2. 제1항에 있어서,
    상기 제1 pn 다이오드의 애노드단자는 상기 패드에 결합되고,
    상기 제2 pn 다이오드의 캐소드단자는 상기 그라운드전압단자에 결합되며, 그리고
    상기 제1 pn 다이오드의 캐소드단자 및 제2 pn 다이오드의 애노드단자는 제1 노드를 통해 상호 결합되는 정전기 방전 보호 소자.
  3. 제2항에 있어서, 상기 pnpn 실리콘제어정류소자(SCR)는,
    컬렉터단자, 베이스단자, 및 에미터단자가 각각 상기 제1 노드, 제2 노드, 및 상기 그라운드전압단자에 결합되는 npn 바이폴라접합트랜지스터; 및
    에미터단자, 베이스단자, 및 컬렉터단자가 각각 상기 패드, 상기 제1 노드, 및 상기 제2 노드에 결합되는 pnp 바이폴라접합트랜지스터로 구성되는 정전기 방전 보호 소자.
  4. 제3항에 있어서,
    상기 제1 노드 및 제2 노드 사이에 배치되는 저항성분을 더 포함하는 정전기 방전 보호 소자.
  5. 제1항에 있어서,
    상기 패드와 그라운드전압단자 사이에서 직렬로 배치되어 제3 방전경로를 제공하는 제3 pn 다이오드 및 제4 pn 다이오드를 더 포함하는 정전기 방전 보호 소자.
  6. 제5항에 있어서,
    상기 제3 pn 다이오드의 애노드단자는 상기 패드에 결합되고,
    상기 제4 pn 다이오드의 캐소드단자는 상기 그라운드전압단자에 결합되며, 그리고
    상기 제3 pn 다이오드의 캐소드단자 및 제4 pn 다이오드의 애노드단자는 상기 제1 노드를 통해 상호 결합되는 정전기 방전 보호 소자.
  7. P형 기판 위에서 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역;
    상기 N형 웰영역의 상부영역에 배치되며 패드와 결합되는 제1 P+형 접합영역;
    상기 N형 웰영역의 상부영역에서 상기 제1 P+형 접합영역과 이격되도록 배치되는 제1 N+형 접합영역;
    상기 P형 웰영역의 상부영역에서 상기 제1 N+형과 상기 접합면에서 직접 접촉되도록 배치되는 제2 P+형 접합영역;
    상기 P형 웰영역의 상부영역에서 상기 제2 P+형 접합영역와 이격되도록 배치되고 그라운드전압단자에 결합되는 제2 N+형 접합영역; 및
    상기 제1 N+형 접합영역과 상기 제2 P+형 접합영역을 직접 연결하는 제1 연결라인을 포함하는 정전기 방전 보호 소자.
  8. 제7항에 있어서,
    상기 N형 웰영역 상부영역에서 상기 제1 P+형 접합영역 및 제1 N+형 접합영역과 이격되도록 배치되는 제3 N+형 접합영역;
    상기 P형 웰영역 상부영역에서 상기 제2 P+형 접합영역 및 제2 N+형 접합영역과 이격되도록 배치되는 제3 P+형 접합영역; 및
    상기 제3 N+형 접합영역과 상기 제3 P+형 접합영역을 직접 연결하는 제2 연결라인을 포함하는 정전기 방전 보호 소자.
  9. P형 기판 위에서 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역;
    상기 N형 웰영역의 상부영역에 배치되며 패드와 결합되는 제1 P+형 접합영역;
    상기 N형 웰영역의 상부영역에서 상기 제1 P+형 접합영역과 이격되도록 배치되며 상기 접합면에서 상기 P형 웰영역과 직접 접촉되는 제1 N+형 접합영역;
    상기 N형 웰영역의 상부영역에서 상기 제1 P+형 접합영역 및 제1 N+형 접합영역과 이격되도록 배치되는 제2 N+형 접합영역;
    상기 P형 웰영역의 상부영역에 배치되며 그라운드전압단자에 결합되는 제3 N+형 접합영역;
    상기 P형 웰영역의 상부영역에서 상기 제3 N+형 접합영역과 이격되도록 배치되는 제2 P+형 접합영역; 및
    상기 제1 N+형 접합영역과 상기 제2 P+형 접합영역을 직접 연결하는 연결라인을 포함하는 정전기 방전 보호 소자.
  10. 제9항에 있어서,
    상기 제1 N+형 접합영역은 플로팅 상태로 배치되는 정전기 방전 보호 소자.
  11. P형 기판 위에서 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역;
    상기 N형 웰영역의 상부영역에 배치되며 패드와 결합되는 제1 P+형 접합영역;
    상기 N형 웰영역의 상부영역에서 상기 제1 P+형 접합영역과 이격되도록 배치되는 제1 N+형 접합영역;
    상기 P형 웰영역의 상부영역에 배치되며 그라운드전압단자에 결합되는 제2 N+형 접합영역;
    상기 P형 웰영역의 상부영역에서 상기 제2 N+형 접합영역과 이격되면서 상기 접합면에서 상기 N형 웰영역과 직접 접촉되는 제2 P+형 접합영역;
    상기 P형 웰영역의 상부영역에서 상기 제2 P+형 접합영역 및 제2 N+형 접합영역과 이격되도록 배치되는 제3 P+형 접합영역; 및
    상기 제1 N+형 접합영역과 상기 제3 P+형 접합영역을 직접 연결하는 연결라인을 포함하는 정전기 방전 보호 소자.
  12. 제11항에 있어서,
    상기 제2 P+형 접합영역은 플로팅 상태로 배치되는 정전기 방전 보호 소자.
  13. 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역;
    상기 N형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트; 및
    상기 P형 웰영역에서 상기 제1 방향을 따라 상호 이격되도록 배치되는 제3 접합영역 세그먼트 및 제4 접합영역 세그먼트를 포함하고,
    상기 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트는 상기 접합면에서 상호 접촉되도록 배치되는 정전기 방전 보호 소자.
  14. 제13항에 있어서,
    상기 제1, 제2, 제3, 및 제4 접합영역 세그먼트 각각은, 상기 제1 방향과 수직인 제2 방향을 따라 배치되는 복수개의 접합영역들을 포함하는 정전기 방전 보호 소자.
  15. 제14항에 있어서,
    상기 제1, 제2, 제3, 및 제4 접합영역 세그먼트 각각은, 동일한 개수의 접합영역들을 포함하는 정전기 방전 보호 소자.
  16. 제15항에 있어서,
    상기 제1 접합영역 세그먼트는, 상기 제2 방향을 따라 제1 P+형 접합영역 및 제3 N+형 접합영역이 교대로 배치되어 구성되고,
    상기 제2 접합영역 세그먼트는, 상기 제2 방향을 따라 제1 N+형 접합영역 및 제3 P+형 접합영역이 교대로 배치되어 구성되고,
    상기 제3 접합영역 세그먼트는, 상기 제2 방향을 따라 제2 N+형 접합영역 및 제4 P+형 접합영역이 교대로 배치되어 구성되며, 그리고
    상기 제4 접합영역 세그먼트는, 상기 제2 방향을 따라 제2 P+형 접합영역 및 제4 N+형 접합영역이 교대로 배치되어 구성되는 정전기 방전 보호 소자.
  17. 제16항에 있어서,
    상기 제1 접합영역 세그먼트 및 제3 접합영역 세그먼트는, 각각 패드 및 그라운드전압 입력단자에 결합되며,
    상기 제2 접합영역 세그먼트 및 제4 접합영역 세그먼트는 제1 연결라인을 통해 직접 연결되는 정전기 방전 보호 소자.
  18. 제17항에 있어서,
    상기 N형 웰영역에서 상기 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트와 일정 간격 이격되도록 배치되는 제5 접합영역 세그먼트;
    상기 P형 웰영역에서 상기 제3 접합영역 세그먼트 및 제4 접합영역 세그먼트와 일정 간격 이격되도록 배치되는 제6 접합영역 세그먼트; 및
    상기 제5 접합영역 세그먼트 및 제6 접합영역 세그먼트를 직접 연결하는 제2 연결라인을 포함하는 정전기 방전 보호 소자.
  19. 제18항에 있어서,
    상기 제5 및 제6 접합영역 세그먼트 각각은, 상기 제1 내지 제4 접합영역 세그먼트 각각을 구성하는 접합영역들의 개수와 동일한 개수의 접합영역들을 포함하는 정전기 방전 보호 소자.
  20. 제19항에 있어서,
    상기 제5 접합영역 세그먼트는, 상기 제2 방향을 따라 제5 N+형 접합영역 및 제5 P+형 접합영역이 교대로 배치되어 구성되고,
    상기 제6 접합영역 세그먼트는, 상기 제2 방향을 따라 제6 P+형 접합영역 및 제6 N+형 접합영역이 교대로 배치되어 구성되는 정전기 방전 보호 소자.
  21. 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역;
    상기 N형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제1 접합영역 세그먼트, 제2 접합영역 세그먼트, 및 제3 접합영역 세그먼트; 및
    상기 P형 웰영역에서 상기 제1 방향을 따라 상호 이격되도록 배치되는 제4 접합영역 세그먼트 및 제5 접합영역 세그먼트를 포함하고,
    상기 제2 접합영역 세그먼트는 상기 접합면에서 상기 P형 웰영역과 접촉되도록 배치되는 정전기 방전 보호 소자.
  22. 제21항에 있어서,
    상기 제1, 제2, 제3, 제4, 및 제5 접합영역 세그먼트 각각은, 상기 제1 방향과 수직인 제2 방향을 따라 배치되는 복수개의 접합영역들을 포함하는 정전기 방전 보호 소자.
  23. 제22항에 있어서,
    상기 제1, 제2, 제3, 제4, 및 제5 접합영역 세그먼트 각각은, 동일한 개수의 접합영역들을 포함하는 정전기 방전 보호 소자.
  24. 제23항에 있어서,
    상기 제1 접합영역 세그먼트는, 상기 제2 방향을 따라 제1 P+형 접합영역 및 제4 N+형 접합영역이 교대로 배치되어 구성되고,
    상기 제2 접합영역 세그먼트는, 상기 제2 방향을 따라 제1 N+형 접합영역 및 제3 P+형 접합영역이 교대로 배치되어 구성되고,
    상기 제3 접합영역 세그먼트는, 상기 제2 방향을 따라 제2 N+형 접합영역 및 제4 P+형 접합영역이 교대로 배치되어 구성되고,
    상기 제4 접합영역 세그먼트는, 상기 제2 방향을 따라 제3 N+형 접합영역 및 제5 P+형 접합영역이 교대로 배치되어 구성되며, 그리고
    상기 제5 접합영역 세그먼트는, 상기 제2 방향을 따라 제2 P+형 접합영역 및 제5 N+형 접합영역이 교대로 배치되어 구성되는 정전기 방전 보호 소자.
  25. 제24항에 있어서,
    상기 제1 접합영역 세그먼트 및 제4 접합영역 세그먼트는, 각각 패드 및 그라운드전압 입력단자에 결합되고,
    상기 제2 접합영역 세그먼트는 플로팅 상태로 구성되며, 그리고
    상기 제3 접합영역 세그먼트 및 제5 접합영역 세그먼트는 연결라인을 통해 직접 연결되는 정전기 방전 보호 소자.
  26. 상호 접촉되어 접합면을 갖도록 배치되는 N형 웰영역 및 P형 웰영역;
    상기 N형 웰영역에서 제1 방향을 따라 상호 이격되도록 배치되는 제1 접합영역 세그먼트 및 제2 접합영역 세그먼트; 및
    상기 P형 웰영역에서 상기 제1 방향을 따라 상호 이격되도록 배치되는 제3 접합영역 세그먼트, 제4 접합영역 세그먼트, 및 제5 접합영역 세그먼트를 포함하고,
    상기 제3 접합영역 세그먼트는 상기 접합면에서 상기 N형 웰영역과 접촉되도록 배치되는 정전기 방전 보호 소자.
  27. 제26항에 있어서,
    상기 제1, 제2, 제3, 제4, 및 제5 접합영역 세그먼트 각각은, 상기 제1 방향과 수직인 제2 방향을 따라 배치되는 복수개의 접합영역들을 포함하는 정전기 방전 보호 소자.
  28. 제27항에 있어서,
    상기 제1, 제2, 제3, 제4, 및 제5 접합영역 세그먼트 각각은, 동일한 개수의 접합영역들을 포함하는 정전기 방전 보호 소자.
  29. 제28항에 있어서,
    상기 제1 접합영역 세그먼트는, 상기 제2 방향을 따라 제1 P+형 접합영역 및 제3 N+형 접합영역이 교대로 배치되어 구성되고,
    상기 제2 접합영역 세그먼트는, 상기 제2 방향을 따라 제1 N+형 접합영역 및 제4 P+형 접합영역이 교대로 배치되어 구성되고,
    상기 제3 접합영역 세그먼트는, 상기 제2 방향을 따라 제2 N+형 접합영역 및 제5 P+형 접합영역이 교대로 배치되어 구성되고,
    상기 제4 접합영역 세그먼트는, 상기 제2 방향을 따라 제2 P+형 접합영역 및 제4 N+형 접합영역이 교대로 배치되어 구성되며, 그리고
    상기 제5 접합영역 세그먼트는, 상기 제2 방향을 따라 제3 P+형 접합영역 및 제5 N+형 접합영역이 교대로 배치되어 구성되는 정전기 방전 보호 소자.
  30. 제29항에 있어서,
    상기 제1 접합영역 세그먼트 및 제4 접합영역 세그먼트는, 각각 패드 및 그라운드전압 입력단자에 결합되고,
    상기 제3 접합영역 세그먼트는 플로팅 상태로 구성되며, 그리고
    상기 제2 접합영역 세그먼트 및 제5 접합영역 세그먼트는 연결라인을 통해 직접 연결되는 정전기 방전 보호 소자.
KR1020150183287A 2015-12-21 2015-12-21 낮은 트리거전압을 갖는 정전기 방전 보호 소자 KR102410020B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150183287A KR102410020B1 (ko) 2015-12-21 2015-12-21 낮은 트리거전압을 갖는 정전기 방전 보호 소자
US15/173,244 US9831234B2 (en) 2015-12-21 2016-06-03 Electro-static discharge protection devices having a low trigger voltage
TW105125740A TWI736548B (zh) 2015-12-21 2016-08-12 具有低觸發電壓的靜電放電保護裝置
CN201610741325.4A CN106898606B (zh) 2015-12-21 2016-08-26 具有低触发电压的静电放电保护器件
US15/796,309 US10134724B2 (en) 2015-12-21 2017-10-27 Electro-static discharge protection devices having a low trigger voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150183287A KR102410020B1 (ko) 2015-12-21 2015-12-21 낮은 트리거전압을 갖는 정전기 방전 보호 소자

Publications (2)

Publication Number Publication Date
KR20170074323A true KR20170074323A (ko) 2017-06-30
KR102410020B1 KR102410020B1 (ko) 2022-06-22

Family

ID=59065194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150183287A KR102410020B1 (ko) 2015-12-21 2015-12-21 낮은 트리거전압을 갖는 정전기 방전 보호 소자

Country Status (4)

Country Link
US (2) US9831234B2 (ko)
KR (1) KR102410020B1 (ko)
CN (1) CN106898606B (ko)
TW (1) TWI736548B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180308836A1 (en) * 2017-04-24 2018-10-25 Macronix International Co., Ltd. Electrostatic discharge protection device and method for electrostatic discharge
US10446537B2 (en) * 2017-06-20 2019-10-15 Texas Instruments Incorporated Electrostatic discharge devices
TWI661530B (zh) * 2018-02-13 2019-06-01 力晶積成電子製造股份有限公司 靜電放電保護元件
US11094690B2 (en) * 2018-09-24 2021-08-17 Board Of Trustees Of The University Of Arkansas On-chip IEC ESD protection using parasitic PNP devices
EP3690941A1 (en) 2019-01-30 2020-08-05 Infineon Technologies AG Silicon controlled rectifier and manufacturing method therefor
US11004849B2 (en) 2019-03-06 2021-05-11 Analog Devices, Inc. Distributed electrical overstress protection for large density and high data rate communication applications
CN111725202B (zh) * 2019-03-20 2023-03-24 中芯国际集成电路制造(上海)有限公司 Scr静电保护结构及其形成方法
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
CN112310066A (zh) 2019-07-29 2021-02-02 力特半导体（无锡）有限公司 具有二极管和硅控制整流器布置的半导体放电防护装置
CN112563260B (zh) * 2019-09-26 2022-09-20 无锡华润上华科技有限公司 一种双向esd保护器件及电子装置
US11362203B2 (en) * 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
US11595036B2 (en) * 2020-04-30 2023-02-28 Analog Devices, Inc. FinFET thyristors for protecting high-speed communication interfaces
CN113658945B (zh) * 2020-05-12 2023-10-13 长鑫存储技术有限公司 静电保护电路
EP4020551A4 (en) * 2020-05-12 2022-12-28 Changxin Memory Technologies, Inc. ELECTROSTATIC PROTECTION CIRCUIT
CN112071836B (zh) * 2020-09-25 2024-08-02 上海华力微电子有限公司 一种栅约束硅控整流器及其实现方法
CN114664811B (zh) * 2020-12-23 2024-07-19 长鑫存储技术有限公司 静电保护结构、静电保护电路、芯片
US20220231008A1 (en) * 2021-01-19 2022-07-21 Macronix International Co., Ltd. Electrostatic discharge protection device and operating method
CN113793865A (zh) * 2021-08-24 2021-12-14 上海华力微电子有限公司 栅约束硅控整流器及其制造方法
TW202414779A (zh) * 2022-09-27 2024-04-01 南韓商三星電子股份有限公司 靜電放電保護裝置
EP4376079A1 (en) * 2022-11-25 2024-05-29 Nexperia B.V. A semiconductor device
TWI842323B (zh) * 2023-01-03 2024-05-11 世界先進積體電路股份有限公司 半導體結構及靜電放電保護裝置
CN118380462B (zh) * 2024-06-27 2024-09-06 杭州积海半导体有限公司 硅控整流器结构
CN118571919A (zh) * 2024-07-31 2024-08-30 深圳市晶扬电子有限公司 一种同时适用于高低温应用的可控硅整流器器件及电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768616B2 (en) * 2001-03-16 2004-07-27 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924341A (en) * 1988-04-20 1990-05-08 Texas Instruments Incorporated Transient protector
JP2850801B2 (ja) * 1995-07-28 1999-01-27 日本電気株式会社 半導体素子
JP2002083931A (ja) * 2000-09-08 2002-03-22 Nec Corp 半導体集積回路装置
JP2006080160A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 静電保護回路
US20060125054A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
KR100684180B1 (ko) 2004-12-14 2007-02-20 한국전자통신연구원 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
KR100976411B1 (ko) * 2008-05-28 2010-08-17 주식회사 하이닉스반도체 정전기 방전 회로
KR20120068142A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 방전소자
US9136261B2 (en) * 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
TWI497684B (zh) * 2013-01-14 2015-08-21 Macronix Int Co Ltd 靜電放電保護電路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768616B2 (en) * 2001-03-16 2004-07-27 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies

Also Published As

Publication number Publication date
KR102410020B1 (ko) 2022-06-22
TW201724457A (zh) 2017-07-01
CN106898606B (zh) 2020-07-10
US9831234B2 (en) 2017-11-28
US20180068996A1 (en) 2018-03-08
TWI736548B (zh) 2021-08-21
CN106898606A (zh) 2017-06-27
US20170179110A1 (en) 2017-06-22
US10134724B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
KR102410020B1 (ko) 낮은 트리거전압을 갖는 정전기 방전 보호 소자
CN111106107B (zh) 低电容瞬态电压抑制器
US6538266B2 (en) Protection device with a silicon-controlled rectifier
KR100642651B1 (ko) 정전기 방전용 실리콘 제어 정류기
KR101975608B1 (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
CN101221952A (zh) 用以保护一内部集成电路的半导体结构及其制造方法
US9653452B2 (en) Semiconductor integrated circuit device having an ESD protection circuit
JP2003517215A (ja) 改良型ｅｓｄダイオード構造
KR20170096070A (ko) 정전기방전 보호를 위한 게이트-커플드 엔모스 소자
JP5080056B2 (ja) 静電気保護用半導体装置
KR102082109B1 (ko) 반도체 장치
US20230307438A1 (en) Electro-static discharge protection devices having a low trigger voltage
US10636781B2 (en) Semiconductor device
CN100505241C (zh) 半导体保护装置
CN101599491B (zh) Esd保护电路和半导体器件
EP0564473A1 (en) Piso electrostatic discharge protection device
CN103839925A (zh) 半导体装置
TWI836837B (zh) 靜電放電保護裝置
KR101006514B1 (ko) 정전 방전 보호 장치용 반도체 제어 정류기
JP4547984B2 (ja) 半導体装置
CN105322934A (zh) 智能半导体开关
JP5458720B2 (ja) 半導体装置
KR101418044B1 (ko) 정전기 방전 보호소자
JP5437598B2 (ja) Ｅｓｄ保護素子および該ｅｓｄ保護素子を設けた半導体装置
CN116130479A (zh) 静电放电保护装置及其操作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant