CN114664811B - 静电保护结构、静电保护电路、芯片 - Google Patents
静电保护结构、静电保护电路、芯片 Download PDFInfo
- Publication number
- CN114664811B CN114664811B CN202011538427.9A CN202011538427A CN114664811B CN 114664811 B CN114664811 B CN 114664811B CN 202011538427 A CN202011538427 A CN 202011538427A CN 114664811 B CN114664811 B CN 114664811B
- Authority
- CN
- China
- Prior art keywords
- electrostatic protection
- type
- type well
- signal
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000008054 signal transmission Effects 0.000 claims description 35
- 238000010586 diagram Methods 0.000 description 16
- 230000003068 static effect Effects 0.000 description 9
- 230000005611 electricity Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及半导体技术领域,提出一种静电保护结构、静电保护电路、芯片,该静电保护结构包括半导体衬底、第一N型阱、第一P型阱、第一N型掺杂部、第一P型掺杂部、第二N型掺杂部、第二P型掺杂部。半导体衬底包括第一集成区;第一N型阱位于第一集成区;第一P型阱位于第一集成区,且与第一N型阱相邻设置;第一N型掺杂部位于第一N型阱内;第一P型掺杂部位于第一N型阱内,且第一P型掺杂部位于第一N型掺杂部靠近第一P型阱的一侧;第二N型掺杂部位于第一P型阱内;第二P型掺杂部位于第二N型掺杂部远离第一N型阱的一侧;其中,第一N型掺杂部与第二P型掺杂部电连接。该静电保护结构具有较小的触发电压。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种静电保护结构、静电保护电路、芯片。
背景技术
芯片中一般需要设置有静电保护电路ESD(Electro-Static discharge),静电保护电路用于释放芯片中的静电以避免芯片中的核心电路在静电作用下损坏。
相关技术中,常用的静电保护结构有MOS管、二极管、晶闸管等元器件。然而,相关技术中的静电保护结构触发电压较高,即相关技术中的静电保护结构不能在较低的静电电压下及时触发以释放静电。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
公开内容
根据本公开的一个方面,提供一种静电保护结构,该静电保护结构包括:半导体衬底、第一N型阱、第一P型阱、第一N型掺杂部、第一P型掺杂部、第二N型掺杂部、第二P型掺杂部。半导体衬底包括第一集成区;第一N型阱位于所述第一集成区;第一P型阱位于所述第一集成区,且与所述第一N型阱相邻设置;第一N型掺杂部位于所述第一N型阱内;第一P型掺杂部位于所述第一N型阱内,且所述第一P型掺杂部位于所述第一N型掺杂部靠近所述第一P型阱的一侧;第二N型掺杂部位于所述第一P型阱内;第二P型掺杂部位于所述第二N型掺杂部远离所述第一N型阱的一侧;其中,所述第一N型掺杂部与所述第二P型掺杂部电连接。
本公开一种示例性实施例中,所述半导体衬底还包括第二集成区,所述第一集成区和所述第二集成区间隔设置,所述静电保护结构还包括:第二N型阱、第二P型阱、第三N型掺杂部、第三P型掺杂部、第四N型掺杂部、第四P型掺杂部。第二N型阱位于所述第二集成区;第二P型阱位于所述第二集成区,且与所述第二N型阱相邻设置;第三N型掺杂部位于所述第二N型阱内;第三P型掺杂部位于所述第二N型阱内,且所述第三P型掺杂部位于所述第三N型掺杂部靠近所述第二P型阱的一侧;第四N型掺杂部位于所述第二P型阱内;第四P型掺杂部位于所述第四N型掺杂部远离所述第二N型阱的一侧;其中,所述第三N型掺杂部与所述第四P型掺杂部电连接,所述第二N型掺杂部与所述第三P型掺杂部电连接。
本公开一种示例性实施例中,所述静电保护结构还包括:第三P型阱、第五P型掺杂部、第五N型掺杂部、第六P型掺杂部。第三P型阱位于所述第一集成区,且位于所述第一N型阱远离所述第一P型阱的一侧,所述第三P型阱与所述第一N型阱相邻设置;第五P型掺杂部位于所述第一N型阱内,且所述第五P型掺杂部位于所述第一N型掺杂部远离所述第一P型掺杂部的一侧;第五N型掺杂部位于所述第三P型阱内;第六P型掺杂部位于所述第三P型阱内,且所述第六P型掺杂部位于所述第五N型掺杂部远离所述第一N型阱的一侧;其中,所述第一N型掺杂部与所述第六P型掺杂部电连接。
本公开一种示例性实施例中,所述静电保护结构还包括:第四P型阱、第七P型掺杂部、第六N型掺杂部、第八P型掺杂部。第四P型阱位于所述第二集成区,且所述第四P型阱位于所述第二N型阱远离所述第二P型阱的一侧,所述第四P型阱与所述第二N型阱相邻设置;第七P型掺杂部位于所述第二N型阱内,且所述第七P型掺杂部位于所述第三N型掺杂部远离所述第三P型掺杂部的一侧;第六N型掺杂部位于所述第四P型阱内;第八P型掺杂部位于所述第四P型阱内,且所述第八P型掺杂部位于所述第六N型掺杂部远离所述第二N型阱的一侧;其中,所述第三N型掺杂部与所述第八P型掺杂部电连接,第五N型掺杂部与第七P型掺杂部电连接。
本公开一种示例性实施例中,所述半导体衬底为P型半导体衬底。
本公开一种示例性实施例中,所述静电保护结构还包括:第一N型深阱,第一N型深阱形成于所述半导体衬底内,所述第一N型深阱呈凹槽结构,所述第一N型阱、第一P型阱、第三P型阱位于所述凹槽结构的凹槽内。
本公开一种示例性实施例中,所述静电保护结构还包括:第二N型深阱,第二N型深阱形成于所述半导体衬底内,所述第二N型深阱呈凹槽结构,所述第二N型阱、第二P型阱、第四P型阱位于所述凹槽结构的凹槽内。
本公开一种示例性实施例中,所述静电保护结构还包括:第九P型掺杂部,第九P型掺杂部位于所述半导体衬底内,且所述第九P型掺杂部位于所述第一集成区、第二集成区以外;其中,所述第九P型掺杂部连接接地端。
本公开一种示例性实施例中,所述静电保护结构还可以包括第一信号端、第二信号端、第三信号端,所述第一P型掺杂部和所述第五P型掺杂部用于连接所述静电保护结构的第一信号端,所述第四N型掺杂部用于连接所述静电保护结构的第二信号端,所述第六N型掺杂部用于连接所述静电保护结构的第三信号端。
根据本公开的一个方面,提供一种静电保护电路,该静电保护电路包括至少一个静电保护单元,所述静电保护单元包括:晶闸管、第一二极管、第二二极管。晶闸管包括:PNP型三极管、NPN型三极管,PNP型三极管的发射极形成所述晶闸管的阳极,基极连接第一节点,集电极连接第二节点;NPN型三极管的集电极连接所述第一节点,基极连接所述第一节点和第二节点,发射极形成所述晶闸管的阴极;所述第一二极管的阳极连接所述晶闸管的阳极,所述第一二极管的阴极连接所述第一节点;所述第二二极管的阳极连接所述第一节点,所述第二二极管的阴极连接所述晶闸管的阴极。
本公开一种示例性实施例中,所述静电保护电路中晶闸管的阳极形成该静电保护单元的阳极,所述静电保护电路中晶闸管的阴极形成该静电保护单元的阴极。所述静电保护电路包括多个所述静电保护单元,多个所述静电保护单元串联连接,且在相邻的两所述静电保护单元中,一个静电保护单元的阳极和另一静电保护单元的阴极连接。
本公开一种示例性实施例中,所述静电保护电路包括:第一静电保护单元组、第二静电保护单元组以及第一信号端、第二信号端、第三信号端,第一静电保护单元组包括:第一静电保护单元和第二静电保护单元。第一静电保护单元的阳极连接第一信号端;第二静电保护单元的阳极连接所述第一静电保护单元的阴极,阴极连接第二信号端;第二静电保护单元组包括:第三静电保护单元、第四静电保护单元。第三静电保护单元的阳极连接第一信号端;第四静电保护单元的阳极连接所述第三静电保护单元的阴极,阴极连接第三信号端;其中,所述第一静电保护单元、第二静电保护单元、第三静电保护单元、第四静电保护单元形成多个所述静电保护单元。
根据本公开的一个方面,提供一种芯片,该芯片包括上述的静电保护结构。
本公开一种示例性实施例中,所述芯片包括电源端、接地端、信号传输端,所述芯片包括多个所述静电保护结构,当所述静电保护结构包括第一信号端、第二信号端、第三信号端时,多个所述静电保护结构包括:第一静电保护结构、第二静电保护结构、第三静电保护结构。第一静电保护结构的第一信号端连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;第二静电保护结构的第一信号端连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;第三静电保护结构的第一信号端连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。
根据本公开的一个方面,提供一种芯片,该芯片包括上述的静电保护电路。
本公开一种示例性实施例中,所述芯片包括电源端、接地端、信号传输端,所述芯片包括多个所述静电保护电路,当所述静电保护电路包括第一信号端、第二信号端、第三信号端时,多个所述静电保护电路包括:第一静电保护电路、第二静电保护电路、第三静电保护电路。第一静电保护电路的第一信号端连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;第二静电保护电路的第一信号端连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;第三静电保护电路的第一信号端连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开静电保护电路一种示例性实施例中的结构示意图;
图2为本公开静电保护电路另一种示例性实施例的结构示意图;
图3为本公开静电保护结构另一种示例性实施例的结构示意图;
图4为本公开静电保护结构一种示例性实施例的结构示意图;
图5为本公开静电保护电路另一种示例性实施例的结构示意图;
图6为本公开静电保护结构另一种示例性实施例的结构示意图;
图7为本公开静电保护电路另一种示例性实施例的结构示意图;
图8为本公开静电保护结构另一种示例性实施例的结构示意图;
图9为本公开静电保护电路另一种示例性实施例的结构示意图;
图10为图8中静电保护结构的俯视图;
图11为本公开静电保护结构另一种示例性实施例的俯视图;
图12为本公开静电保护结构另一种示例性实施例的结构示意图;
图13为本公开芯片一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本公开将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语,例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时,有可能是指某结构一体位于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成区分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成区分/等之外还可存在另外的要素/组成区分/等。
本示例性实施例提供一种静电保护电路,如图1所示,为本公开静电保护电路一种示例性实施例中的结构示意图。该静电保护电路可以包括至少一个静电保护单元,如图1所示,所述静电保护单元可以包括:晶闸管、第一二极管D1、第二二极管D2。晶闸管可以包括:PNP型三极管Q1、NPN型三极管Q2,PNP型三极管Q1的发射极形成所述晶闸管的阳极1,基极连接第一节点N1,集电极连接第二节点N2;NPN型三极管Q2的集电极连接所述第一节点N1,基极连接所述第一节点N1和第二节点N2,发射极形成所述晶闸管的阴极2;所述第一二极管D1的阳极连接所述晶闸管的阳极1,所述第一二极管D1的阴极连接所述第一节点N1;所述第二二极管D2的阳极连接所述第一节点N1,所述第二二极管D2的阴极连接所述晶闸管的阴极2。
在本示例性实施例提供的静电保护电路中,阳极1可以连接第一信号端,阴极可以连接第二信号端。当第一信号端上存在静电,且第一信号端和第二信号端的电位差大于阈值时,第一二极管D1和第二二极管D2可以首先导通,由于第一二极管D1自身存在压降,阳极1和第一节点N1之间会产生电位差,在阳极1和第一节点N1之间的电位差作用下,PNP型三极管Q1导通。同时,由于第二二极管D2自身存在压降,第一节点N1和阴极2之间会产生电位差,在第一节点N1和阴极2之间的电位差作用下,NPN型三极管Q2导通。导通的NPN型三极管Q2和PNP型三极管Q1形成正反馈电路,从而该静电保护电路可以将第一信号端上的静电快速的释放到第二信号端。该静电保护电路中的二极管先导通之后,可以触发晶闸管,由晶闸管快速通过大电流,从而快速释放静电。因为让二极管先导通需要的导通电压较低,所以具有较小的触发电压。
本示例性实施例中,所述静电保护电路中晶闸管的阳极形成该静电保护单元的阳极,所述静电保护电路中晶闸管的阴极形成该静电保护单元的阴极。所述静电保护电路可以包括多个所述静电保护单元,多个所述静电保护单元可以串联连接,且在相邻的两所述静电保护单元中,一个静电保护单元的阳极和另一静电保护单元的阴极连接。串联的多个静电保护单元可以增加静电保护电路的维持电压,当静电保护电路的维持电压大于被保护电路电源电压时,静电保护电路就不会发生闩锁。
如图2所示,为本公开静电保护电路另一种示例性实施例的结构示意图。该静电保护电路包括两个静电保护单元01、02,静电保护单元01的阴极可以连接静电保护单元02的阳极。静电保护单元01的阳极可以用于形成静电保护电路的阳极1,静电保护单元02的阴极可以用于形成静电保护电路的阴极2,静电保护电路的阳极1可以连接第一信号端,静电保护电路的阴极2可以连接第二信号端。该静电保护电路可以用于将第一信号端的静电释放到第二信号端。
如图3所示,为本公开静电保护结构另一种示例性实施例的结构示意图。所述静电保护电路可以包括:第一静电保护单元组001、第二静电保护单元组002,以及第一信号端V1、第二信号端V2、第三信号端V3,第一静电保护单元组001可以包括:第一静电保护单元0011和第二静电保护单元0012。第一静电保护单元0011的阳极连接第一信号端V1;第二静电保护单元0012的阳极连接所述第一静电保护单元0011的阴极,第二静电保护单元0012的阴极连接第二信号端V2;第二静电保护单元组002可以包括:第三静电保护单元0023、第四静电保护单元0024。第三静电保护单元0023的阳极连接第一信号端V1;第四静电保护单元0024的阳极连接所述第三静电保护单元0023的阴极,第四静电保护单元0024的阴极连接第三信号端V3;其中,所述第一静电保护单元、第二静电保护单元、第三静电保护单元、第四静电保护单元可以与上述的静电保护单元具有相同的结构。图3所示的静电保护电路可以将第一信号端V1的静电向第二信号端V2和/或第三信号端V3释放。其中,该静电保护电路可以应用于一芯片,该芯片可以包括信号传输端、电源端、接地端。静电保护电路的第一信号端可以连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;或,静电保护电路的第一信号端可以连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;或,静电保护电路的第一信号端可以连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。其中,信号传输端可以为信号输出端或信号输入端。
本示例性实施例还提供一种静电保护结构,如图4所示,为本公开静电保护结构一种示例性实施例的结构示意图。该静电保护结构可以包括:半导体衬底3、第一N型阱4、第一P型阱5、第一N型掺杂部6、第一P型掺杂部7、第二N型掺杂部8、第二P型掺杂部9。半导体衬底3可以包括第一集成区;第一N型阱4可以位于所述第一集成区;第一P型阱5可以位于所述第一集成区,且与所述第一N型阱4相邻设置;第一N型掺杂部6可以位于所述第一N型阱4内;第一P型掺杂部7可以位于所述第一N型阱4内,且所述第一P型掺杂部7位于所述第一N型掺杂部6靠近所述第一P型阱5的一侧;第二N型掺杂部8可以位于所述第一P型阱5内;第二P型掺杂部9可以位于所述第一P型阱5内,且第二P型掺杂部9可以位于所述第二N型掺杂部8远离所述第一N型阱4的一侧;其中,第一N型掺杂部6与所述第二P型掺杂部9电连接。第一P型掺杂部7和第一N型掺杂部6可以间隔设置,第二P型掺杂部9和第二N型掺杂部8可以间隔设置。掺杂阱(例如,第一P型阱、第一N型阱)的掺杂浓度可以小于掺杂部(例如,第一N型掺杂部、第一P型掺杂部)的掺杂浓度。所述半导体衬底可以为P型半导体衬底。
如图4所示,该静电保护结构可以形成图1所示的静电保护电路。其中,第一P型掺杂部7可以形成PNP型三极管Q1的发射极,第一N型阱4可以形成PNP型三极管Q1的基极,第一P型阱5可以形成PNP型三极管Q1的集电极。第二N型掺杂部8可以形成NPN型三极管Q2的发射极,第一P型阱5可以形成NPN型三极管Q2的基极,第一N型阱4可以形成NPN型三极管Q2的集电极。第一N型阱4和第一P型掺杂部7可以形成第一二极管D1,第一P型阱5和第二N型掺杂部8可以形成第二二极管D2。
此外,如图4所示,第一N型阱4自身还可以存在电阻R1,第一P型阱5自身还可以存在电阻R2。相应的,如图5所示,为本公开静电保护电路另一种示例性实施例的结构示意图,考虑到第一N型阱4、第一P型阱5自身的电阻,图4所示的该静电保护结构对应的静电保护电路还可以表示为如图5所示。图5所示的静电保护电路与图1所示的静电保护结构具有相同的工作原理和技术效果。
本示例性实施例中,如图6所示,为本公开静电保护结构另一种示例性实施例的结构示意图。所述半导体衬底还可以包括第二集成区,所述第一集成区和所述第二集成区间隔设置,所述静电保护结构还可以包括:第二N型阱10、第二P型阱11、第三N型掺杂部12、第三P型掺杂部13、第四N型掺杂部14、第四P型掺杂部15。第二N型阱10位于所述第二集成区;第二P型阱11位于所述第二集成区,且与所述第二N型阱10相邻设置。第三N型掺杂部12位于所述第二N型阱10内;第三P型掺杂部13位于所述第二N型阱10内,且所述第三P型掺杂部13位于所述第三N型掺杂部12靠近所述第二P型阱11的一侧;第四N型掺杂部14位于所述第二P型阱11内;第四P型掺杂部15位于所述第二P型阱11内,且第四P型掺杂部15位于所述第四N型掺杂部14远离所述第二N型阱10的一侧;其中,所述第三N型掺杂部12与所述第四P型掺杂部15电连接,所述第二N型掺杂部8与所述第三P型掺杂部13电连接。其中,掺杂阱的掺杂浓度可以小于掺杂部的掺杂浓度。第四N型掺杂部14和第四P型掺杂部15间隔设置,第三N型掺杂部12和第三P型掺杂部13间隔设置。
如图6所示,该静电保护结构可以形成图2所示的静电保护电路。其中,第一集成区中的第一P型阱5、第一N型阱4、第一N型掺杂部6、第一P型掺杂部7、第二N型掺杂部8、第二P型掺杂部9可以形成图2中的静电保护单元01。第二N型阱10、第二P型阱11、第三N型掺杂部12、第三P型掺杂部13、第四N型掺杂部14、第四P型掺杂部15可以形成图2中的静电保护单元02。其中,图6所示静电保护结构形成静电保护电路的方式已在上述内容进行了详细说明,此处不再赘述。
此外,如图6所示,第二N型阱10自身还可以存在电阻R3,第二P型阱11自身还可以存在电阻R4。相应的,如图7所示,为本公开静电保护电路另一种示例性实施例的结构示意图,考虑到第二N型阱10、第二P型阱11自身的电阻,图6所示的该静电保护结构对应的静电保护电路还可以表示为如图7所示。图7所示的静电保护电路与图2所示的静电保护结构具有相同的工作原理和技术效果。
本示例性实施例中,如图8所示,为本公开静电保护结构另一种示例性实施例的结构示意图。所述静电保护结构还可以包括:第三P型阱16、第五P型掺杂部17、第五N型掺杂部18、第六P型掺杂部19、第四P型阱20、第七P型掺杂部21、第六N型掺杂部22、第八P型掺杂部23。第三P型阱16位于所述第一集成区,且位于所述第一N型阱4远离所述第一P型阱5的一侧,所述第三P型阱16与所述第一N型阱4相邻设置;第五P型掺杂部17位于所述第一N型阱4内,且所述第五P型掺杂部17位于所述第一N型掺杂部6远离所述第一P型掺杂部7的一侧;第五N型掺杂部18位于所述第三P型阱16内,且所述第五N型掺杂部18位于所述第五P型掺杂部17远离所述第一N型掺杂部6的一侧;第六P型掺杂部19位于所述第三P型阱16内,且所述第六P型掺杂部19位于所述第五N型掺杂部18远离所述第一N型阱4的一侧;其中,所述第一N型掺杂部6与所述第六P型掺杂部19电连接。第四P型阱20位于所述第二集成区,且所述第四P型阱20位于所述第二N型阱10远离所述第二P型阱11的一侧,所述第四P型阱20与所述第二N型阱10相邻设置;第七P型掺杂部21位于所述第二N型阱10内,且所述第七P型掺杂部21位于所述第三N型掺杂部12远离所述第三P型掺杂部13的一侧;第六N型掺杂部22位于所述第四P型阱20内,且所述第六N型掺杂部22位于所述第七P型掺杂部21远离所述第三N型掺杂部12的一侧;第八P型掺杂部23位于所述第四P型阱20内,且所述第八P型掺杂部23位于所述第六N型掺杂部22远离所述第二N型阱10的一侧;其中,所述第三N型掺杂部12与所述第八P型掺杂部23电连接,第五N型掺杂部18与第七P型掺杂部21电连接。其中,掺杂阱的掺杂浓度可以小于掺杂部的掺杂浓度。第五P型掺杂部17与第一N型掺杂部6间隔设置,第五N型掺杂部18和第六P型掺杂部19间隔设置,第七P型掺杂部21与第三N型掺杂部12间隔设置,第六N型掺杂部22和第八P型掺杂部23间隔设置。
如图8所示,第五P型掺杂部17与第一N型阱4形成二极管D5,第五P型掺杂部17形成了PNP型三级管Q5的发射极,第一N型阱4形成了PNP型三极管Q5的基极,第三P型阱16形成了PNP型三极管Q5的集电极。第五N型掺杂部18和第三P型阱16形成二极管D6,第五N型掺杂部18形成了NPN型三极管Q6的发射极,第三P型阱16形成了NPN型三极管Q6的基极,第一N型阱4形成了NPN型三极管Q6的集电极。第七P型掺杂部21与第二N型阱10形成二极管D7,第七P型掺杂部21形成PNP型三极管Q7的发射极,第二N型阱形成PNP型三极管Q7的基极,第三P型阱20形成PNP型三极管Q7的集电极。第六N型掺杂部22和第三P型阱20形成二极管D8,第六N型掺杂部22形成NPN型三极管Q8的发射极,第三P型阱20形成NPN型三极管Q8的基极,第二N型阱10形成NPN型三极管Q8的集电极。所述静电保护结构还可以包括第一信号端V1、第二信号端V2、第三信号端V3。第一P型掺杂部7和第五P型掺杂部17可以用于连接静电保护结构的第一信号端V1,第四N型掺杂部14可以用于连接静电保护结构的第二信号端V2,第六N型掺杂部22可以用于连接静电保护结构的第三信号端V3。该静电保护结构不仅具有较小的触发电压、较快的触发速度、较高的维持电压,其还具有较小的面积、较低的电容,此外,串联的二极管可以降低芯片正常工作时候的漏电流。
该静电保护结构可以应用于一芯片,该芯片可以包括信号传输端、电源端、接地端。静电保护结构的第一信号端可以连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;或,静电保护结构的第一信号端可以连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;或,静电保护结构的第一信号端可以连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。其中,信号传输端可以为信号输出端或信号输入端。
此外,如图8所示,第一N型阱4自身还可以存在电阻R5,第三P型阱16自身还可以存在电阻R6,第二N型阱10自身还可以存在电阻R7,第三P型阱20自身还可以存在电阻R8。相应的,如图9所示,为本公开静电保护电路另一种示例性实施例的结构示意图,掺杂阱自身的电阻,图8所示的该静电保护结构对应的静电保护电路还可以表示为如图9所示。图9所示的静电保护电路与图3所示的静电保护结构具有相同的工作原理和技术效果。
如图10所示,为图8中静电保护结构的俯视图。第一N型阱4可以形成于环形P型阱24内,部分P型阱24可以形成第一P型阱5,部分P型阱24可以形成第三P型阱16。第二N型阱10可以形成于环形P型阱25内,部分P型阱25可以形成第二P型阱11,部分P型阱25可以形成第四P型阱20。
如图11所示,为本公开静电保护结构另一种示例性实施例的俯视图。第一P型掺杂部7和第五P型掺杂部17可以与其他P型掺杂部形成围绕第一N型掺杂部6的环形掺杂部。该环形掺杂部能够增加三极管Q1和Q5基极的有效面积,同时增加了作为发射极的第一P型掺杂部7和第五P型掺杂部17的扩散系数,从而通过三极管电流放大系数的影响,抬高静电保护结构的维持电压。
本示例性实施例中,如图12所示,为本公开静电保护结构另一种示例性实施例的结构示意图。所述静电保护结构还可以包括:第一N型深阱26,第一N型深阱26形成于所述半导体衬底3内,所述第一N型深阱26呈凹槽结构,所述第一N型阱4、第一P型阱5、第三P型阱16位于所述第一N型深阱26形成的凹槽内。所述静电保护结构还可以包括:第二N型深阱27,第二N型深阱27形成于所述半导体衬底内,所述第二N型深阱27呈凹槽结构,所述第二N型阱10、第二P型阱11、第四P型阱20位于所述第二N型深阱27形成的凹槽内。第一N型深阱26可以对第一N型阱4、第一P型阱5、第三P型阱16中的元器件起到噪音屏蔽作用,同时能够防止该元器件向P型半导体衬底漏电。同样的,第二N型深阱27可以对所述第二N型阱10、第二P型阱11、第四P型阱20中的元器件起到噪音屏蔽作用,同时能够防止该元器件向P型半导体衬底漏电。其中,第一N型深阱26可以位于第一集成区,第二N型深阱27可以位于第二集成区。
本示例性实施例中,如图12所示,所述静电保护结构还包括:第九P型掺杂部28,第九P型掺杂部28可以位于所述半导体衬底内,且所述第九P型掺杂部28可以位于所述第一集成区、第二集成区以外;其中,所述第九P型掺杂部28可以连接接地端VSS。第九P型掺杂部28可以用于将半导体衬底3接地。其中,接地端VSS可以理解为静电保护结构所在芯片的接地端。
本示例性实施例还提供一种芯片,该芯片包括上述的静电保护结构。本示例性实施例中,所述芯片包括电源端、接地端、信号传输端,所述芯片包括多个所述静电保护结构,多个所述静电保护结构包括:第一静电保护结构、第二静电保护结构、第三静电保护结构。第一静电保护结构的第一信号端连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;第二静电保护结构的第一信号端连接信号传输端,第二信号端连接接地端,第三信号端连接电源端;第三静电保护结构的第一信号端连接接地端,第二信号端连接信号传输端,第三信号端连接电源端。
如图13所示,为本公开芯片一种示例性实施例的结构示意图。该芯片可以包括核心处理电路29、电源端VDD、接地端VSS、信号输入端INPUT、信号输出端OUTPUT。该芯片可以包括五个图12或图8所示静电保护结构。其中,静电保护结构31的第一信号端连接电源端VDD,第二信号端V2连接信号输入端INPUT,第三信号端V3连接接地端VSS;静电保护结构32的第一信号端连接信号输入端INPUT,第二信号端V2连接接地端VSS,第三信号端V3连接电源端VDD;静电保护结构33的第一信号端连接信号输出端OUTPUT,第二信号端V2连接接地端VSS,第三信号端V3连接电源端VDD;静电保护结构34的第一信号端连接接地端VSS,第二信号端V2连接信号输出端OUTPUT,第三信号端V3连接电源端VDD;静电保护结构35的第一信号端连接接地端VSS,第二信号端V2连接信号输入端INPUT,第三信号端V3连接电源端VDD。静电保护结构36的第一信号端连接电源端VDD,第二信号端V2连接输出端OUTPUT,第三信号端V3连接接地端VSS。其中,该芯片可以为存储芯片等任意芯片。应该理解的是,该芯片除了包括信号输出端和信号输出端以外,还可以包括其他信号传输端。
本示例性实施例还提供一种芯片,该芯片包括上述的静电保护电路。本示例性实施例中,所述芯片可以包括电源端、接地端、信号传输端,所述芯片包括多个所述静电保护电路,多个所述静电保护电路包括:第一静电保护电路、第二静电保护电路、第三静电保护电路。第一静电保护电路的第一信号端连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;第二静电保护电路的第一信号端连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;第三静电保护电路的第一信号端连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。具体的,该芯片可以包括6个图3所示的静电保护电路,其中,6个静电保护电路在芯片中的连接方式可以与图13中静电保护结构的连接方式相同,此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的内容后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (12)
1.一种静电保护结构,其特征在于,包括:
半导体衬底,包括第一集成区;
第一N型阱,位于所述第一集成区;
第一P型阱,位于所述第一集成区,且与所述第一N型阱相邻设置;
第一N型掺杂部,位于所述第一N型阱内;
第一P型掺杂部,位于所述第一N型阱内,且所述第一P型掺杂部位于所述第一N型掺杂部靠近所述第一P型阱的一侧;
第二N型掺杂部,位于所述第一P型阱内;
第二P型掺杂部,位于所述第一P型阱内,且位于所述第二N型掺杂部远离所述第一N型阱的一侧;
其中,所述第一N型掺杂部与所述第二P型掺杂部电连接;
所述半导体衬底还包括第二集成区,所述第一集成区和所述第二集成区间隔设置,所述静电保护结构还包括:
第二N型阱,位于所述第二集成区;
第二P型阱,位于所述第二集成区,且与所述第二N型阱相邻设置;
第三N型掺杂部,位于所述第二N型阱内;
第三P型掺杂部,位于所述第二N型阱内,且所述第三P型掺杂部位于所述第三N型掺杂部靠近所述第二P型阱的一侧;
第四N型掺杂部,位于所述第二P型阱内;
第四P型掺杂部,位于所述第二P型阱内,且位于所述第四N型掺杂部远离所述第二N型阱的一侧;
其中,所述第三N型掺杂部与所述第四P型掺杂部电连接,所述第二N型掺杂部与所述第三P型掺杂部电连接;
所述静电保护结构还包括:
第三P型阱,位于所述第一集成区,且位于所述第一N型阱远离所述第一P型阱的一侧,所述第三P型阱与所述第一N型阱相邻设置;
第五P型掺杂部,位于所述第一N型阱内,且所述第五P型掺杂部位于所述第一N型掺杂部远离所述第一P型掺杂部的一侧;
第五N型掺杂部,位于所述第三P型阱内;
第六P型掺杂部,位于所述第三P型阱内,且所述第六P型掺杂部位于所述第五N型掺杂部远离所述第一N型阱的一侧;
其中,所述第一N型掺杂部与所述第六P型掺杂部电连接。
2.根据权利要求1所述的静电保护结构,其特征在于,所述静电保护结构还包括:
第四P型阱,位于所述第二集成区,且所述第四P型阱位于所述第二N型阱远离所述第二P型阱的一侧,所述第四P型阱与所述第二N型阱相邻设置;
第七P型掺杂部,位于所述第二N型阱内,且所述第七P型掺杂部位于所述第三N型掺杂部远离所述第三P型掺杂部的一侧;
第六N型掺杂部,位于所述第四P型阱内;
第八P型掺杂部,位于所述第四P型阱内,且所述第八P型掺杂部位于所述第六N型掺杂部远离所述第二N型阱的一侧;
其中,所述第三N型掺杂部与所述第八P型掺杂部电连接,第五N型掺杂部与第七P型掺杂部电连接。
3.根据权利要求2所述的静电保护结构,其特征在于,所述半导体衬底为P型半导体衬底。
4.根据权利要求3所述的静电保护结构,其特征在于,所述静电保护结构还包括:
第一N型深阱,形成于所述半导体衬底内,所述第一N型深阱呈凹槽结构,所述第一N型阱、第一P型阱、第三P型阱位于所述第一N型深阱形成的凹槽内。
5.根据权利要求3所述的静电保护结构,其特征在于,所述静电保护结构还包括:
第二N型深阱,形成于所述半导体衬底内,所述第二N型深阱呈凹槽结构,所述第二N型阱、第二P型阱、第四P型阱位于所述第二N型深阱形成的凹槽内。
6.根据权利要求3所述的静电保护结构,其特征在于,所述静电保护结构还包括:
第九P型掺杂部,位于所述半导体衬底内,且所述第九P型掺杂部位于所述第一集成区、第二集成区以外;
其中,所述第九P型掺杂部连接接地端。
7.根据权利要求2-5任一项所述的静电保护结构,其特征在于,所述静电保护结构还可以包括第一信号端、第二信号端、第三信号端,所述第一P型掺杂部和所述第五P型掺杂部用于连接所述静电保护结构的第一信号端,所述第四N型掺杂部用于连接所述静电保护结构的第二信号端,所述第六N型掺杂部用于连接所述静电保护结构的第三信号端。
8.一种静电保护电路,其特征在于,包括至少一个静电保护单元,所述静电保护单元包括:
晶闸管,包括:
PNP型三极管,发射极形成所述晶闸管的阳极,基极连接第一节点,集电极连接第二节点;
NPN型三极管,集电极连接所述第一节点,基极连接所述第一节点和第二节点,发射极形成所述晶闸管的阴极;
第一二极管,所述第一二极管的阳极连接所述晶闸管的阳极,所述第一二极管的阴极连接所述第一节点;
第二二极管,所述第二二极管的阳极连接所述第一节点,所述第二二极管的阴极连接所述晶闸管的阴极;
所述静电保护电路中晶闸管的阳极形成该静电保护单元的阳极,所述静电保护电路中晶闸管的阴极形成该静电保护单元的阴极;
所述静电保护电路包括多个所述静电保护单元,多个所述静电保护单元串联连接,且在相邻的两所述静电保护单元中,一个静电保护单元的阳极和另一静电保护单元的阴极连接;
所述静电保护电路包括:
第一信号端、第二信号端、第三信号端;
第一静电保护单元组,包括:
第一静电保护单元,阳极连接所述第一信号端;
第二静电保护单元,阳极连接所述第一静电保护单元的阴极,阴极连接所述第二信号端;
第二静电保护单元组,包括:
第三静电保护单元,阳极连接所述第一信号端;
第四静电保护单元,阳极连接所述第三静电保护单元的阴极,阴极连接所述第三信号端;
其中,所述第一静电保护单元、第二静电保护单元、第三静电保护单元、第四静电保护单元形成多个所述静电保护单元。
9.一种芯片,其特征在于,包括权利要求1-7任一项所述的静电保护结构。
10.根据权利要求9所述的芯片,其特征在于,所述芯片包括电源端、接地端、信号传输端,所述芯片包括多个所述静电保护结构,当所述静电保护结构包括第一信号端、第二信号端、第三信号端时,多个所述静电保护结构包括:
第一静电保护结构,第一信号端连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;
第二静电保护结构,第一信号端连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;
第三静电保护结构,第一信号端连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。
11.一种芯片,其特征在于,包括权利要求8所述的静电保护电路。
12.根据权利要求11所述的芯片,其特征在于,所述芯片包括电源端、接地端、信号传输端,所述芯片包括多个所述静电保护电路,当所述静电保护电路包括第一信号端、第二信号端、第三信号端时,多个所述静电保护电路包括:
第一静电保护电路,第一信号端连接所述电源端,第二信号端连接所述信号传输端,第三信号端连接所述接地端;
第二静电保护电路,第一信号端连接所述信号传输端,第二信号端连接所述接地端,第三信号端连接所述电源端;
第三静电保护电路,第一信号端连接所述接地端,第二信号端连接所述信号传输端,第三信号端连接所述电源端。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011538427.9A CN114664811B (zh) | 2020-12-23 | 2020-12-23 | 静电保护结构、静电保护电路、芯片 |
PCT/CN2021/111532 WO2022134606A1 (zh) | 2020-12-23 | 2021-08-09 | 静电保护结构、静电保护电路、芯片 |
US17/451,670 US20230040542A1 (en) | 2020-12-23 | 2021-10-21 | Esd protection structure, esd protection circuit, and chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011538427.9A CN114664811B (zh) | 2020-12-23 | 2020-12-23 | 静电保护结构、静电保护电路、芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114664811A CN114664811A (zh) | 2022-06-24 |
CN114664811B true CN114664811B (zh) | 2024-07-19 |
Family
ID=82025112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011538427.9A Active CN114664811B (zh) | 2020-12-23 | 2020-12-23 | 静电保护结构、静电保护电路、芯片 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230040542A1 (zh) |
CN (1) | CN114664811B (zh) |
WO (1) | WO2022134606A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054861A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
CN106898606A (zh) * | 2015-12-21 | 2017-06-27 | 爱思开海力士有限公司 | 具有低触发电压的静电放电保护器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120068142A (ko) * | 2010-12-17 | 2012-06-27 | 에스케이하이닉스 주식회사 | 방전소자 |
US20140167169A1 (en) * | 2012-12-18 | 2014-06-19 | Macronix International Co., Ltd. | Esd protection circuit |
US9368486B2 (en) * | 2014-02-17 | 2016-06-14 | Allegro Microsystems, Llc | Direct connected silicon controlled rectifier (SCR) having internal trigger |
JP2019036647A (ja) * | 2017-08-17 | 2019-03-07 | セイコーエプソン株式会社 | 静電気保護回路、半導体装置、及び、電子機器 |
CN111725201B (zh) * | 2019-03-20 | 2023-03-24 | 中芯国际集成电路制造(上海)有限公司 | Scr静电保护结构及其形成方法 |
US11342323B2 (en) * | 2019-05-30 | 2022-05-24 | Analog Devices, Inc. | High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions |
CN111092117A (zh) * | 2020-02-21 | 2020-05-01 | 上海维安半导体有限公司 | 一种低钳位内嵌降容二极管的新型可控硅器件 |
-
2020
- 2020-12-23 CN CN202011538427.9A patent/CN114664811B/zh active Active
-
2021
- 2021-08-09 WO PCT/CN2021/111532 patent/WO2022134606A1/zh active Application Filing
- 2021-10-21 US US17/451,670 patent/US20230040542A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054861A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
CN106898606A (zh) * | 2015-12-21 | 2017-06-27 | 爱思开海力士有限公司 | 具有低触发电压的静电放电保护器件 |
Also Published As
Publication number | Publication date |
---|---|
WO2022134606A1 (zh) | 2022-06-30 |
CN114664811A (zh) | 2022-06-24 |
US20230040542A1 (en) | 2023-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10134724B2 (en) | Electro-static discharge protection devices having a low trigger voltage | |
US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
US8981426B2 (en) | Electrostatic discharge protection device | |
US9343413B2 (en) | ESD protection for high voltage applications | |
CN100539147C (zh) | 可避免闩锁的半导体电路 | |
US20170069620A1 (en) | Semiconductor device layout structure | |
JP2004336032A (ja) | 静電気放電エネルギーを導通するための集積回路の構造 | |
US9076654B2 (en) | Semiconductor device | |
KR102462819B1 (ko) | 반도체 장치 | |
US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
US10192863B2 (en) | Series connected ESD protection circuit | |
CN114743967A (zh) | 静电保护结构、静电保护电路、芯片 | |
US7023676B2 (en) | Low-voltage triggered PNP for ESD protection in mixed voltage I/O interface | |
KR100750588B1 (ko) | 정전기 방전 보호회로 | |
US20230290771A1 (en) | Electro-static discharge protection devices having a low trigger voltage | |
US20240222361A1 (en) | Electrostatic discharge protection device | |
US8780511B2 (en) | Electrostatic discharge protection circuit | |
CN114664811B (zh) | 静电保护结构、静电保护电路、芯片 | |
US8913358B2 (en) | Latch-up immune ESD protection | |
US20080121925A1 (en) | Low voltage triggered silicon controlled rectifier | |
CN112054668A (zh) | 一种提高esd器件抗闩锁效应能力的电路 | |
CN212435579U (zh) | 一种提高esd器件抗闩锁效应能力的电路 | |
US20240222959A1 (en) | Electrostatic discharge protection device | |
KR20130047345A (ko) | 정전기 방전 보호 장치 | |
US20230012968A1 (en) | Electro-static discharge protection structure and chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |