JP6398696B2 - 静電気保護回路及び半導体集積回路装置 - Google Patents
静電気保護回路及び半導体集積回路装置 Download PDFInfo
- Publication number
- JP6398696B2 JP6398696B2 JP2014258194A JP2014258194A JP6398696B2 JP 6398696 B2 JP6398696 B2 JP 6398696B2 JP 2014258194 A JP2014258194 A JP 2014258194A JP 2014258194 A JP2014258194 A JP 2014258194A JP 6398696 B2 JP6398696 B2 JP 6398696B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- circuit
- protection circuit
- electrostatic protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000001514 detection method Methods 0.000 claims description 51
- 238000009792 diffusion process Methods 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 22
- 230000003068 static effect Effects 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1及び図2は、本発明の各実施形態に係る静電気保護回路を内蔵する半導体集積回路装置の構成例を示す回路図である。この半導体集積回路装置は、電源端子P1及びP2と、信号端子P3と、ダイオード1及び2と、電源配線3及び4と、静電気保護回路10と、内部回路20とを含んでいる。電源配線3及び4の各々は、抵抗成分を有している。また、内部回路20は、PチャネルMOSトランジスターQP20と、NチャネルMOSトランジスターQN20とを含んでいる。
VF+VW+VPC<VDMG ・・・(1)
ここで、VFはダイオード1の順方向電圧であり、VWは電源配線3の抵抗成分にサージ電流IESDが流れた際に発生する電圧であり、VPCは静電気保護回路10にサージ電流IESDが流れた際に発生する電圧である。
VF+VW+VPC<VDMG ・・・(2)
ここで、VFはダイオード2の順方向電圧であり、VWは電源配線4の抵抗成分にサージ電流IESDが流れた際に発生する電圧であり、VPCは静電気保護回路10にサージ電流IESDが流れた際に発生する電圧である。
図3は、本発明の第1の実施形態に係る静電気保護回路の構成例を示す回路図である。図3に示すように、静電気保護回路10aは、複数のクランプ回路(図3においては、一例として、4つのダイオードD1〜D4を示す)と、インピーダンス素子としての抵抗素子R1と、放電回路11と、検出回路12と、スイッチ回路としてのPチャネルMOSトランジスターQP1とを含んでいる。
ノードN1とノードN2との間に正の電圧(ノードN1の電位>ノードN2の電位)が印加されて、ダイオードD1〜D4がブレークダウンすると、ノードN1からダイオードD1〜D4及び抵抗素子R1を介してノードN2に電流が流れ始める。
図6は、本発明の第2の実施形態に係る静電気保護回路の構成例を示す回路図である。本発明の第1の実施形態において、複数のダイオードの内の少なくとも1つの替りに、ダイオード以外のクランプ回路を用いても良い。また、スイッチ回路が接続される位置を変更しても良い。図6においては、一例として、図3に示す第1の実施形態に係る静電気保護回路において、ダイオードD1〜D4をクランプ回路13〜15に置き換え、クランプ回路13と並列にトランジスターQP1が接続された静電気保護回路10bが示されている。その他の点に関しては、第2の実施形態は、第1の実施形態と同様である。
図7は、本発明の第3の実施形態に係る静電気保護回路の構成例を示す回路図である。第3の実施形態に係る静電気保護回路10cにおいては、図6に示す第2の実施形態に係る静電気保護回路に対して、検出回路12及びPチャネルMOSトランジスターQP1の替りに検出回路12a及びNチャネルMOSトランジスターQN1が用いられる。その他の点に関しては、第3の実施形態は、第2の実施形態と同様である。
図8は、本発明の第4の実施形態に係る静電気保護回路の構成例を示す回路図である。第4の実施形態に係る静電気保護回路10dにおいては、図6に示す第2の実施形態に係る静電気保護回路に対して、検出回路12の替りに検出回路12bが用いられ、PチャネルMOSトランジスターQP2が追加されている。その他の点に関しては、第4の実施形態は、第2の実施形態と同様である。
図10は、本発明の第5の実施形態に係る静電気保護回路の構成例を示す回路図である。本発明の第1〜第4の実施形態において、PチャネルMOSトランジスターとNチャネルMOSトランジスターとを入れ替えて、それに応じて各素子の接続を変更しても良い。図10においては、一例として、第1の実施形態に係る静電気保護回路においてPチャネルMOSトランジスターとNチャネルMOSトランジスターとを入れ替えた静電気保護回路10eが示されている。
ノードN1とノードN2との間に正の電圧(ノードN1の電位>ノードN2の電位)が印加されて、ダイオードD1〜D4がブレークダウンすると、ノードN1から抵抗素子R1及びダイオードD1〜D4を介してノードN2に電流が流れ始める。
Rf=Rs×W/L
=20Ω×200um÷0.18um≒22kΩ
従って、ゲート電極の長手方向における中心位置をゲート電極の代表的な位置として考えると、ゲート電極の中心位置から端部までの寄生抵抗Rgの値(Rf/2)は、約11kΩとなる。
Cg=(ε0×εr/t)×W×L
=(8.85pF/m×3.9÷3.5nm)×200um×0.18um
≒0.36pF
ここで、ε0は真空の誘電率であり、εrはシリコンの比誘電率である。
td=Rg×Cg×3
=11kΩ×0.36pF×3≒12ns
一般的に、人体モデル(HBM)試験法におけるESDサージ電流の立ち上がり時間は10ns程度である。従って、図14(b)に示す比較例のトランジスターにおいては、トランジスターの放電動作がESDサージ電流に追従せず、静電気保護回路が機能しない可能性がある。
図17は、本発明の各実施形態において使用可能なクランプ回路の例を示す図である。本発明の各実施形態においては、図6〜図8に示すクランプ回路13〜15の各々として、図17の(a)〜(h)に示すクランプ回路を用いることができる。なお、図17において、「N+」は、高電位側のノードを表しており、「N−」は、低電位側のノードを表している。
本発明の各実施形態において、インピーダンス素子として、抵抗素子の他に、図17の(a)〜(h)のいずれかに示す素子と抵抗素子とを直列に接続したものを用いることもできる。特に、図17の(a)、(d)、(f)、及び、(g)に示す素子は、抵抗素子よりもインピーダンスのばらつきを小さくすることができる。一方、図17の(b)に示す素子は、素子の両端に発生する電位差が小さいので、電圧の微調整に用いることができる。
本発明の各実施形態に係る静電気保護回路の放電回路において、MOSトランジスター(Metal Oxide Semiconductor FET:金属酸化膜型電界効果トランジスター)の他にも、電流を流す機能を有すると共に電流をオン/オフ制御する端子を有する3端子素子や回路等を用いることができる。
Claims (9)
- 第1の端子に第1のノードを介して接続されると共に、第2の端子に第2のノードを介して接続された静電気保護回路であって、
前記第1及び第2のノードの内の一方と第3のノードとの間に直列に接続された複数のクランプ回路と、
前記第3のノードと前記第1及び第2のノードの内の他方との間に接続されたインピーダンス素子と、
前記第1のノードと前記第2のノードとの間に接続され、前記インピーダンス素子の両端に発生する電位差が第1の値以上となったときに導通状態になる放電回路と、
直列に接続されたPチャネルトランジスター及びNチャネルトランジスターで構成されたインバーターを含み、前記インピーダンス素子の両端に発生する電位差が前記インバーターの論理閾値よりも大きくなったときに出力信号を活性化する検出回路と、
前記複数のクランプ回路の内の少なくとも1つと並列に接続され、前記検出回路の出力信号が活性化されているときに導通状態になるスイッチ回路と、
を備える静電気保護回路。 - 前記インバーターの論理閾値が、前記第1の値よりも大きい、請求項1記載の静電気保護回路。
- 前記検出回路が、直列に接続されたPチャネルトランジスター及びNチャネルトランジスターで構成された第2のインバーターをさらに含み、前記インピーダンス素子の両端に発生する電位差が前記第2のインバーターの論理閾値よりも大きくなったときに第2の出力信号を活性化し、
前記複数のクランプ回路の内の他の少なくとも1つと並列に接続され、前記検出回路の第2の出力信号が活性化されているときに導通状態になる第2のスイッチ回路をさらに備える、請求項1又は2記載の静電気保護回路。 - 前記放電回路が、前記第2のノードの電位が前記第1のノードの電位よりも所定の値以上高いときに、前記第2のノードから前記第1のノードに向けて電流を流す、請求項1〜3のいずれか1項記載の静電気保護回路。
- 前記放電回路が、前記第1及び第2のノードの内の前記一方に接続されたドレイン及び前記第1及び第2のノードの内の前記他方に接続されたソースを有する少なくとも1つのトランジスターを含み、
第1導電型の半導体基板又は第1導電型のウエル内において、前記少なくとも1つのトランジスターのドレインである複数の第2導電型の不純物拡散領域が、前記第1及び第2のノードの内の前記他方に電気的に接続された第1導電型の不純物拡散領域の平行な複数の辺にそれぞれ対向して配置されている、
請求項1〜4のいずれか1項記載の静電気保護回路。 - 前記少なくとも1つのトランジスターが、並列接続された第1のトランジスター及び第2のトランジスターを含み、
前記半導体基板又は前記ウエル内において、前記第1のトランジスターのドレインである複数の第2導電型の不純物拡散領域が、前記第1導電型の不純物拡散領域の平行な複数の辺にそれぞれ対向して配置されており、前記第2のトランジスターのドレインである複数の第2導電型の不純物拡散領域が、前記第1導電型の不純物拡散領域の平行な複数の辺にそれぞれ対向して配置されている、
請求項5記載の静電気保護回路。 - 前記少なくとも1つのトランジスターのゲート電極の両端部分が、メタル配線又はポリシリコン配線に電気的に接続されている、請求項5又は6記載の静電気保護回路。
- 前記クランプ回路が、ダイオードと、ゲートがドレイン又はソースに接続されたPチャネルトランジスター又はNチャネルトランジスターとの内の少なくとも1つを含む、請求項1〜7のいずれか1項記載の静電気保護回路。
- 請求項1〜8のいずれか1項記載の静電気保護回路を備える半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014258194A JP6398696B2 (ja) | 2014-12-22 | 2014-12-22 | 静電気保護回路及び半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014258194A JP6398696B2 (ja) | 2014-12-22 | 2014-12-22 | 静電気保護回路及び半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016119388A JP2016119388A (ja) | 2016-06-30 |
JP6398696B2 true JP6398696B2 (ja) | 2018-10-03 |
Family
ID=56243140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014258194A Expired - Fee Related JP6398696B2 (ja) | 2014-12-22 | 2014-12-22 | 静電気保護回路及び半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6398696B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112478A (ja) | 2015-12-16 | 2017-06-22 | セイコーエプソン株式会社 | 静電気保護回路、半導体集積回路装置、及び、電子機器 |
JP7089463B2 (ja) * | 2018-12-11 | 2022-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置システム |
CN112350290B (zh) * | 2019-08-06 | 2023-01-31 | 世界先进积体电路股份有限公司 | 操作电路 |
JP2022180756A (ja) * | 2021-05-25 | 2022-12-07 | セイコーエプソン株式会社 | Esd保護回路、半導体装置、電子機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463520A (en) * | 1994-05-09 | 1995-10-31 | At&T Ipm Corp. | Electrostatic discharge protection with hysteresis trigger circuit |
JP3901549B2 (ja) * | 2002-03-07 | 2007-04-04 | 松下電器産業株式会社 | 半導体集積回路装置 |
JP4942007B2 (ja) * | 2004-10-25 | 2012-05-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2007096211A (ja) * | 2005-09-30 | 2007-04-12 | Ricoh Co Ltd | 半導体装置 |
JP5431791B2 (ja) * | 2009-05-27 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 静電気保護回路 |
JP2011151330A (ja) * | 2010-01-25 | 2011-08-04 | Panasonic Corp | 電界効果型トランジスタ |
DE102010030064B4 (de) * | 2010-06-15 | 2022-04-28 | Infineon Technologies Ag | Schutzschaltung |
TW201316007A (zh) * | 2011-10-03 | 2013-04-16 | Fitipower Integrated Tech Inc | 靜電偵測電路 |
-
2014
- 2014-12-22 JP JP2014258194A patent/JP6398696B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016119388A (ja) | 2016-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9478979B2 (en) | Semiconductor ESD circuit and method | |
TWI469308B (zh) | 電源箝制靜電放電防護電路 | |
JP5540801B2 (ja) | Esd保護回路及び半導体装置 | |
US8711533B2 (en) | Semiconductor integrated circuit | |
US20060152868A1 (en) | ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP | |
US20030076636A1 (en) | On-chip ESD protection circuit with a substrate-triggered SCR device | |
US8208234B2 (en) | Circuit with ESD protection for a switching regulator | |
JP6398696B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US9991253B2 (en) | Protection element, protection circuit, and semiconductor integrated circuit | |
US9812437B2 (en) | Semiconductor integrated circuit device, and electronic appliance using the same | |
JP4980575B2 (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP4763324B2 (ja) | 静電保護回路及び該静電保護回路を含む半導体装置 | |
TWI406392B (zh) | 靜電放電防護裝置及靜電放電防護電路 | |
JP4723443B2 (ja) | 半導体集積回路 | |
US9245988B2 (en) | Electrostatic discharge protection device and electronic apparatus thereof | |
JP5548284B2 (ja) | 半導体集積回路 | |
US7087968B1 (en) | Electrostatic discharge protection circuit and semiconductor circuit therewith | |
CN107293537B (zh) | 静电放电保护装置、存储器元件及静电放电保护方法 | |
JP6384223B2 (ja) | 静電気保護回路および集積回路 | |
US8861151B2 (en) | Overvoltage protection circuit and semiconductor integrated circuit | |
KR101239102B1 (ko) | Esd보호 회로 | |
JP2014053497A (ja) | Esd保護回路 | |
JP6009597B2 (ja) | 過電圧保護回路及び半導体集積回路 | |
JP2011222549A (ja) | 静電気保護回路及び集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6398696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |