TW201316007A - 靜電偵測電路 - Google Patents

靜電偵測電路 Download PDF

Info

Publication number
TW201316007A
TW201316007A TW100135693A TW100135693A TW201316007A TW 201316007 A TW201316007 A TW 201316007A TW 100135693 A TW100135693 A TW 100135693A TW 100135693 A TW100135693 A TW 100135693A TW 201316007 A TW201316007 A TW 201316007A
Authority
TW
Taiwan
Prior art keywords
adjacent
drain
source
transistor
pmos transistor
Prior art date
Application number
TW100135693A
Other languages
English (en)
Inventor
Ching-Hua Huang
Original Assignee
Fitipower Integrated Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fitipower Integrated Tech Inc filed Critical Fitipower Integrated Tech Inc
Priority to TW100135693A priority Critical patent/TW201316007A/zh
Priority to CN201110349736.6A priority patent/CN103036552A/zh
Priority to US13/534,034 priority patent/US20130083437A1/en
Priority to JP2012202481A priority patent/JP2013080914A/ja
Publication of TW201316007A publication Critical patent/TW201316007A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種靜電偵測電路包括串聯連接於電源線與地線之間的電阻及開關單元。當電源線上存在靜電時，該開關單元導通，使得該電阻的兩端產生偵測電壓，該偵測電壓用於觸發一靜電保護電路消除靜電或一控制電路保存數據。

Description

靜電偵測電路
本發明涉及電子技術領域，特別涉及一種靜電偵測電路。
在積體電路（integrated circuit, IC）設計中，為了避免靜電進到IC時損壞IC，通常都利用一個靜電偵測電路去偵測靜電的發生，並觸發IC內部的靜電保護電路將靜電電流導入接地，以消除靜電。
由於靜電事件的發生通常會持續一段時間的，因此大部分靜電偵測電路都係基於充電時間常數來設計的。傳統的靜電偵測電路利用電阻與電容來實現所需的充電時間常數（T=R1*C）。然而，靜電事件發生的時間至少在200ns以上，因而需要大的電阻或電容來實現此靜電偵測電路，而大的電阻及電容所佔用電路板的面積也較大，對應地，在高壓應用上所需要的面積會比低壓應用上大很多。因此，在實際應用的IC上將會受到設計尺寸的制約，並且利用電阻及電容來實現的靜電偵測電路只能操作在其所設計的充電時間常數的週期中，有較大的局限性。
鑒於此，有必要提供一種不受限於充電時間常數的靜電偵測電路。
一種靜電偵測電路，其包括串聯連接於電源線與地線之間的電阻及開關單元，當電源線上存在靜電時，該開關單元導通，使得該電阻的兩端產生偵測電壓，該偵測電壓用於觸發一靜電保護電路消除靜電或一控制電路保存數據。
上述靜電偵測電路，藉由一開關單元來取代習知技術中的電容，因此不會受限於充電時間常數。只要電源線上存在靜電，開關單元就會導通，使得電阻的兩端產生偵測電壓，從而觸發靜電保護電路消除靜電或一控制電路保存數據，避免了靜電對IC造成的影響。
如圖1所示，其為第一較佳實施方式的靜電偵測電路10的功能模組圖。靜電偵測電路10包括電阻R1及開關單元12。電阻R1的第一端藉由開關單元12連接電源線Vdd，電阻R1的第二端連地線Vss。當電源線Vdd上存在靜電時，開關單元12導通，使得電阻R1的兩端產生偵測電壓。上述偵測電壓用於觸發一靜電保護電路30消除靜電或一控制電路30及時保存數據，防止數據丟失。
如圖2所示，第一較佳實施方式的開關單元12包括依次串聯連接的複數個PMOS管QP1, QP2, …QPn，每個PMOS管的柵極與汲極連接。電源線Vdd與相鄰的PMOS管QP1的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接，電阻R1的第一端與相鄰的PMOS管QPn的汲極連接。當電源線Vdd上存在靜電時，複數個PMOS管Qp1, Qp2, …Qpn均導通，電阻R1的兩端產生偵測電壓。當電源線Vdd上不存在靜電時，複數個PMOS管QP1, QP2, …QPn均截止，電阻R1的兩端不會產生偵測電壓。
如圖3所示，第二較佳實施方式的開關單元12包括依次串聯連接的複數個NMOS管QN1, QN2, …QNn，每個NMOS管的柵極與汲極連接，電源線Vdd與相鄰的NMOS管QN1的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接，電阻R1的第一端與相鄰的NMOS管QNn的源極連接。當電源線Vdd上存在靜電時，複數個NMOS管QN1, QN2, …QNn均導通，電阻R1的兩端產生偵測電壓。當電源線Vdd上不存在靜電時，複數個NMOS管QN1, QN2, …QNn均截止，電阻R1的兩端不會產生偵測電壓。
如圖4所示，第三較佳實施方式的開關單元12包括依次串聯連接的複數個PMOS管Qp1, Qp2, …Qpn及複數個NMOS管Qn1, Qn2, …Qnn。每個PMOS管的柵極與汲極連接，每個NMOS管的柵極與汲極連接。電源線Vdd與相鄰的PMOS管Qp1的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接。PMOS管Qpn的汲極與NMOS管Qn1的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接。電阻R1的第一端與NMOS管Qnn的源極連接。可以理解的係，NMOS管的數量也可以係一個。當電源線Vdd上存在靜電時，複數個PMOS管Qp1, Qp2, …Qpn及複數個NMOS管Qn1, Qn2, …Qnn均導通，電阻R1的兩端產生偵測電壓。當電源線Vdd上不存在靜電時，複數個PMOS管Qp1, Qp2, …Qpn及複數個NMOS管Qn1, Qn2, …Qnn均截止，電阻R1的兩端不會產生偵測電壓。可以理解的係，PMOS管的數量也可以係一個。
如圖5所示，第四較佳實施方式的開關單元12包括依次串聯連接的複數個二极體D1, D2, …Dn，電源線Vdd與相鄰的二极體D1的陰極連接；每個二极體的陰極與相鄰的二极體的陽極連接，每個二极體的陽極與相鄰的二极體的陰極連接；電阻R1的第一端與相鄰的二极體Dn的陽極連接。當電源線Vdd上存在靜電時，複數個二极體D1, D2, …Dn被反向擊穿，電阻R1的兩端產生偵測電壓。
如圖6所示，其為第二較佳實施方式的靜電偵測電路20的功能模組圖。靜電偵測電路20包括電阻R2及開關單元24，電阻R2的第一端連接電源線Vdd，電阻R2的第二端藉由開關單元24連地線Vss。當電源線Vdd上存在靜電時，開關單元24導通，使得電阻R2的兩端產生偵測電壓。上述偵測電壓用於觸發一靜電保護電路30消除靜電或一控制電路30及時保存數據，防止數據丟失。
如圖7所示，第一較佳實施方式的開關單元24包括依次串聯連接的複數個PMOS管QP1, QP2, …QPn，每個PMOS管的柵極與汲極連接。電阻R2的第二端與相鄰的PMOS管QP1的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接，地線Vss與相鄰的PMOS管QPn的汲極連接。當電源線Vdd上存在靜電時，複數個PMOS管Qp1, Qp2, …Qpn均導通，電阻R2的兩端產生偵測電壓。當電源線Vdd上不存在靜電時，複數個PMOS管QP1, QP2, …QPn均截止，電阻R2的兩端不會產生偵測電壓。
如圖8所示，第二較佳實施方式的開關單元24包括依次串聯連接的複數個NMOS管QN1, QN2, …QNn，每個NMOS管的柵極與汲極連接，電阻R2的第二端與相鄰的NMOS管QN1的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接，地線Vss與相鄰的NMOS管QNn的源極連接。當電源線Vdd上存在靜電時，複數個NMOS管QN1, QN2, …QNn均導通，電阻R2的兩端產生偵測電壓。當電源線Vdd上不存在靜電時，複數個NMOS管QN1, QN2, …QNn均截止，電阻R2的兩端不會產生偵測電壓。
如圖9所示，第三較佳實施方式的開關單元24包括依次串聯連接的複數個PMOS管Qp1, Qp2, …Qpn及複數個NMOS管Qn1, Qn2, …Qnn。每個PMOS管的柵極與汲極連接，每個NMOS管的柵極與汲極連接。電阻R2的第二端與PMOS管Qp1的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接。PMOS管Qpn的汲極與NMOS管Qn1的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接。地線Vss與NMOS管Qnn的源極連接。可以理解的係，NMOS管的數量也可以係一個。當電源線Vdd上存在靜電時，複數個PMOS管Qp1, Qp2, …Qpn及複數個NMOS管Qn1, Qn2, …Qnn均導通，電阻R2的兩端產生偵測電壓。當電源線Vdd上不存在靜電時，複數個PMOS管Qp1, Qp2, …Qpn及複數個NMOS管Qn1, Qn2, …Qnn均截止，電阻R2的兩端不會產生偵測電壓。可以理解的係，PMOS管的數量也可以係一個。
如圖10所示，第四較佳實施方式的開關單元24包括依次串聯連接的複數個二极體D1, D2, …Dn，電阻R2的第二端與相鄰的二极體D1的陰極連接；每個二极體的陰極與相鄰的二极體的陽極連接，每個二极體的陽極與相鄰的二极體的陰極連接；地線Vss與相鄰的二极體Dn的陽極連接。當電源線Vdd上存在靜電時，複數個二极體D1, D2, …Dn被反向擊穿，電阻R1的兩端產生偵測電壓。
上述靜電偵測電路10或20，藉由一開關單元來取代習知技術中的電容，因此不會受限於充電時間常數。只要電源線上存在靜電，開關單元就會導通，使得電阻的兩端產生偵測電壓，從而觸發靜電保護電路消除靜電或一控制電路保存數據，避免了靜電對IC造成的影響。
如圖11所示，其為圖1或圖6所示靜電偵測電路進一步包括複數個緩衝器B1、B2、…Bn的電路圖。靜電偵測電路40還包括連接於電阻與開關單元之間的偵測輸出端42，複數個緩衝器B1、B2、…Bn依次串聯連接於偵測輸出端42與靜電保護電路或控制電路30之間。每個緩衝器作訊號反向或增加推力來觸發靜電保護電路或控制電路30。
每個緩衝器包括第一電源輸入端、第二電源輸入端、輸入端及輸出端，每個緩衝器的第一電源輸入端連接電源線Vdd，每個緩衝器的第二電源輸入端連地線Vss；該偵測輸出端42與相鄰的緩衝器B1的輸入端連接，每個緩衝器的輸入端與相鄰的緩衝器的輸出端連接，每個緩衝器的輸出端與相鄰的緩衝器的輸入端連接，靜電保護電路或控制電路30與相鄰的緩衝器Bn的輸出端連接。
每個緩衝器還包括PMOS管及NMOS管，PMOS管的柵極與NMOS管的柵極連接，PMOS管的柵極連接輸入端，PMOS管的源極與電源線Vdd連接，PMOS管的汲極與NMOS管的汲極連接，NMOS管的源極與地線Vss連接，PMOS管的汲極連接輸出端。例如，緩衝器B1包括輸入端B11、輸出端B12、PMOS管Qp1及NMOS管Qn1。PMOS管Qp1及NMOS管Qn1的柵極連接輸入端B11，PMOS管Qp1的源極連接電源線Vdd，PMOS管Qp1的汲極連接NMOS管Qn1的汲極，NMOS管Qn1的源極與地線Vss連接，緩衝器B1的輸出端B12與緩衝器B2的輸入端B21連接。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本案技藝之人士，在援依本案創作精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。
10、20．．．靜電偵測電路
R1、R2．．．電阻
Vdd．．．電源線
Vss．．．地線
12、24．．．開關單元
30．．．靜電保護電路或控制電路
QP1,QP2,…QPn．．．PMOS管
QN1,QN2,…QNn．．．NMOS管
D1,D2,…Dn．．．二极體
B1、B2、…Bn．．．緩衝器
圖1為第一較佳實施方式的靜電偵測電路的功能模組圖。
圖2為圖1所示靜電偵測電路的第一較佳實施方式的電路圖。
圖3為圖1所示靜電偵測電路的第二較佳實施方式的電路圖。
圖4為圖1所示靜電偵測電路的第三較佳實施方式的電路圖。
圖5為圖1所示靜電偵測電路的第四較佳實施方式的電路圖。
圖6為第二較佳實施方式的靜電偵測電路的功能模組圖。
圖7為圖6所示靜電偵測電路的第一較佳實施方式的電路圖。
圖8為圖6所示靜電偵測電路的第二較佳實施方式的電路圖。
圖9為圖6所示靜電偵測電路的第三較佳實施方式的電路圖。
圖10為圖6所示靜電偵測電路的第四較佳實施方式的電路圖。
圖11為圖1或圖6所示靜電偵測電路進一步包括複數個緩衝器的電路圖。
Vdd．．．電源線
Vss．．．地線
R1．．．電阻
10．．．靜電偵測電路
12．．．開關單元
30．．．靜電保護電路或控制電路

Claims (15)

  1. 一種靜電偵測電路，其包括串聯連接於電源線與地線之間的電阻及開關單元，當電源線上存在靜電時，該開關單元導通，使得該電阻的兩端產生偵測電壓，該偵測電壓用於觸發一靜電保護電路消除靜電或一控制電路保存數據。
  2. 如申請專利範圍第1項所述之靜電偵測電路，其中該電阻的第一端藉由開關單元連接電源線，該電阻的第二端連接地線。
  3. 如申請專利範圍第2項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個PMOS管，每個PMOS管的柵極與汲極連接，該電源線與相鄰的PMOS管的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接，該電阻的第一端與相鄰的PMOS管的汲極連接。
  4. 如申請專利範圍第2項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個NMOS管，每個NMOS管的柵極與汲極連接，該電源線與相鄰的NMOS管的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接，該電阻的第一端與相鄰的NMOS管的源極連接。
  5. 如申請專利範圍第2項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個PMOS管及至少一個NMOS管，每個PMOS管的柵極與汲極連接，該至少一個NMOS管的柵極與汲極連接，該電源線與相鄰的PMOS管的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接，該至少一個NMOS管的汲極與相鄰的PMOS管的汲極連接，該至少一個NMOS管的源極與電阻的第一端連接。
  6. 如申請專利範圍第2項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的至少一個PMOS管及複數個NMOS管，該至少一個PMOS管的柵極與汲極連接，每個NMOS管的柵極與汲極連接，該電源線與該至少一個PMOS管的源極連接，該至少一個PMOS管的汲極與相鄰的NMOS管的汲極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，該電阻的第一端與相鄰的NMOS管的源極連接。
  7. 如申請專利範圍第2項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個二极體，該電源線與相鄰的二极體的陰極連接；每個二极體的陰極與相鄰的二极體的陽極連接，每個二极體的陽極與相鄰的二极體的陰極連接；該電阻的第一端與相鄰的二极體的陽極連接。
  8. 如申請專利範圍第1項所述之靜電偵測電路，其中該電阻的第一端連接電源線，該電阻的第二端藉由開關單元連接地線。
  9. 如申請專利範圍第8項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個PMOS管，每個PMOS管的柵極與汲極連接，該電阻的第二端與相鄰的PMOS管的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接，該地線與相鄰的PMOS管的汲極連接。
  10. 如申請專利範圍第8項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個NMOS管，每個NMOS管的柵極與汲極連接，該電阻的第二端與相鄰的NMOS管的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接，該地線與相鄰的NMOS管的源極連接。
  11. 如申請專利範圍第8項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個PMOS管及至少一個NMOS管，每個PMOS管的柵極與汲極連接，該至少一個NMOS管的柵極與汲極連接，該電阻的第二端與相鄰的PMOS管的源極連接，每個PMOS管的源極與相鄰的PMOS管的汲極連接，每個PMOS管的汲極與相鄰的PMOS管的源極連接，該至少一個NMOS管的汲極與相鄰的PMOS管的汲極連接，該至少一個NMOS管的源極與地線連接。
  12. 申請專利範圍第8項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的至少一個PMOS管及複數個NMOS管，該至少一個PMOS管的柵極與汲極連接，每個NMOS管的柵極與汲極連接，該電阻的第二端與該至少一個PMOS管的源極連接，該至少一個PMOS管的汲極與相鄰的NMOS管的汲極連接，每個NMOS管的源極與相鄰的NMOS管的汲極連接，每個NMOS管的汲極與相鄰的NMOS管的源極連接，該地線與相鄰的NMOS管的源極連接。
  13. 如申請專利範圍第8項所述之靜電偵測電路，其中該開關單元包括依次串聯連接的複數個二极體，該電阻的第二端與相鄰的二极體的陰極連接；每個二极體的陰極與相鄰的二极體的陽極連接，每個二极體的陽極與相鄰的二极體的陰極連接；該地線與相鄰的二极體的陽極連接。
  14. 如申請專利範圍第1項所述之靜電偵測電路，其中該靜電偵測電路包括連接於電阻與開關單元之間的偵測輸出端及依次串聯連接於偵測輸出端與靜電保護電路或控制電路之間的複數個緩衝器，每個緩衝器都具有訊號反向及訊號放大的作用，每個緩衝器包括第一電源輸入端、第二電源輸入端、輸入端及輸出端，每個緩衝器的第一電源輸入端連接電源線，每個緩衝器的第二電源輸入端連地線；該偵測輸出端與相鄰的緩衝器的輸入端連接，每個緩衝器的輸入端與相鄰的緩衝器的輸出端連接，每個緩衝器的輸出端與相鄰的緩衝器的輸入端連接，該靜電保護電路或控制電路與相鄰的緩衝器的輸出端連接。
  15. 如申請專利範圍第14項所述之靜電偵測電路，其中每個緩衝器還包括PMOS管及NMOS管，該PMOS管的柵極與NMOS管的柵極連接，該PMOS管的柵極連接輸入端，該PMOS管的源極與電源線連接，該PMOS管的汲極與NMOS管的汲極連接，該NMOS管的源極與地線連接，該PMOS管的汲極連接輸出端。
TW100135693A 2011-10-03 2011-10-03 靜電偵測電路 TW201316007A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW100135693A TW201316007A (zh) 2011-10-03 2011-10-03 靜電偵測電路
CN201110349736.6A CN103036552A (zh) 2011-10-03 2011-11-08 静电侦测电路
US13/534,034 US20130083437A1 (en) 2011-10-03 2012-06-27 Esd detection circuit and esd elimination device
JP2012202481A JP2013080914A (ja) 2011-10-03 2012-09-14 静電気検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100135693A TW201316007A (zh) 2011-10-03 2011-10-03 靜電偵測電路

Publications (1)

Publication Number Publication Date
TW201316007A true TW201316007A (zh) 2013-04-16

Family

ID=47992368

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135693A TW201316007A (zh) 2011-10-03 2011-10-03 靜電偵測電路

Country Status (4)

Country Link
US (1) US20130083437A1 (zh)
JP (1) JP2013080914A (zh)
CN (1) CN103036552A (zh)
TW (1) TW201316007A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102045253B1 (ko) 2013-09-12 2019-11-18 삼성전자주식회사 전자 장치의 정전기 방전 검출 방법 및 장치
US9413166B2 (en) * 2014-01-23 2016-08-09 Infineon Technologies Ag Noise-tolerant active clamp with ESD protection capability in power up mode
KR102140734B1 (ko) 2014-05-14 2020-08-04 삼성전자주식회사 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법
JP6398696B2 (ja) * 2014-12-22 2018-10-03 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
JP6405986B2 (ja) * 2014-12-22 2018-10-17 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
CN105720968A (zh) * 2016-01-15 2016-06-29 中山芯达电子科技有限公司 抗静电储能电路
CN108401347B (zh) * 2018-05-08 2020-06-09 苏州征之魂专利技术服务有限公司 一种除静电装置
TWI654733B (zh) 2018-06-04 2019-03-21 茂達電子股份有限公司 靜電放電保護電路
CN109375698B (zh) * 2018-10-31 2020-08-11 西安微电子技术研究所 电源对地esd保护单元及双电源宽带线性稳压器保护结构
CN112557756A (zh) * 2020-12-30 2021-03-26 伟创力电子技术(苏州)有限公司 一种用于esd监控仪的防呆装置
US11676897B2 (en) * 2021-05-26 2023-06-13 Qualcomm Incorporated Power gating switch tree structure for reduced wake-up time and power leakage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311391A (en) * 1993-05-04 1994-05-10 Hewlett-Packard Company Electrostatic discharge protection circuit with dynamic triggering
US5463520A (en) * 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
US5617283A (en) * 1994-07-01 1997-04-01 Digital Equipment Corporation Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
US6069782A (en) * 1998-08-26 2000-05-30 Integrated Device Technology, Inc. ESD damage protection using a clamp circuit
KR100814437B1 (ko) * 2006-11-03 2008-03-17 삼성전자주식회사 하이브리드 정전기 방전 보호회로

Also Published As

Publication number Publication date
CN103036552A (zh) 2013-04-10
JP2013080914A (ja) 2013-05-02
US20130083437A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
TW201316007A (zh) 靜電偵測電路
KR101110942B1 (ko) 정전기 방전 보호 회로 및 동작 방법
US9876003B2 (en) Electrostatic discharge protection circuit and configuration method
US11081881B2 (en) Full swing positive to negative MOSFET supply clamp for electrostatic discharge (ESD) protection
US8369054B2 (en) NMOS-based feedback power-clamp for on-chip ESD protection
US9337651B2 (en) Electrostatic discharge protection circuit
US8693150B2 (en) Semiconductor apparatus
US20100254051A1 (en) Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices
US20130016445A1 (en) RC Triggered ESD Protection Device
JP2015153762A (ja) 静電気保護回路
JP2019012753A (ja) 電源保護回路
US20100309593A1 (en) Semiconductor device and electrostatic discharge protection method for the semiconductor device
JP2017037949A (ja) 半導体装置
CN110957713B (zh) 一种静电放电箝位电路
US20120268848A1 (en) Electrostatic discharge protection circuit
US10177556B2 (en) Power supply clamp
US10978444B2 (en) RC-triggered bracing circuit
TW201607198A (zh) 靜電放電防護電路及具有此電路的電壓調節器晶片
US8817436B2 (en) Electrostatic discharge protection device
TWI573242B (zh) 具自身靜電防護功能的輸出緩衝電路
TWI535208B (zh) 具有防短路功能的輸出級
TWI387093B (zh) 利用低壓元件實現的低漏電高壓電源靜電放電保護電路
TWI806588B (zh) 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
TWI391030B (zh) 用於一積體電路中提升靜電放電保護的方法及相關裝置及相關積體電路
US8755162B2 (en) Protection circuit