TWI535208B - 具有防短路功能的輸出級 - Google Patents

具有防短路功能的輸出級 Download PDF

Info

Publication number
TWI535208B
TWI535208B TW102146418A TW102146418A TWI535208B TW I535208 B TWI535208 B TW I535208B TW 102146418 A TW102146418 A TW 102146418A TW 102146418 A TW102146418 A TW 102146418A TW I535208 B TWI535208 B TW I535208B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage level
signal
node
output
Prior art date
Application number
TW102146418A
Other languages
English (en)
Other versions
TW201513571A (zh
Inventor
李秋平
Original Assignee
原景科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 原景科技股份有限公司 filed Critical 原景科技股份有限公司
Publication of TW201513571A publication Critical patent/TW201513571A/zh
Application granted granted Critical
Publication of TWI535208B publication Critical patent/TWI535208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Description

具有防短路功能的輸出級
本案是有關於一種電子電路。特別是有關於一種具有防短路功能的輸出級。
在資訊時代中，數位電子訊號已被廣泛地應用在各式電子裝置中。在此些電子裝置中，不同的電壓準位用以代表不同的邏輯數值，如「邏輯0(logic 1)」或「邏輯1(logic 1)」。
在不同的數位電路中，代表不同邏輯數值的電壓準位可能有所不同。例如，在操作電壓範圍為0伏特至1.5伏特的微處理器中，高於1.3伏特的電壓準位代表「邏輯1」，而相同的電壓準位在操作電壓範圍為-20伏特至40伏特的電源電路中可能僅代表「邏輯0」。因此，應用於兩個不同的數位電路間、用以轉換在前一數位電路之操作電壓下的電壓訊號為次一數位電路之操作電壓下的電壓訊號之電壓移位器(voltage level shifter)是不可或缺的。
然而，由於電壓移位器係涉及對具有大操作電壓範 圍(例如從-20伏特至40伏特)的電壓訊號進行處理，若發生短路，則突波電流(inrush current)將嚴重損害電壓移位器及連接至其的數位電路。是以，一種具有防短路功能的輸出級當被提出。
本案的一態樣提供一種具有防短路功能的輸出級。根據本案一實施例，該輸出級包括一功率電晶體、一偵測模組、一去能模組以及一驅動模組。該功率電晶體包括一第一端、一第二端以及一閘極端，其中該功率電晶體的該第一端電性連接具有一第一參考電壓準位的一電壓源，該功率電晶體的該第二端電性連接一輸出節點，且該功率電晶體的該閘極端用以接收一驅動訊號。該偵測模組用以偵測該輸出節點上的一輸出電壓，以判斷一短路情況是否發生，並在該短路情況下根據該輸出節點上的該輸出電壓提供一偵測訊號。該去能模組用以在該短路情況下根據該偵測訊號提供一去能訊號，並用以操作性地在一時脈訊號的每一週期中停止提供該去能訊號。該驅動模組用以根據該去能訊號以及該時脈訊號決定是否提供該驅動訊號。
本案的另一態樣提供另一種具有防短路功能的輸出級。根據本案一實施例，該輸出級包括一第一功率電晶體、一第二功率電晶體、一偵測模組以及一保護模組。該第一功率電晶體包括一第一端、一第二端以及一閘極端， 其中該第一功率電晶體的該第一端電性連接至具有一第一參考電壓準位的一電壓源，該第一功率電晶體的該第二端電性連接至一輸出節點，且該第一功率電晶體的該閘極端用以接收一第一驅動訊號。該第二功率電晶體包括一第一端、一第二端以及一閘極端，其中該第二功率電晶體的該第一端電性連接至具有該第一參考電壓準位的該電壓源，該第二功率電晶體的該第二端電性連接至該輸出節點，且該第二功率電晶體的該閘極端用以接收一第二驅動訊號。該偵測模組用以偵測該輸出節點上的一輸出電壓，以判斷一短路情況是否發生，並在該短路情況下根據該輸出節點上的該輸出電壓提供一偵測訊號。該保護模組用以在一正常情況下提供該第一驅動訊號至該第二功率電晶體的該閘極端作為該第二驅動訊號，並在該短路情況下根據該偵測訊號關斷該第二功率電晶體。
是以，透過應用上述一實施例，可實現具有防短路功能的輸出級。藉由在用以處理具有大操作電壓範圍之電壓訊號的電壓移位器中使用如此輸出級，可避免於短路發生時，突波電流對電壓移位器及連接至其的數位電路造成的傷害。
100‧‧‧電壓移位器
110‧‧‧輸入級
120‧‧‧第一輸出級
122‧‧‧驅動模組
1222‧‧‧邏輯單元
1224‧‧‧前置驅動器
124‧‧‧偵測模組
VS1‧‧‧電壓源
VS2‧‧‧電壓源
VS3‧‧‧電壓源
VS4‧‧‧電壓源
VS11‧‧‧電壓源
VS22‧‧‧電壓源
VS33‧‧‧電壓源
126‧‧‧去能模組
1262‧‧‧延遲單元
1264‧‧‧閂鎖器
120a‧‧‧第一輸出級
122a‧‧‧偵測模組
124a‧‧‧保護模組
130‧‧‧第二輸出級
132‧‧‧驅動模組
1322‧‧‧邏輯單元
1324‧‧‧前置驅動器
134‧‧‧偵測模組
136‧‧‧去能模組
1362‧‧‧延遲單元
1364‧‧‧閂鎖器
130a‧‧‧第二輸出級
132a‧‧‧偵測模組
134a‧‧‧保護模組
T1‧‧‧功率電晶體
T2‧‧‧箝位電晶體
T3‧‧‧電晶體
T4‧‧‧電晶體
T5‧‧‧功率電晶體
T6‧‧‧功率電晶體
T7‧‧‧箝位電晶體
VS44‧‧‧電壓源
Nout‧‧‧輸出節點
N1‧‧‧節點
N2‧‧‧節點
N3‧‧‧節點
N4‧‧‧節點
N11‧‧‧節點
N22‧‧‧節點
N33‧‧‧節點
N44‧‧‧節點
VP‧‧‧訊號
VN‧‧‧訊號
VP2‧‧‧訊號
VN2‧‧‧訊號
V1‧‧‧電壓
V2‧‧‧電壓
V3‧‧‧電壓
V4‧‧‧電壓
V11‧‧‧電壓
V22‧‧‧電壓
V33‧‧‧電壓
V44‧‧‧電壓
Vo1‧‧‧電壓
Vo2‧‧‧電壓
T8‧‧‧電晶體
T9‧‧‧電晶體
T10‧‧‧電晶體
T101‧‧‧電晶體
T11‧‧‧功率電晶體
T22‧‧‧箝位電晶體
T33‧‧‧電晶體
T44‧‧‧電晶體
T55‧‧‧功率電晶體
T66‧‧‧功率電晶體
T77‧‧‧箝位電晶體
T88‧‧‧電晶體
T99‧‧‧電晶體
T100‧‧‧電晶體
Co‧‧‧負載電容
C2‧‧‧延遲電容
C22‧‧‧延遲電容
R1‧‧‧限流電阻
R2‧‧‧限流電阻
R3‧‧‧限流電阻
R11‧‧‧限流電阻
R22‧‧‧限流電阻
R33‧‧‧限流電阻
IS1‧‧‧電流源
VOUT‧‧‧輸出電壓
I1‧‧‧電流
I2‧‧‧比較電流
I3‧‧‧比較電流
I4‧‧‧電流
I5‧‧‧電流
I11‧‧‧電流
I22‧‧‧比較電流
I33‧‧‧比較電流
I44‧‧‧電流
I55‧‧‧電流
VGH‧‧‧電壓準位
VGL‧‧‧電壓準位
VDD‧‧‧電壓準位
VSS‧‧‧電壓準位
VMP‧‧‧電壓準位
VMN‧‧‧電壓準位
S1‧‧‧偵測訊號
S2‧‧‧去能訊號
S3‧‧‧控制訊號
S4‧‧‧驅動訊號
S5‧‧‧偵測訊號
S11‧‧‧偵測訊號
S22‧‧‧去能訊號
IS2‧‧‧電流源
IS11‧‧‧電流源
IS22‧‧‧電流源
S33‧‧‧控制訊號
S44‧‧‧驅動訊號
S55‧‧‧偵測訊號
DT‧‧‧放電時間
CT‧‧‧充電時間
第1圖為根據本案一實施例繪示的電壓移位器的示意圖； 第2圖為根據本案一實施例繪示的第一輸出級的示意圖；第3圖為根據本案一實施例繪示的第2圖中的第一輸出級的具體示意圖；第4圖為根據本案一實施例繪示的第二輸出級的示意圖；第5圖為根據本案另一實施例繪示的另一態樣的第一輸出級的示意圖；第6圖為根據本案一實施例繪示的第5圖中的第一輸出級的具體示意圖；第7圖為根據本案另一實施例繪示的另一態樣的第二輸出級的示意圖；第8a圖為根據本案一操作例所繪示的輸出節點上的輸出電壓的示意圖；以及第8b圖為根據本案另一操作例所繪示的輸出節點上的輸出電壓的示意圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本案，其僅 為了區別以相同技術用語描述的元件或操作。
關於本文中所使用之『電性連接』或『耦接』，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『電性連接』或『耦接』還可指二或多個元件相互操作或動作。
關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
第1圖為根據本案一實施例繪示的電壓移位器100的示意圖。電壓移位器100用以接收在第一操作電壓範圍(例如從0伏特至5伏特)下的一輸入訊號VIN，並產生在第二操作電壓範圍(例如從-20伏特至40伏特)下的一輸出訊號Vout。當注意到，在以下段落中，將以第一操作電壓範圍小於第二操作電壓範圍為例進行說明，然而本案不以此為限。
在本實施例中，電壓移位器100包括一輸入級110、一第一輸出級120(120a)以及一第二輸出級130(130a)。輸入級110電性連接第一輸出級120(120a)以及一第二輸出級130(130a)。第一輸出級120(120a)以及第二輸出級130(130a)皆電性連接一輸出節點Nout以及耦接於輸出節點Nout上的一負載電容Co。在本實施例中，輸入級110、第一輸出級120(120a)以及第二輸出級130(130a)可由 電子電路實現。
在本實施例中，輸入級110用以接收輸入電壓VIN，並提供訊號VP至第一輸出級120(120a)或提供訊號VN至第二輸出級130(130a)。第一輸出級120(120a)用以操作性地接收訊號VP，並根據訊號VP提供電壓Vo1至輸出節點Nout作為輸出電壓VOUT。第二輸出級130(130a)用以操作性地接收訊號VN，並根據訊號VN提供電壓Vo2至輸出節點Nout作為輸出電壓VOUT。在一實施例中，在輸入電壓VIN具有一第一電壓準位(例如5伏特)的情況下，第一輸出級120(120a)接收訊號VP，並提供電壓Vo1(例如具有電壓準位40伏特)至輸出節點Nout作為輸出電壓VOUT。在輸入電壓VIN具有一第二電壓準位(例如0伏特)的情況下，第二輸出級130(130a)接收訊號VN，並提供電壓Vo2(例如具有電壓準位-20伏特)至輸出節點Nout作為輸出電壓VOUT。當注意到，上述實施例僅為例示，實際上電壓移位器100中的輸入級110、第一輸出級120(120a)以及第二輸出級130(130a)之間的連接關係不以此為限，凡足以令第一輸出級120(120a)以及第二輸出級130(130a)實現下述技術內容的連接方式皆可運用於本發明。
在以下段落中，將提供關於第一輸出級120的具體細節，然而本案不以此為限。
第2圖為根據本案一實施例繪示的第一輸出級120的示意圖。在本實施例中，第一輸出級120包括一功率電晶體T1、一驅動模組122、一偵測模組124以及一去能 模組126。在本實施例中，功率電晶體T1包括一第一端、一第二端以及一閘極端。功率電晶體T1的第一端電性連接具有一參考電壓準位VGH的一電壓源VS1，功率電晶體T1的第二端電性連接輸出節點Nout以及偵測模組124，且功率電晶體T1的閘極端電性連接驅動模組122。偵測模組124電性連接於輸出節點Nout以及去能模組126之間。去能模組126電性連接驅動模組122。驅動模組122電性連接於去能模組126以及功率電晶體T1的閘極端之間。
在本實施例中，功率電晶體T1可用一P型功率金屬氧化物半導體場效電晶體(MOSFET)實現。驅動模組122、偵測模組124以及去能模組126皆可用電子電路實現。
在本實施例中，功率電晶體T1用以接收驅動模組122產生的一驅動訊號S4，並用以根據驅動訊號S4操作性地導通，以提供電壓準位VGH至輸出節點Nout。偵測模組124用以偵測輸出節點Nout的電壓Vo1以判斷一短路情況是否發生，並在短路情況下根據輸出節點Nout上的電壓Vo1提供一偵測訊號S1至去能模組126。去能模組126用以接收偵測訊號S1以及訊號VP(例如是時脈訊號)，並在短路情況下根據偵測訊號S1以及訊號VP操作性地提供去能訊號S2。此外，去能模組126更用以操作性地在訊號VP的每一週期中停止提供去能訊號S2。驅動模組122用以接收去能訊號S2以及訊號VP，以根據去能訊號S2以及訊號VP決定是否產生驅動訊號S4。
舉例而言，在一實施例中，在輸出節點Nout的電 壓Vo1之電壓準位被短路至一低電壓準位(如一接地電壓準位(如第3圖中的電壓準位VSS(如0伏特))或電壓準位VGL(如-20伏特))的情況下，偵測模組124判斷短路情況發生並據以根據輸出節點Nout的電壓Vo1之低電壓準位以輸出偵測訊號S1。去能模組126在接收到偵測訊號S1且訊號VP具有一第一電壓準位(如高電壓準位)的期間中輸出去能訊號S2，並在訊號VP具有一第二電壓準位(如低電壓準位)的期間中停止輸出去能訊號S2。驅動模組122在接收去能訊號S2的期間中(亦即短路情況下)停止輸出驅動訊號S4，並於去能訊號S2停止的時間點後重新輸出驅動訊號S4。功率電晶體T1於沒有接收到驅動訊號S4的期間中(亦即短路情況下)去能，以令電壓源VS1與輸出節點Nout間斷路，且功率電晶體T1於接收到驅動訊號S4的期間中(即一般情況下)重新啟動以操作性地提供電壓準位VGH至輸出節點Nout。
透過上述一實施例，可實現具有防短路功能的電壓移位器100。藉由使用如此電壓移位器處理具有大操作電壓範圍的電壓訊號，可避免短路發生時，突波電流對電壓移位器100及連接至其的數位電路造成的傷害。
在以下段落中，將提供關於第一輸出級120的更具體細節，然而本案不以此為限。
第3圖為根據本案一實施例繪示的第2圖中的第一輸出級120的具體示意圖。在本實施例中，偵測模組124包括一箝位電晶體T2、包括電晶體T3、T4的一電流鏡、 一電流源IS1以及一限流電阻R1。在本實施例中，電晶體T2-T4皆為N型電晶體。箝位電晶體T2電性連接於輸出節點Nout與電流鏡(如電晶體T3、T4)之間。箝位電晶體T2的閘極端電性連接具有一電壓準位VDD(如5伏特)的一電壓源VS3。電流鏡中的電晶體T3的第一端電性連接箝位電晶體T2。電流鏡中的電晶體T3的第二端電性連接限流電阻R1。電流鏡中的電晶體T3的閘極端透過節點N2(具有電壓V2)電性連接電晶體T3的第一端以及電流鏡中的電晶體T4的閘極端。電流鏡中的電晶體T4的第一端電性連接一節點N1。電流鏡中的電晶體T4的第二端電性連接電晶體T3的第二端以及限流電阻R1。電流源IS1電性連接於具有電壓準位VDD的電壓源VS3以及節點N1之間。限流電阻R1電性連接於電流鏡(即電晶體T3、T4)與具有一電壓準位VSS(如0伏特)的一電壓源VS2之間。
在本實施例中，電流源IS1用以產生(例如是提供)流經(例如是流向)節點N1的一比較電流I3。電流鏡(即電晶體T3、T4)用以根據輸出節點Nout的電壓Vo1產生(例如是汲引(sink))流經(例如是流自於)節點N1的一比較電流I2。藉由設計比較電流I2、I3的流量，在短路情況發生而使得比較電流I2小於比較電流I3下，在節點N1上的電壓V1可被充電至電壓準位VDD，以作為偵測訊號S1。
舉例而言，在一般情況下，輸出節點Nout的電壓Vo1具有電壓準位VGH。電流I1根據具有電壓準位VGH的電壓Vo1產生，並流經箝位電晶體T2(例如箝位電晶體 T2根據電壓準位VDD導通)、電晶體T3以及限流電阻R1。電流鏡(如電晶體T3、T4)根據電流I1自節點N1汲引比較電流I2。此時，電流源IS1產生的比較電流I3經由電晶體T4以及限流電阻R1流至電壓源VS2。因此，此時電荷並未累積於節點N1上，且節點N1並不會被充電至電壓準位VDD，故此時偵測訊號S1並未產生。在短路情況下，輸出節點Nout的電壓Vo1被短路至低電壓準位(例如是電壓準位VSS(例如是0伏特)或電壓準位VGL(例如是-20伏特))。由於電壓Vo1被短路至低電壓準位，電流I1降至零，且比較電流I2亦降至零。此時，比較電流I2小於比較電流I3，且電流源IS1驅動的比較電流I3的電荷累積於節點N1上。因此，節點N1被充電至電壓準位VDD，以令偵測訊號S1提供至去能模組126。
透過如此的操作，偵測模組124即可在短路情況發生時提供偵測訊號S1至去能模組126。
此外，在本實施例中，箝位電晶體T2用以接收電壓準位VDD，並將電晶體T3的閘極之閘極電壓箝位於相應於電壓準位VDD的一箝位電壓準位以及電壓準位VSS之間。舉例而言，若電壓準位VDD為5伏特，電壓準位VSS為0伏特，且箝位電晶體T2的門檻電壓(threshold voltage)為0.7伏特，則電晶體T3的閘極之閘極電壓被限制於電壓準位VSS及箝位電壓準位(其值為5伏特-0.7伏特=4.3伏特)。如此一來，於製造上，電晶體T3、T4於閘極端與第二端之間的耐受壓差可僅略高於箝位電壓準位(4.3伏特)與 電壓準位VSS(0伏特)的電壓準位差，而可降低電晶體T3、T4的尺寸與成本。
以另一角度而言，前述箝位電壓準位當被設計為小於或等於電晶體T3、T4中任一者的耐受壓差與電壓準位VSS之總和。
此外，在一實施例中，限流電阻R1用以於一般情況下降低流經電流鏡(如電晶體T3、T4)的電流I1、12的流量，以減少於一般情況下電流鏡的能量損耗。
當注意到，在本發明一些實施例中，箝位電晶體T2與限流電阻R1可被省略，故本案不以上述實施例為限。此外，上述所有電壓準位的數值僅為敘述上的例示，實作上，此些數值當可依實際需求改變，不以上述實施例為限。再者，為使敘述情楚，上述段落僅以不同的電壓準位(如VGH、VGL、VDD、VSS)為例進行說明，實作上，此些電壓準位可依實際需求改變，不以上述實施例為限。
在本實施例中，去能模組126包括一延遲單元1262以及一閂鎖器1264。延遲單元1262電性連接於節點N1與閂鎖器1264之間。閂鎖器1264電性連接於延遲單元1262與驅動模組122之間。
延遲單元1262用以接收訊號VP以及偵測訊號S1，並用以在短路情況下，操作性地延遲偵測訊號S1一延遲時間，以產生去能訊號S2。在本實施例中，前述延遲時間長於或等於電性連接於輸出節點Nout的負載電容Co的充電時間，以避免第一輸出級120的起始狀態被誤判斷為 短路情況。為更清楚解釋前述延遲時間，請參照第8a圖。在第一輸出級120的起始狀態下，輸出節點Nout的電壓Vo1的電壓準位例如是在充電時間CT中從電壓準位VGL拉昇至電壓準位VGH。若去能訊號S2落後偵測訊號S1的延遲時間短於充電時間CT，則在第一輸出級120的起始狀態下去能訊號S2會被錯誤地輸出。因此，在設計上，需使延遲時間長於或等於負載電容Co的充電時間。
在一實施例中，延遲單元1262為一R-C延遲單元。藉由調整R-C延遲單元中的電阻與電容，可調整去能訊號S2落後偵測訊號S1的延遲時間。
此外，在訊號VP具有一高電壓準位且接收到偵測訊號S1的情況下，延遲單元1262用以輸出去能訊號S2。此時，延遲單元1262中的電容進行充電。另一方面，在訊號VP具有一低電壓準位的情況下，延遲單元1262停止輸出去能訊號S2。此時，延遲單元1262中的電容進行放電。
在本實施例中，閂鎖器1264用以接收去能訊號S2以及訊號VP，並保持去能訊號S2提供至驅動模組122，並用以在時脈訊號VP的每一週期中，操作性地清除提供至驅動模組122的去能訊號S2。舉例而言，在訊號VP具有一高電壓準位且接收到去能訊號S2的情況下，閂鎖器1264保持去能訊號S2提供至驅動模組122。而在訊號VP具有一低電壓準位的情況下，閂鎖器1264清除保持的去能訊號S2。
在一實施例中，驅動模組122包括一邏輯單元 1222(如一及閘)以及一前置驅動器1224(pre-driver)。邏輯單元1222電性連接於去能模組126以及前置驅動器1224之間。前置驅動器1224電性連接於邏輯單元1222與功率電晶體T1之間。
在本實施例中，邏輯單元1222用以接收訊號VP以及去能訊號S2，並根據訊號VP以及去能訊號S2提供一控制訊號S3。前置驅動器1224用以接收控制訊號S3，並根據控制訊號S3提供驅動訊號S4至功率電晶體T1，以操作性地導通或關斷功率電晶體T1。
舉例而言，在一實施例中，在邏輯單元1222接收到去能訊號S2(例如去能訊號S2具有低電壓準位)時，邏輯單元1222不輸出控制訊號S3(例如控制訊號S3具有低電壓準位)，且前置驅動器1224不提供驅動訊號S4至功率電晶體T1(例如驅動訊號S4具有高電壓準位)，以令功率電晶體T1關斷。另一方面，在邏輯單元1222沒有接收到去能訊號S2(例如去能訊號S2具有高電壓準位)且訊號VP具有高電壓準位時，邏輯單元1222輸出控制訊號S3(例如控制訊號S3具有高電壓準位)，且前置驅動器1224根據控制訊號S3提供驅動訊號S4至功率電晶體T1(例如驅動訊號S4具有低電壓準位)，以令功率電晶體T1導通。
透過上述的一實施例，在短路情況下，功率電晶體T1將被關閉，以避免突波電流對電壓移位器100(如功率電晶體T1)及連接至其的數位電路造成的傷害。而在短路情況結束後，第一輸出級120可在訊號VP具有低電壓準位時 恢復至一般狀態(即功率電晶體T1根據驅動訊號S4操作性地導通與關斷)。如此一來，即可實現具有防短路功能的電壓移位器100。
在以下段落中，將提供關於第二輸出級130的具體細節，然而本案不以此為限。此外，第二輸出級130的設置與操作皆與前述第一輸出級120類似，故重覆的部份將在此不贅述。
第4圖為根據本案一實施例繪示的第二輸出級130的示意圖。在本實施例中，第二輸出級130包括一功率電晶體T11、一驅動模組132、一偵測模組134以及一去能模組136。在本實施例中，功率電晶體T11包括一第一端、一第二端以及一閘極端。功率電晶體T11的第一端電性連接具有一參考電壓準位VGL的一電壓源VS11，功率電晶體T11的第二端電性連接輸出節點Nout以及偵測模組134，且功率電晶體T11的閘極端電性連接驅動模組132。功率電晶體T11、驅動模組132、偵測模組134以及去能模組136之間的連接關係可參照第一輸出級120中的連接關係，故重覆的部份在此不贅述。
在本實施例中，功率電晶體T11可用一N型功率金屬氧化物半導體場效電晶體實現。驅動模組132、偵測模組134以及去能模組136皆可用電子電路實現。
在本實施例中，功率電晶體T11用以接收驅動模組132產生的一驅動訊號S44，並用以根據驅動訊號S44操作性地導通，以提供電壓準位VGL至輸出節點Nout。偵 測模組134用以偵測輸出節點Nout的電壓Vo2以判斷一短路情況是否發生，並在短路情況下根據輸出節點Nout上的電壓Vo2提供一偵測訊號S11至去能模組136。去能模組136用以接收偵測訊號S11以及訊號VN(例如是時脈訊號)，並在短路情況下根據偵測訊號S11以及訊號VN提供去能訊號S22。此外，去能模組136更用以操作性地在訊號VN的每一週期中停止提供去能訊號S22。驅動模組132用以接收去能訊號S22以及訊號VN，以根據去能訊號S22以及訊號VN決定是否產生驅動訊號S44。
舉例而言，在一實施例中，在輸出節點Nout的電壓Vo2之電壓準位被短路至一高電壓準位(如電壓準位VGH)的情況下，偵測模組134判斷短路情況發生並據以根據輸出節點Nout的電壓Vo2之高電壓準位輸出偵測訊號S11。去能模組136在接收到偵測訊號S11且訊號VN具有一第一電壓準位(如高電壓準位)的期間中輸出去能訊號S22，並在訊號VN具有一第二電壓準位(如低電壓準位)的期間中停止輸出去能訊號S22。驅動模組132在接收去能訊號S22的期間中(亦即短路情況下)停止輸出驅動訊號S44，並於去能訊號S22停止的時間點後重新輸出驅動訊號S44。功率電晶體T11於沒有接收到驅動訊號S44的期間中(亦即短路情況下)去能，以令電壓源VS11與輸出節點Nout間斷路，且功率電晶體T11於接收到驅動訊號S44的期間中(即一般情況下)重新啟動以操作性地提供電壓準位VGL至輸出節點Nout。
透過上述一實施例，可實現具有防短路功能的電壓移位器100。藉由使用如此電壓移位器處理具有大操作電壓範圍的電壓訊號，可避免短路發生時，突波電流對電壓移位器100及連接至其的數位電路造成的傷害。
在以下段落中，將提供關於第二輸出級130的更具體細節，然而本案不以此為限。
在一實施例中，偵測模組134包括一箝位電晶體T22、包括電晶體T33、T44的一電流鏡、一電流源IS11以及一限流電阻R11。在本實施例中，電晶體T22-T44皆為P型電晶體。箝位電晶體T22電性連接於輸出節點Nout與電流鏡(如電晶體T33、T44)之間。箝位電晶體T22的閘極端電性連接具有一電壓準位VMP(如35伏特)的一電壓源。電流鏡中的電晶體T33的第一端電性連接箝位電晶體T22。電流鏡中的電晶體T33的第二端電性連接限流電阻R11。電流鏡中的電晶體T33的閘極端透過節點N22(具有電壓V22)電性連接電晶體T33的第一端以及電流鏡中的電晶體T44的閘極端。電流鏡中的電晶體T44的第一端電性連接一節點N11。電流鏡中的電晶體T44的第二端電性連接電晶體T33的第二端以及限流電阻R11。電流源IS11電性連接於具有電壓準位VSS的電壓源VS33以及節點N11之間。限流電阻R11電性連接於電流鏡(即電晶體T33、T44)與具有一電壓準位VGH(如40伏特)的一電壓源VS22之間。
在本實施例中，電流源IS11用以產生(例如是汲引)流經(例如是流自於)節點N11的一比較電流I33。電流鏡(即 電晶體T33、T44)用以根據輸出節點Nout的電壓Vo2產生(例如是提供)流經(例如是流向)節點N11的一比較電流I22。藉由設計比較電流I22、I33的流量，在短路情況發生而使得比較電流I22小於比較電流I33下，在節點N11上的電壓V11可被放電至電壓準位VSS，以作為偵測訊號S11。
舉例而言，在一般情況下，輸出節點Nout的電壓Vo2具有電壓準位VGL。電流I11根據電壓源VS22與輸出節點Nout間的電壓差產生，並流經箝位電晶體T22(例如箝位電晶體T22根據電壓準位VMP導通)、電晶體T33以及限流電阻R11。電流鏡(如電晶體T33、T44)根據電流I11提供比較電流I22至節點N11。此時，節點N11的電壓V11被充電至一高電壓準位(例如電壓準位VGH)，故此時偵測訊號S11並未產生。在短路情況下，輸出節點Nout的電壓Vo2被短路至高電壓準位(例如是電壓準位VGH。由於電壓Vo2被短路至高電壓準位，電流I11降至零，且比較電流I22亦降至零。此時，比較電流I22小於比較電流I33，故節點N11上的電荷被電流源IS11所汲引釋放。因此，節點N11被放電至電壓準位VSS，以令偵測訊號S11提供至去能模組136。
透過如此的操作，偵測模組134即可在短路情況發生時提供偵測訊號S11至去能模組136。
此外，在本實施例中，箝位電晶體T22用以接收電壓準位VMP，並將電晶體T33的閘極之閘極電壓箝位於相應於電壓準位VMP的一箝位電壓準位以及電壓準位VGH 之間。舉例而言，若電壓準位VMP為35伏特，電壓準位VGH為40伏特，且箝位電晶體T22的門檻電壓為0.7伏特，則電晶體T33的閘極之閘極電壓被限制於電壓準位VMP及箝位電壓準位(其值為35伏特+0.7伏特=35.7伏特)。如此一來，於製造上，電晶體T33、T44於閘極端與第二端之間的耐受壓差可僅略高於箝位電壓準位(35.7伏特)與電壓準位VGH(40伏特)的電壓準位差，而可降低電晶體T33、T44的尺寸與成本。
以另一角度而言，前述箝位電壓準位當被設計為大於或等於電壓準位VGH與電晶體T33、T44中任一者的耐受壓差之電壓差。
此外，在一實施例中，限流電阻R11用以於一般情況下降低流經電流鏡(如電晶體T33、T44)的電流I11、I22的流量，以減少於一般情況下電流鏡的能量損耗。
當注意到，在本發明一些實施例中，箝位電晶體T22與限流電阻R11可被省略，故本案不以上述實施例為限。此外，上述所有電壓準位的數值僅為敘述上的例示，實作上，此些數值當可依實際需求改變，不以上述實施例為限。再者，為使敘述情楚，上述段落僅以不同的電壓準位(如VGH、VGL、VMP、VSS)為例進行說明，實作上，此些電壓準位可依實際需求改變，不以上述實施例為限。
在本實施例中，去能模組136包括一延遲單元1362以及一閂鎖器1364。延遲單元1362電性連接於節點N11與閂鎖器1364之間。閂鎖器1364電性連接於延遲單元 1362與驅動模組132之間。
延遲單元1362用以接收訊號VN以及偵測訊號S11，並用以在短路情況下，操作性地延遲偵測訊號S11一延遲時間，以產生去能訊號S22。在本實施例中，前述延遲時間長於或等於電性連接於輸出節點Nout的負載電容Co的充電時間，以避免第二輸出級130的起始狀態被誤判斷為短路情況。為更清楚解釋前述延遲時間，請參照第8b圖。在第二輸出級130的起始狀態下，輸出節點Nout的電壓Vo2的電壓準位例如是在放電時間DT中從電壓準位VGH拉降至電壓準位VGL。若去能訊號S22落後偵測訊號S11的延遲時間短於放電時間DT，則在第二輸出級130的起始狀態下去能訊號S22會被錯誤地輸出。因此，在設計上，需使延遲時間長於或等於負載電容Co的充電時間。
在一實施例中，延遲單元1362為一R-C延遲單元。藉由調整R-C延遲單元中的電阻與電容，可調整去能訊號S22落後偵測訊號S11的延遲時間。
此外，在訊號VN具有一高電壓準位且接收到偵測訊號S11的情況下，延遲單元1362用以輸出去能訊號S22。另一方面，在訊號VN具有一低電壓準位的情況下，延遲單元1362停止輸出去能訊號S22。
在本實施例中，閂鎖器1364用以接收去能訊號S22以及訊號VN，並保持去能訊號S22提供至驅動模組132，並用以在時脈訊號VN的每一週期中，操作性地清除提供至驅動模組132的去能訊號S22。舉例而言，在訊號 VN具有一高電壓準位且接收到去能訊號S22的情況下，閂鎖器1364保持去能訊號S22提供至驅動模組132。而在訊號VN具有一低電壓準位的情況下，閂鎖器1364清除保持的去能訊號S22。
在一實施例中，驅動模組132包括一邏輯單元1322(如一及閘)以及一前置驅動器1324。邏輯單元1322電性連接於去能模組136以及前置驅動器1324之間。前置驅動器1324電性連接於邏輯單元1322與功率電晶體T11之間。
在本實施例中，邏輯單元1322用以接收訊號VN以及去能訊號S22，並根據訊號VN以及去能訊號S22提供一控制訊號S33。前置驅動器1324用以接收控制訊號S33，並根據控制訊號S33提供驅動訊號S44至功率電晶體T11，以操作性地導通或關斷功率電晶體T11。
舉例而言，在一實施例中，在邏輯單元1322接收到去能訊號S22(例如去能訊號S22具有低電壓準位)時，邏輯單元1322不輸出控制訊號S33(例如控制訊號S33具有低電壓準位)，且前置驅動器1324不提供驅動訊號S44至功率電晶體T11(例如驅動訊號S44具有低電壓準位)，以令功率電晶體T11關斷。另一方面，在邏輯單元1322沒有接收到去能訊號S22(例如去能訊號S22具有高電壓準位)且訊號VN具有高電壓準位時，邏輯單元1322輸出控制訊號S33(例如控制訊號S33具有高電壓準位)，且前置驅動器1324根據控制訊號S33提供驅動訊號S44至功率電晶體T11(例如 驅動訊號S44具有高電壓準位)，以令功率電晶體T11導通。
透過上述的一實施例，在短路情況下，功率電晶體T11將被關閉，以避免突波電流對電壓移位器100(如功率電晶體T11)及連接至其的數位電路造成的傷害。而在短路情況結束後，第二輸出級130可在訊號VN具有低電壓準位時恢復至一般狀態(即功率電晶體T11根據驅動訊號S44操作性地導通與關斷)。如此一來，即可實現具有防短路功能的電壓移位器100。
在以下段落中，將提供電壓移位器100中的另一種態樣的第一輸出級120a以及另一種態樣的第二輸出級130a，然而本案不以此為限。
第5圖為根據本案一實施例繪示的第一輸出級120a的示意圖。在本實施例中，第一輸出級120a包括一功率電晶體T5、一功率電晶體T6、一偵測模組122a、以及一保護模組124a。在本實施例中，功率電晶體T5、T6皆具有一第一端、一第二端以及一閘極端。功率電晶體T5的第一端電性連接於具有一電壓準位VGH(例如是40伏特)的電壓源VS4。功率電晶體T5的第二端電性連接於輸出節點Nout。功率電晶體T5的閘極端用以接收訊號VP。功率電晶體T6的第一端電性連接於具有電壓準位VGH的電壓源VS4。功率電晶體T6的第二端電性連接於輸出節點Nout。功率電晶體T6的閘極端用以接收訊號VP2。偵測模組122a電性連接於輸出節點Nout與保護模組124a之間。保護模組124a電性連接於偵測模組122a與功率電晶體T6 的閘極端之間。
在本實施例中，功率電晶體T5、T6皆可以P型金屬氧化物半導體場效電晶體實現。偵測模組122a與保護模組124a皆可用電路實現。
在本實施例中，功率電晶體T5用以根據訊號VP操作性地導通，以提供電流I4至輸出節點Nout。功率電晶體T6用以根據訊號VP2操作性地導通，以提供電流I5至輸出節點Nout。偵測模組122a用以偵測輸出節點Nout的電壓Vo1，以判斷短路情況是否發生，並用以在短路情況發生時提供偵測訊號S5。保護模組124a用以接收偵測訊號S5以及訊號VP，用以在一般情況下提供訊號VP至功率電晶體T6的閘極端作為訊號VP2，並用以在短路情況下根據偵測訊號S5關斷功率電晶體T6。
透過上述的設置，即可實現一種具有防短路功能的電壓移位器100。藉由操作性地關閉功率電晶體T6，在一般情況下第一輸出級120a所產生的流經輸出節點Nout的電流(例如為電流I4+電流I5)可在短路情況下縮減(例如縮減為電流I4)，以避免短路發生時，突波電流對電壓移位器100及連接至其的數位電路造成的傷害。
在以下段落中，將提供關於第一輸出級120a的更具體細節，然而本案不以此為限。
第6圖為根據本案一實施例繪示的第5圖中的第一輸出級120a的具體示意圖。在本實施例中，偵測模組122a包括一延遲電容C2、一箝位電晶體T7(例如是一P型電晶 體)、一電流源IS2以及一限流電阻R2。箝位電晶體T7的第一端電性連接一節點N4。箝位電晶體T7的第二端透過限流電阻R2電性連接輸出節點Nout。箝位電晶體T7的閘極端用以接收一電壓準位VMP(例如是35伏特)。限流電阻R2電性連接於箝位電晶體T7的第二端與輸出節點Nout之間。延遲電容C2電性連接於電壓源VS4與節點N4之間。電流源IS2電性連接於電壓源VS4與節點N4之間。
在本實施例中，節點N4的電壓V4係透過箝位電晶體T7與電流源IS2進行充電/放電，以操作性地提供偵測訊號S5至保護模組124a。
舉例而言，在一般情況下，輸出節點Nout的電壓Vo1具有電壓準位VGH。根據輸出節點Nout上的電壓準位VGH，沒有電流流經箝位電晶體T7。在此一期間中，延遲電容C2被電流源IS2充電，以令節點N4的電壓V4被充電至電壓準位VGH。是以，此時偵測訊號S5並未產生。在短路情況下，輸出節點Nout的電壓Vo1被短路至一低電壓準位(例如是電壓準位VSS(例如是0伏特)或電壓準位VGL(例如是-20伏特))。根據輸出節點Nout上的低電壓準位，節點N4上的電壓V4藉由一流經箝位電晶體T7的電流(例如箝位電晶體T7根據電壓準位VMP導通)放電至相應於電壓準位VMP的一箝位電壓準位。此時，節點N4上的箝位電壓準位即作為偵測訊號S5。
透過如此設置，偵測模組122a即可在短路情況下提供偵測訊號S5至保護模組124a。
當注意到，前述箝位電壓準位可設置為相近於電壓準位VGH。例如，若提供至箝位電晶體T7的電壓準位VMP為35伏特，箝位電晶體T7的門檻電壓為0.7伏特，則箝位電壓準位為35伏特+0.7伏特=35.7伏特。如此一來，在製造上，電性連接於節點N4的電晶體(如電晶體T8、T9)於閘極端與第一端(例如是源極端)之間的耐受壓差可僅略高於箝位電壓準位(35.7伏特)與電壓準位VGH(40伏特)之間的電壓準位差，而可降低電性連接於節點N4的電晶體(如電晶體T8、T9)的尺寸與成本。
以另一角度而言，前述箝位電壓準位當被設計為大於或等於電晶體T8、T9中任一者的耐受壓差與電壓準位VGH之電壓差。
此外，在一實施例中，限流電阻R2用以於短路情況下降低流經箝位電晶體T7的電流之流量，以減少偵測模組122a(如箝位電晶體T7)於短路情況下的能量損耗。
再者，延遲電容C2用以延遲節點N4放電至箝位電壓準位的時間點一延遲時間。即是，藉由延遲電容C2，於短路情況發生的時間點與延遲節點N4放電至箝位電壓準位的時間點之間存有延遲時間。此一延遲時間長於或等於電性連接於輸出節點Nout的負載電容Co的充電時間，以避免第一輸出級120a的起始狀態被誤判斷為短路情況。關於此處輸出節點Nout的負載電容Co的充電時間與延遲時間之間的具體細節可參照前述段落(例如是相應於第8a圖的段落)，故在此不贅述。
在本實施例中，保護模組124a包括一第一充/放電單元，一第二充/放電單元以及一限流電阻R3。第一充/放電單元包括電晶體T8、T101，且第二充/放電單元包括電晶體T9、T10。在本實施例中，電晶體T8-T10皆為P型電晶體，且電晶體T101為N型電晶體。電晶體T8的第一端電性連接電壓源VS4。電晶體T8的第二端電性連接節點N3(具有電壓V3)。電晶體T8的閘極端電性連接節點N4。電晶體T101透過限流電阻R3電性連接於節點N3與具有電壓準位VSS(如0伏特)的電壓源之間。電晶體T101用以接收電壓準位VDD(如5伏特)，並根據電壓準位VDD導通。限流電阻R3電性連接於電晶體T101與具有電壓準位VSS的電壓源之間。電晶體T9的第一端電性連接電壓源VS4。電晶體T9的第二端電性連接功率電晶體T6的閘極端。電晶體T9的閘極端電性連接節點N4。電晶體T10的第一端電性連接功率電晶體T6的閘極端。電晶體T10的第二端電性連接功率電晶體T5的閘極端。電晶體T10的閘極端電性連接節點N3。
在本實施例中，第一充/放電單元(如電晶體T8、T101)用以在短路情況下，根據偵測訊號S5(即節點N4上的箝位電壓準位)將節點N3充電至電壓準位VGH。第一充/放電單元並用以在一般情況下，根據節點N4上的電壓準位VGH將節點N3放電至電壓準位VSS。第二充/放電單元(如電晶體T9、T10)用以在短路情況下，根據節點N4上的箝位電壓準位以及節點N3上的電壓準位VGH，將功率電晶 體T6的閘極端充電至電壓準位VGH。第二充/放電單元並用以在一般情況下，根據節點N4上的電壓準位VGH以及節點N3上的電壓準位VSS，將功率電晶體T6的閘極端放電至訊號VP的訊號電壓準位。
舉例而言，在一般情況下，節點N4的電壓V4具有電壓準位VGH，電晶體T8根據節點N4上的電壓準位VGH關斷，以令節點N3被放電至電壓準位VSS。此時，電晶體T9根據節點N4上的電壓準位VGH關斷，且電晶體T10根據節點N3上的電壓準位VSS導通，以令訊號VP被提供至功率電晶體T6的閘極端作為訊號VP2。在短路情況下，節點N4的電壓V4具有箝位電壓準位，電晶體T8根據節點N4上的箝位電壓準位導通，以令節點N3被充電至電壓準位VGH。此時，電晶體T10根據節點N3上的電壓準位VGH關斷，且電晶體T9根據節點N4上的箝位電壓準位導通，以令電壓準位VGH被提供至功率電晶體T6的閘極端，並使功率電晶體T6關斷。
以另一角度而言，第一充/放電單元(如電晶體T8、T101)可為一第一電流比較器，用以根據流經電晶體T8與流經電晶體T101的電流對節點N3進行充電或放電。第二充/放電單元(如電晶體T9、T10)可為一第二電流比較器，用以根據流經電晶體T9與流經電晶體T10的電流對功率電晶體T6的閘極端進行充電或放電。
舉例而言，在一般情況下，節點N4的電壓V4具有電壓準位VGH，電晶體T8根據節點N4上的電壓準位 VGH關斷，故流經電晶體T8的電流為零，小於流經電晶體T101的電流，以使得節點N3上的電荷隨流經電晶體T101的電流釋放，並使節點N3隨流經電晶體T101的電流被放電至電壓準位VSS。此時，電晶體T9根據節點N4上的電壓準位VGH關斷，且電晶體T10根據節點N3上的電壓準位VSS導通，故流經電晶體T9的電流為零，小於流經電晶體T10的電流，以使得功率電晶體T6的閘極端上的電荷隨流經電晶體T10的電流釋放，並使功率電晶體T6的閘極端隨流經電晶體T10的電流被放電至訊號VP的訊號電壓準位，以使訊號VP提供至功率電晶體T6的閘極端。
在短路情況下，節點N4的電壓V4具有箝位電壓準位，電晶體T8根據節點N4上的箝位電壓準位導通，故流經電晶體T8的電流大於流經電晶體T101的電流，以使得電荷累積於節點N3上，並據以使節點N3隨流經電晶體T8的電流被充電至電壓準位VGH。此時，電晶體T10根據節點N3上的電壓準位VGH關斷，且電晶體T9根據節點N4上的箝位電壓準位導通，故流經電晶體T9的電流為大於流經電晶體T10的電流，以使得電荷累積於功率電晶體T6的閘極端上，並使功率電晶體T6的閘極端隨流經電晶體T9的電流被充電至電壓準位VGH，以使功率電晶體T6的關斷。
透過上述的設置，在一般情況下第一輸出級120a所產生的流經輸出節點Nout的電流(例如為電流I4+電流I5)可在短路情況下縮減(例如縮減為電流I4)，以避免短路發 生時，突波電流對電壓移位器100及連接至其的數位電路造成的傷害。
此外，限流電阻R3用以減少在短路狀態下，電晶體T101所汲引的電流，以減少短路狀態下電晶體T8、T101的能量損耗。
當注意到，在本發明一些實施例中，電晶體T101、限流電阻R2、R3皆可被省略。此外，上述所有電壓準位的數值僅為敘述上的例示，實作上，此些數值當可依實際需求改變，不以上述實施例為限。再者，為使敘述情楚，上述段落僅以不同的電壓準位(如VGH、VGL、VMP、VDD、VSS)為例進行說明，實作上，此些電壓準位可依實際需求改變，不以上述實施例為限。
在以下段落中，將提供關於第二輸出級130a的具體細節，然而本案不以下述實施例為限。
第7圖為根據本案一實施例繪示的第二輸出級130a的示意圖。在本實施例中，第二輸出級130a包括一功率電晶體T55、一功率電晶體T66、一偵測模組132a、以及一保護模組134a。在本實施例中，功率電晶體T55、T66皆具有一第一端、一第二端以及一閘極端。功率電晶體T55的第一端電性連接於具有一電壓準位VGL(例如是-20伏特)的電壓源VS44。功率電晶體T55的第二端電性連接於輸出節點Nout。功率電晶體T55的閘極端用以接收訊號VN。功率電晶體T66的第一端電性連接於具有電壓準位VGL的電壓源VS44。功率電晶體T66的第二端電性連接於輸出節 點Nout。功率電晶體T66的閘極端用以接收訊號VN2。偵測模組132a電性連接於輸出節點Nout與保護模組134a之間。保護模組134a電性連接於偵測模組132a與功率電晶體T66的閘極端之間。
在本實施例中，功率電晶體T55、T66皆可以N型金屬氧化物半導體場效電晶體實現。偵測模組132a與保護模組134a皆可用電路實現。
在本實施例中，功率電晶體T55用以根據訊號VN操作性地導通，以提供電流I44至輸出節點Nout。功率電晶體T66用以根據訊號VN2操作性地導通，以提供電流I55至輸出節點Nout。偵測模組132a用以偵測輸出節點Nout的電壓Vo2，以判斷短路情況是否發生，並用以在短路情況發生時提供偵測訊號S55。保護模組134a用以接收偵測訊號S55以及訊號VN，用以在一般情況下提供訊號VN至功率電晶體T66的閘極端作為訊號VN2，並用以在短路情況下根據偵測訊號S55關斷功率電晶體T66。
透過上述的設置，即可實現一種具有防短路功能的電壓移位器100。藉由操作性地關閉功率電晶體T66，在一般情況下第二輸出級130a所產生的流經輸出節點Nout的電流(例如為電流I44+電流I55)可在短路情況下縮減(例如縮減為電流I44)，以避免短路發生時，突波電流對電壓移位器100及連接至其的數位電路造成的傷害。
在以下段落中，將提供關於第二輸出級130a的更具體細節，然而本案不以此為限。
在一實施例中，偵測模組132a包括一延遲電容C22、一箝位電晶體T77(例如是一N型電晶體)、一電流源IS22以及一限流電阻R22。箝位電晶體T77的第一端電性連接一節點N44。箝位電晶體T77的第二端透過限流電阻R22電性連接輸出節點Nout。箝位電晶體T77的閘極端用以接收一電壓準位VMN(例如是-15伏特)。限流電阻R22電性連接於箝位電晶體T77的第二端與輸出節點Nout之間。延遲電容C22電性連接於電壓源VS44與節點N44之間。電流源IS22電性連接於電壓源VS44與節點N44之間。
在本實施例中，節點N44的電壓V44係透過箝位電晶體T77與電流源IS22進行充電/放電，以操作性地提供偵測訊號S55至保護模組134a。
舉例而言，在一般情況下，輸出節點Nout的電壓Vo2具有電壓準位VGL。根據輸出節點Nout上的電壓準位VGL，沒有電流流經箝位電晶體T77。在此一期間中，延遲電容C22對電流源IS22放電，以令節點N44的電壓V44被放電至電壓準位VGL。是以，此時偵測訊號S55並未產生。在短路情況下，輸出節點Nout的電壓Vo2被短路至一高電壓準位(例如是電壓準位VGH(例如是40伏特))。根據輸出節點Nout上的高電壓準位，節點N44上的電壓V44藉由一流經箝位電晶體T77的電流(例如箝位電晶體T77根據電壓準位VMN導通)充電至相應於電壓準位VMN的一箝位電壓準位。此時，節點N44上的箝位電壓準位即作為偵測訊號S55。
透過如此設置，偵測模組132a即可在短路情況下提供偵測訊號S55至保護模組134a。
當注意到，前述箝位電壓準位可設置為相近於電壓準位VGL。例如，若提供至箝位電晶體T77的電壓準位VMN為-15伏特，箝位電晶體T77的門檻電壓為0.7伏特，則箝位電壓準位為-15伏特-0.7伏特=-15.7伏特。如此一來，在製造上，電性連接於節點N44的電晶體(如電晶體T88、T99)於閘極端與第一端(例如是源極端)之間的耐受壓差可僅略高於箝位電壓準位(-15.7伏特)與電壓準位VGL(-20伏特)之間的電壓準位差，而可降低電性連接於節點N44的電晶體(如電晶體T88、T99)的尺寸與成本。
以另一角度而言，前述箝位電壓準位當被設計為小於或等於電晶體T8、T9中任一者的耐受壓差與電壓準位VGL之電壓和。
此外，在一實施例中，限流電阻R22用以於短路情況下降低流經箝位電晶體T77的電流之流量，以減少偵測模組132a(如箝位電晶體T77)於短路情況下的能量損耗。
再者，延遲電容C22用以延遲節點N44充電至箝位電壓準位的時間點一延遲時間。即是，藉由延遲電容C22，於短路情況發生的時間點與延遲節點N44充電至箝位電壓準位的時間點之間存有延遲時間。此一延遲時間長於或等於電性連接於輸出節點Nout的負載電容Co的放電時間，以避免第二輸出級130a的起始狀態被誤判斷為短路情況。關於此處輸出節點Nout的負載電容Co的放電時間與 延遲時間之間的具體細節可參照前述段落(例如是相應於第8b圖的段落)，故在此不贅述。
在本實施例中，保護模組134a包括一第一充/放電單元，一第二充/放電單元以及一限流電阻R33。第一充/放電單元包括電晶體T88，且第二充/放電單元包括電晶體T99、T100。在本實施例中，電晶體T88-T100皆為N型電晶體。電晶體T88的第一端電性連接電壓源VS44。電晶體T88的第二端電性連接節點N33(具有電壓V33)。電晶體T88的閘極端電性連接節點N44。限流電阻R33電性連接於電晶體T88與具有電壓準位VDD的電壓源之間。電晶體T99的第一端電性連接電壓源VS44。電晶體T99的第二端電性連接功率電晶體T66的閘極端。電晶體T99的閘極端電性連接節點N44。電晶體T100的第一端電性連接功率電晶體T66的閘極端。電晶體T190的第二端電性連接功率電晶體T55的閘極端。電晶體T100的閘極端電性連接節點N33。
在本實施例中，第一充/放電單元(如電晶體T88)用以在短路情況下，根據偵測訊號S55(即節點N44上的箝位電壓準位)將節點N33放電至電壓準位VGL。第一充/放電單元並用以在一般情況下，根據節點N44上的電壓準位VGL將節點N33充電至電壓準位VDD。第二充/放電單元(如電晶體T99、T100)用以在短路情況下，根據節點N44上的箝位電壓準位以及節點N33上的電壓準位VGL，將功率電晶體T66的閘極端放電至電壓準位VGL。第二充/放電單元並用以在一般情況下，根據節點N44上的電壓準位 VGL以及節點N33上的電壓準位VDD，將功率電晶體T66的閘極端充電至訊號VN的訊號電壓準位。
舉例而言，在一般情況下，節點N44的電壓V44具有電壓準位VGL，電晶體T88根據節點N44上的電壓準位VGL關斷，以令節點N33被充電至電壓準位VDD。此時，電晶體T99根據節點N44上的電壓準位VGL關斷，且電晶體T100根據節點N33上的電壓準位VDD導通，以令訊號VN被提供至功率電晶體T66的閘極端作為訊號VN2。在短路情況下，節點N44的電壓V44具有箝位電壓準位，電晶體T88根據節點N44上的箝位電壓準位導通，以令節點N33被放電至電壓準位VGL。此時，電晶體T100根據節點N33上的電壓準位VGL關斷，且電晶體T9根據節點N44上的箝位電壓準位導通，以令電壓準位VGL被提供至功率電晶體T66的閘極端，並使功率電晶體T66關斷。
以另一角度而言，第一充/放電單元(如電晶體T88)可為一第一電流比較器，用以根據流經電晶體T88與流經限流電阻R33的電流對節點N33進行充電或放電。第二充/放電單元(如電晶體T99、T100)可為一第二電流比較器，用以根據流經電晶體T99與流經電晶體T100的電流對功率電晶體T66的閘極端進行充電或放電。
舉例而言，在一般情況下，節點N44的電壓V44具有電壓準位VGL，電晶體T88根據節點N44上的電壓準位VGL關斷，故流經電晶體T88的電流為零，小於流經限流電阻R33的電流，以使得電荷累積於節點N33上，並使 節點N3隨流經限流電阻R33的電流被充電至電壓準位VDD。此時，電晶體T99根據節點N4上的電壓準位VGL關斷，且電晶體T100根據節點N33上的電壓準位VDD導通，故流經電晶體T99的電流為零，小於流經電晶體T100的電流，以使得電荷累積於功率電晶體T66的閘極端上，並使功率電晶體T66的閘極端隨流經電晶體T100的電流被充電至訊號VN的訊號電壓準位，以使訊號VN提供至功率電晶體T66的閘極端。
在短路情況下，節點N44的電壓V44具有箝位電壓準位，電晶體T88根據節點N44上的箝位電壓準位導通，故流經電晶體T88的電流大於流經限流電阻R33的電流，以使得累積於節點N3上的電荷釋放，並據以使節點N3隨流經電晶體T88的電流被放電至電壓準位VGL。此時，電晶體T100根據節點N33上的電壓準位VGL關斷，且電晶體T99根據節點N44上的箝位電壓準位導通，故流經電晶體T99的電流為大於流經電晶體T100的電流(其值為0)，以使得累積於功率電晶體T66的閘極端上的電荷釋放，並使功率電晶體T66的閘極端隨流經電晶體T99的電流被放電至電壓準位VGL，以使功率電晶體T66的關斷。
透過上述的設置，在一般情況下第二輸出級130a所產生的流經輸出節點Nout的電流(例如為電流I44+電流I55)可在短路情況下縮減(例如縮減為電流I44)，以避免短路發生時，突波電流對電壓移位器100及連接至其的數位電路造成的傷害。
此外，限流電阻R33用以減少在短路狀態下，具有電壓準位VDD的電壓源所提供的流經電晶體T88的電流，以減少短路狀態下電晶體T88的能量損耗。
當注意到，在本發明一些實施例中，限流電阻R22、R33皆可被省略。此外，上述所有電壓準位的數值僅為敘述上的例示，實作上，此些數值當可依實際需求改變，不以上述實施例為限。再者，為使敘述情楚，上述段落僅以不同的電壓準位(如VGH、VGL、VMN、VDD)為例進行說明，實作上，此些電壓準位可依實際需求改變，不以上述實施例為限。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
120‧‧‧第一輸出級
122‧‧‧驅動模組
124‧‧‧偵測模組
126‧‧‧去能模組
T1‧‧‧功率電晶體
VS1‧‧‧電壓源
Vo1‧‧‧電壓
VGH‧‧‧電壓準位
S1‧‧‧偵測訊號
S2‧‧‧去能訊號
S4‧‧‧驅動訊號
VP‧‧‧訊號
Nout‧‧‧輸出節點

Claims (19)

  1. 一種具有防短路功能的輸出級，包括：一功率電晶體，包括一第一端、一第二端以及一閘極端，其中該功率電晶體的該第一端電性連接具有一第一參考電壓準位的一電壓源，該功率電晶體的該第二端電性連接一輸出節點，且該功率電晶體的該閘極端用以接收一驅動訊號；一偵測模組，用以偵測該輸出節點上的一輸出電壓，以判斷一短路情況是否發生，並在該短路情況下根據該輸出節點上的該輸出電壓提供一偵測訊號，其中該偵測模組更包括：一電流源，用以產生流經一操作節點的一第一比較電流；以及一電流鏡，用以根據該輸出節點上的該輸出電壓產生流經該操作節點的一第二比較電流；其中在該第一比較電流大於該第二比較電流的情況下，該操作節點被充/放電至一操作電壓準位，以作為該偵測訊號；一去能模組，用以在該短路情況下根據該偵測訊號提供一去能訊號，並用以操作性地在一時脈訊號的每一週期中停止提供該去能訊號；以及一驅動模組，用以根據該去能訊號以及該時脈訊號決定是否提供該驅動訊號。
  2. 如請求項1所述之具有防短路功能的輸出級，其中該電流鏡包括：一第一電晶體，其中該第一電晶體的一第一端電性連接該第一電晶體的一閘極端；以及一第二電晶體，其中該第二電晶體的一第一端電性連接該操作節點，該第二電晶體的一第二端電性連接該第一電晶體的一第二端，且該第二電晶體的一閘極端電性連接該第一電晶體的該閘極端。
  3. 如請求項2所述之具有防短路功能的輸出級，其中該偵測模組更包括：一箝位電晶體，電性連接於該輸出節點與該第一電晶體的該第一端之間，其中該箝位電晶體用以將該第一電晶體的該閘極端上的一閘極電壓箝位於一箝位電壓準位以及一第二參考電壓準位之間。
  4. 如請求項3所述之具有防短路功能的輸出級，其中該第一電晶體以及該第二電晶體皆包括一耐受電壓，且該箝位電壓準位與該第二參考電壓準位之間的一電位差小於該第一電晶體或該第二電晶體的該耐受電壓。
  5. 如請求項2所述之具有防短路功能的輸出級，其中 該偵測模組更包括：一限流電阻，電性連接於該第一電晶體的該第二端與具有一第二參考電壓準位的一電壓源之間，且該限流電阻用以減少在一正常情況下該電流鏡的能量損耗。
  6. 如請求項1所述之具有防短路功能的輸出級，其中該去能模組包括：一延遲單元，用以在該短路情況下，操作性地延遲該偵測訊號，以產生該去能訊號。
  7. 如請求項6所述之具有防短路功能的輸出級，其中該去能訊號落後該偵測訊號一延遲時間，且該延遲時間大於或等於電性連接於該輸出節點上的一負載電容的一充電時間或一放電時間。
  8. 如請求項6所述之具有防短路功能的輸出級，其中該去能模組更包括：一閂鎖器，用以保持該去能訊號提供至該驅動模組，並用以在該時脈訊號的每一週期中，操作性地清除提供至該驅動模組的該去能訊號。
  9. 如請求項1所述之具有防短路功能的輸出級，其中該驅動模組包括：一邏輯單元，用以接收該時脈訊號與該去能訊號，並 用以根據該時脈訊號與該去能訊號提供一控制訊號；以及一前置驅動器(pre-driver)，用以接收該控制訊號，並根據該控制訊號提供該驅動訊號至該功率電晶體。
  10. 一種具有防短路功能的輸出級，包括：一第一功率電晶體，包括一第一端、一第二端以及一閘極端，其中該第一功率電晶體的該第一端電性連接至具有一第一參考電壓準位的一電壓源，該第一功率電晶體的該第二端電性連接至一輸出節點，且該第一功率電晶體的該閘極端用以接收一第一驅動訊號；一第二功率電晶體，包括一第一端、一第二端以及一閘極端，其中該第二功率電晶體的該第一端電性連接至具有該第一參考電壓準位的該電壓源，該第二功率電晶體的該第二端電性連接至該輸出節點，且該第二功率電晶體的該閘極端用以接收一第二驅動訊號；一偵測模組，用以偵測該輸出節點上的一輸出電壓，以判斷一短路情況是否發生，並在該短路情況下根據該輸出節點上的該輸出電壓提供一偵測訊號；以及一保護模組，用以在一正常情況下提供該第一驅動訊號至該第二功率電晶體的該閘極端作為該第二驅動訊號，並在該短路情況下根據該偵測訊號關斷該第二功率電晶體。
  11. 如請求項10所述之具有防短路功能的輸出級，其 中在該正常情況下，該輸出級產生流經該輸出節點的一第一電流，在該短路情況下該輸出級產生流經該輸出節點一第二電流，且該第一電流大於該第二電流。
  12. 如請求項10所述之具有防短路功能的輸出級，其中該偵測模組包括：一箝位電晶體，電性連接於一操作節點與該輸出節點之間，用以將該操作節點上的一操作電壓箝位於該第一參考電壓準位與一箝位電壓準位之間，其中在該短路情況下，該操作節點根據該輸出節點上的該輸出電壓，透過該箝位電晶體充/放電至該箝位電壓準位，作為該偵測訊號。
  13. 如請求項12所述之具有防短路功能的輸出級，其中該偵測模組更包括：一延遲電容；以及一電流源，用以在該正常情況下充/放電該延遲電容，以令該操作節點被充/放電至該第一參考電壓準位。
  14. 如請求項13所述之具有防短路功能的輸出級，其中該延遲電容用以延遲該操作節點充/放電至該箝位電壓準位的時間點一延遲時間，其中該短路情況發生的時間點與該操作節點充/放電至該箝位電壓準位的時間點之間的該延遲時間大於或等於電性連接於該輸出節點上的一負載電容的一充電時間或一放電時間。
  15. 如請求項12所述之具有防短路功能的輸出級，其中該保護模組包括：一第一保護電晶體，用以在該正常情況下，根據一控制節點上的一第二參考電壓準位導通，以提供該第一驅動訊號至該第二功率電晶體的該閘極端作為該第二驅動訊號，並用以在該短路情況下，根據該控制節點上的該第一參考電壓準位關斷。
  16. 如請求項15所述之具有防短路功能的輸出級，其中該保護模組包括：一第二保護電晶體，用以在該正常情況下，根據該操作節點上的該第一參考電壓準位關斷，並用以在該短路情況下，根據該操作節點上的該箝位電壓準位導通，以提供該第一參考電壓準位至該控制節點。
  17. 如請求項16所述之具有防短路功能的輸出級，其中該保護模組包括：一第三保護電晶體，用以在該正常情況下，根據該操作節點上的該第一參考電壓準位關斷，並用以在該短路情況下，根據該操作節點上的該箝位電壓準位導通，以提供該第一參考電壓準位至該第二功率電晶體的該閘極端，以關斷該第二功率電晶體。
  18. 如請求項17所述之具有防短路功能的輸出級，其中該第二保護電晶體與該第三保護電晶體皆包括一耐受電壓，且該第二保護電晶體或該第三保護電晶體的該耐受電壓皆大於該箝位電壓準位與該第一參考電壓準位之間的一電位差。
  19. 如請求項12所述之具有防短路功能的輸出級，其中該保護模組更包括：一第一充/放電單元，用以根據該操作節點上的該箝位電壓準位，充/放電一控制節點至該第一參考電壓準位，並用以根據該操作節點上的該第一參考電壓準位，充/放電該控制節點至該第二參考電壓準位；以及一第二充/放電單元，用以根據該操作節點上的該箝位電壓準位以及該控制節點上的該第一參考電壓準位，充/放電該第二功率電晶體的該閘極端至該第一參考電壓準位，並用以根據該操作節點上的該第一參考電壓準位以及該控制節點上的該第二參考電壓準位充/放電該第二功率電晶體的該閘極端至該第一驅動訊號的一訊號電壓準位。
TW102146418A 2013-09-26 2013-12-16 具有防短路功能的輸出級 TWI535208B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/037,479 US9042066B2 (en) 2013-09-26 2013-09-26 Output stage with short-circuit protection

Publications (2)

Publication Number Publication Date
TW201513571A TW201513571A (zh) 2015-04-01
TWI535208B true TWI535208B (zh) 2016-05-21

Family

ID=52690733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146418A TWI535208B (zh) 2013-09-26 2013-12-16 具有防短路功能的輸出級

Country Status (3)

Country Link
US (1) US9042066B2 (zh)
CN (1) CN104518775B (zh)
TW (1) TWI535208B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2564396B (en) * 2017-07-06 2020-12-02 Advanced Risc Mach Ltd Light animation service
CN116247754A (zh) * 2021-12-07 2023-06-09 华润微集成电路(无锡)有限公司 电池保护芯片、电池系统及电池保护方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171140A (ja) * 2000-12-01 2002-06-14 Mitsubishi Electric Corp オーディオ信号増幅出力回路
US6385060B1 (en) * 2000-12-21 2002-05-07 Semiconductor Components Industries Llc Switching power supply with reduced energy transfer during a fault condition
CN100561816C (zh) * 2006-04-28 2009-11-18 鸿富锦精密工业（深圳）有限公司 突波电流抑制电路及使用其的电源供应装置
JP4367512B2 (ja) * 2007-03-27 2009-11-18 コニカミノルタビジネステクノロジーズ株式会社 画像処理装置、画像データの転送制御方法及び転送制御プログラム
TW200926581A (en) * 2007-12-14 2009-06-16 C Media Electronics Inc Voltage detection type over-current protection device used in D-class amplifier
CN101730349B (zh) * 2008-10-29 2013-10-02 原景科技股份有限公司 背光模块的短路检测电路

Also Published As

Publication number Publication date
CN104518775B (zh) 2018-01-02
CN104518775A (zh) 2015-04-15
TW201513571A (zh) 2015-04-01
US9042066B2 (en) 2015-05-26
US20150085414A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
US7692907B2 (en) Circuit for electrostatic discharge (ESD) protection
US9401594B2 (en) Surge protection for differential input/output interfaces
US8693150B2 (en) Semiconductor apparatus
TW201316007A (zh) 靜電偵測電路
US8482891B2 (en) Electrostatic discharge protection circuit
KR20090056040A (ko) 정전기 방전 회로
CN110957713B (zh) 一种静电放电箝位电路
TWI517347B (zh) 防止跨越電壓域之靜電放電失效
TWI535208B (zh) 具有防短路功能的輸出級
US8823445B2 (en) Systems and methods for controlling power in semiconductor circuits
US20150381149A1 (en) Semiconductor device
KR100687867B1 (ko) 저전력 고성능 인버터 회로
US11621556B2 (en) Protective circuit
TW202345335A (zh) 新穎式電壓偵測電源箝制電路架構於過度電性應力事件
US10177135B2 (en) Integrated circuit and electrostatic discharge protection circuit thereof
JP2015046507A (ja) Ｅｓｄ保護回路
US9407255B2 (en) Circuit
JP2015136003A (ja) パワーオンリセット回路
US8194491B2 (en) Power-up circuit
CN117092398A (zh) 用于过度电性应力事件的新的电压检测电源钳位电路
CN118054777A (zh) 一种复位电路及电子芯片
JP2010283237A (ja) 半導体集積回路
TW201624917A (zh) 具有電壓準位移位器的電路及晶片
JP2013251869A (ja) 入力バッファ回路及び半導体装置