TWI775688B - 靜電放電防護結構 - Google Patents

Abstract

一種靜電放電防護結構，包括一P型基底、一P型結構、一N型埋層、一元件主動區、一P型保護環以及一N型結構。P型結構形成於P型基底之中，作為P型基底的電性接觸。N型埋層形成於P型基底中。元件主動區形成於N型埋層之上。P型保護環形成於N型埋層之上，並圍繞元件主動區。N型結構形成於N型埋層之上，並位於P型保護環與P型結構之間。

Description

靜電放電防護結構

本發明係有關於一種靜電放電防護結構，特別是有關於一種具有P型保護環的靜電放電防護結構。

因靜電放電所造成之元件損害對積體電路產品來說已經成為最主要的可靠度問題之一。尤其是隨著尺寸不斷地縮小至深次微米之程度，金氧半導體之閘極氧化層也越來越薄，積體電路更容易因靜電放電現象而遭受破壞。在一般的工業標準中，積體電路產品之輸入輸出接腳(I/O pin)必需能夠通過2000伏特以上之人體模式靜電放電測試以及200伏特以上之機械模式靜電放電測試。因此，在積體電路產品中，靜電放電防護元件必需設置在所有輸出入銲墊(pad)附近，以保護內部之核心電路(core circuit)不受靜電放電電流之侵害。

本發明之一實施例提供一種靜電放電防護結構，包括一P型基底、一P型結構、一N型埋層、一元件主動區、一P型保護環以及一N型結構。P型結構形成於P型基底之中，作為P型基底的電性接觸。N型埋層形成於P型基底中。元件主動區形成於N型埋層之上。P型保護環形成於N型埋層之上，並圍繞元件主動區。N型結構形成於N型埋層之上，並位於P型保護環與P型結構之間。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之靜電放電防護結構的俯視示意圖。如圖所示，靜電放電防護結構100包括一P型基底110、一P型結構120、一N型結構130、一P型保護環140以及一元件主動區150。在一些實施例中，靜電放電防護結構100應用於高壓端(high side)，如輸入輸出接腳。

P型結構120形成於P型基底110之中，作為P型基底110的電性接觸。本發明並不限定P型結構120的形狀。在一可能實施例中，P型結構120係為一環形結構。在此例中，P型結構120圍繞N型結構130。

N型結構130位於P型結構120與P型保護環140之間。本發明並不限定N型結構130的形狀。在一可能實施例中， N型結構130係為一環形結構。在此例中， N型結構130圍繞P型保護環140。在一些實施例中，N型結構130被一場氧化層(未顯示)所覆蓋。在此例中，該場氧化層隔開P型結構120與P型保護環140，並露出於P型結構120與P型保護環140之間。

P型保護環140圍繞元件主動區150。在一些實施例中，靜電放電防護結構100更包括一N型埋層(buried layer)160。N型埋層160形成於P型基底110中。在此例中，N型結構130、P型保護環140以及元件主動區150均形成於N型埋層160之上。在一可能實施例中，N型結構130、P型保護環140以及元件主動區150直接接觸N型埋層160。在其它實施例中，P型結構120並未重疊N型埋層160。舉例而言，P型結構120映射到P型基底110的區域並未重疊N型埋層160映射到P型基底110的區域。

第2圖為第1圖之靜電放電防護結構沿著虛線AA’部分的剖面圖。如圖所示，靜電放電防護結構100包括一P型基底210(即第1圖的基底110)以及一N型埋層220(即第1圖的N型埋層160)。N型埋層220形成於P型基底210之中。在一些實施例中，靜電放電防護結構100更包括P型井區231、232、235、236、N型井區241、244以及主動元件區150。

P型井區231及236形成於P型基底210之中，並與N型埋層220彼此分隔。在本實施例中，P型井區231以及236映射於P型基底210的區域並未重疊N型埋層220映射於P型基底210的區域。在一可能實施例中，P型井區231及236均為高壓P型井區(high voltage P-type well；HVPW)。在另一可能實施例中，P型井區231及236構成一環形結構。在此例中，P型井區231及236所構成的環形結構圍繞N型井區241及244。

在本實施例中，P型井區231包括一P型摻雜區271。P型摻雜區271形成於P型井區231之中，作為P型基底210的電性接觸端。在一些實施例中，P型井區231更包括一P型井區251。P型井區251形成於P型井區231之中。P型摻雜區271形成於P型井區251之中。在此例中，P型摻雜區271的摻雜濃度高於P型井區251的摻雜濃度，P型井區251的摻雜濃度高於P型井區231的摻雜濃度。

另外，P型井區236包括一P型摻雜區276。P型摻雜區276形成於P型井區236之中，作為P型基底210的電性接觸端。在一些實施例中，P型井區236更包括一P型井區254。P型井區254形成於P型井區236之中。P型摻雜區276形成於P型井區254之中。在此例中，P型摻雜區276的摻雜濃度高於P型井區254的摻雜濃度，P型井區254的摻雜濃度高於P型井區236的摻雜濃度。在一些實施例中，P型摻雜區271及276構成一環形結構，作為第1圖的P型結構120。此外，P型井區251及254也構成一環形結構。

N型井區241及244形成於N型埋層220之上，並重疊N型埋層220。換句話說，N型井區241及244映射於P型基底210的區域重疊N型埋層220映射於P型基底210的區域。在一可能實施例中，N型井區241及244接觸N型埋層220。在其它實施例中，N型井區241及244均為深高壓N型井區(high voltage N-type well；HVNW)。在一些實施例中，N型井區241及244構成一環形結構，圍繞P型井區232及235，用以避免P型井區232及235接觸P型基底210。在本實施例中，N型井區241及244所構成的環形結構作為第1圖的N型結構130。

P型井區232及235形成於N型埋層220之上，並接觸N型埋層220。在本實施例中，P型井區232及235映射於P型基底210的區域重疊N型埋層220映射於P型基底210的區域。在一可能實施例中，P型井區232及235均為高壓P型井區。在一些實施例中，P型井區232及235構成一環形結構，用以包圍主動元件區150。

在本實施例中，P型井區232包括一P型摻雜區272。P型摻雜區272形成於P型井區232之中。在一些實施例中，P型井區232更包括一P型井區252。P型井區252形成於P型井區232之中。P型摻雜區272形成於P型井區252之中。在此例中，P型摻雜區272的摻雜濃度高於P型井區252的摻雜濃度，P型井區252的摻雜濃度高於P型井區232的摻雜濃度。

另外，P型井區235包括一P型摻雜區275。P型摻雜區275形成於P型井區235之中。在一些實施例中，P型井區235更包括一P型井區253。P型井區253形成於P型井區235之中。P型摻雜區275形成於P型井區253之中。在此例中，P型摻雜區275的摻雜濃度高於P型井區253的摻雜濃度，P型井區253的摻雜濃度高於P型井區235的摻雜濃度。在其它實施例中，P型摻雜區272及275構成一環形結構。在此例中，P型摻雜區272及275所構成的環形結構即為第1圖的P型保護環140。

在一些實施例中，靜電放電防護結構100更包括場氧化層292及299。場氧化層292形成於P型基底210的表面。在此例中，場氧化層292分隔P型摻雜區271及272，並露出於P型摻雜區271及272之間。在本實施例中，場氧化層292完全地覆蓋N型井區241。在其它實施例中，場氧化層292覆蓋部分P型井區231、251、232及252。另外，場氧化層299形成於P型基底210的表面。在此例中，場氧化層299分隔P型摻雜區275及276，並露出於P型摻雜區275及276之間。在本實施例中，場氧化層299完全地覆蓋N型井區244。在其它實施例中，場氧化層299覆蓋部分P型井區235、253、236及254。在一些實施例中，場氧化層292與299構成一環形結構。

在其它實施例中，靜電放電防護結構100更包括場氧化層291、293、298及300。場氧化層291設置於P型基底210與P型摻雜區271之間。在一些實施例中，場氧化層291重疊部分P型井區231及251。場氧化層293設置於P型摻雜區272與元件主動區150之間。在一些實施例中，場氧化層293重疊部分P型井區232、252及部分元件主動區150。

場氧化層298設置於元件主動區150與P型摻雜區275之間。在一些實施例中，場氧化層298重疊部分元件主動區150及部分P型井區235及253。場氧化層300設置於P型摻雜區276與P型基底210之間。在一些實施例中，場氧化層300重疊部分P型井區236及254。在其它實施例中，場氧化層292及299於方向X的寬度大於場氧化層291、293、298及300。在此例中，場氧化層291~293、298~300於方向Y的深度相似。

元件主動區150形成於N型埋層220之上，並位於場氧化層293與298之間。本發明並不限定主動元件區150的架構。在一可能實施例中，主動元件區150至少包括N型井區242、243以及P型井區233及234。

N型井區242及243形成於N型埋層220之上，並接觸N型埋層220。在一可能實施例中，N型井區242及243均為深高壓N型井區。在另一可能實施例中，N型井區242及243構成一環形結構，並連同N型埋層220包圍主動元件區150裡的核心元件。

在本實施例中，N型井區242包括一N型摻雜區281。N型摻雜區281形成於N型井區242之中。在一些實施例中，N型井區242更包括一N型井區261。N型井區261形成於N型井區242之中。N型摻雜區281形成於N型井區261之中。在此例中，N型摻雜區281的摻雜濃度高於N型井區261的摻雜濃度，N型井區261的摻雜濃度高於N型井區242的摻雜濃度。

另外，N型井區243包括一N型摻雜區282。N型摻雜區282形成於N型井區243之中。在一些實施例中，N型井區243更包括一N型井區262。N型井區262形成於N型井區243之中。N型摻雜區282形成於N型井區262之中。在此例中，N型摻雜區282的摻雜濃度高於N型井區262的摻雜濃度，N型井區262的摻雜濃度高於N型井區243的摻雜濃度。在一些實施例中，N型摻雜區281及282構成一環形結構，並且N型井區261及262也構成一環形結構。

P型井區233及234形成於N型埋層220之上，並接觸N型埋層220。在一可能實施例中，P型井區233及234均為高壓P型井區。在另一可能實施例中，P型井區233及234構成一環形結構。在本實施例中，P型井區233包括一P型摻雜區273。P型摻雜區273形成於P型井區233之中。在此例中，P型摻雜區273的摻雜濃度高於P型井區233的摻雜濃度。另外，P型井區234包括一P型摻雜區274。P型摻雜區274形成於P型井區234之中。在此例中，P型摻雜區274的摻雜濃度高於P型井區234的摻雜濃度。在一些實施例中，P型摻雜區273及274構成一環形結構。

在其它實施例中，靜電放電防護結構100更包括電源走線VL及VH。電源走線VL電性連接P型摻雜區272、273、274及275，作為一第一電源端。電源走線VH電性連接N型摻雜區281及282，作為一第二電源端。在一正常模式下(無靜電放電事件)，電源走線VH接收一第一操作電壓，電源走線VL收一第二操作電壓，其中第一操作電壓高於第二操作電壓。在其它實施例中，靜電放電防護結構100更包括一基底端Psub。基底端Psub電性連接P型摻雜區271及276。電源走線VL、電源走線VH及基底端Psub彼此電性隔離。在此例中，由於靜電放電防護結構100具有兩電源端以及一基底端Psub，故靜電放電防護結構100係為一三端(3T)元件。

當電源走線VL發生一靜電放電事件，並且電源走線VH接收一接地電壓時，靜電放電防護結構100進入一保護模式。在保護模式下，基底端Psub為浮接狀態(floating)。此時，由於P型摻雜區272及273的電位大於N型摻雜區281的電位，故導通P型井區232與N型井區242之間的本體二極體(body diode)D1以及P型井區233與N型井區242之間的本體二極體D2。因此，一第一靜電放電電流從電源走線VL開始、經過P型摻雜區272、P型井區232、N型井區242及N型摻雜區281，流入電源走線VH，並且一第二靜電放電電流從電源走線VL開始、經過P型摻雜區273、P型井區233、N型井區242及N型摻雜區281，流入電源走線VH。

同樣地，在保護模式下，由於P型摻雜區274及275的電位大於N型摻雜區282的電位，故導通P型井區234與N型井區243之間的本體二極體D3以及P型井區235與N型井區243之間的本體二極體D4。因此，一第三靜電放電電流從電源走線VL開始、經過P型摻雜區274、P型井區234、N型井區243及N型摻雜區282，流入電源走線VH，並且一第四靜電放電電流從電源走線VL開始、經過P型摻雜區275、P型井區235、N型井區243及N型摻雜區282，流入電源走線VH。由於本體二極體D1~D4共同釋放靜電放電電流，故可增加靜電放電防護結構100的靜電放電的耐受度。

在一些實施例中，元件主動區150更包括場氧化層294~297。場氧化層294用以分隔N型摻雜區281及P型摻雜區273，並露出於N型摻雜區281及P型摻雜區273之間。在一可能實施例中，場氧化層294重疊部分N型井區242、261以及P型井區233。P型摻雜區273位於場氧化層294及295之間。在一可能實施例中，場氧化層295重疊部分P型井區233。P型摻雜區274位於場氧化層296及297之間。在一可能實施例中，場氧化層296重疊部分P型井區234。場氧化層297用以分隔N型摻雜區282及P型摻雜區274，並露出於N型摻雜區282及P型摻雜區274之間。在一可能實施例中，場氧化層297重疊部分N型井區243、262以及P型井區234。

第3圖為本發明之元件主動區150的一示意圖。如圖所示，元件主動區150包括N型井區242、321、243以及P型井區233、234。N型井區242及243形成於N型埋層220之上，並接觸N型埋層220。由於N型井區242及243的特性已揭露如上，故不再贅述。

P型井區233及234形成於N型埋層220之上，並接觸N型埋層220。在本實施例中，P型井區233包括一P型摻雜區273、一N型摻雜區331以及一P型井區311。由於P型摻雜區273的特性已揭露如上，故不再贅述。P型井區311形成於P型井區233之中。P型井區311的摻雜濃度高於P型井區233。N型摻雜區331形成於P型井區311之中。在本實施例中，N型摻雜區331的摻雜濃度相似於N型摻雜區281的摻雜濃度。

另外，P型井區234包括一P型摻雜區274、一N型摻雜區332以及一P型井區312。由於P型摻雜區274的特性已揭露如上，故不再贅述。P型井區312形成於P型井區234之中。P型井區312的摻雜濃度高於P型井區234。N型摻雜區332形成於P型井區312之中。在本實施例中，N型摻雜區332的摻雜濃度相似於N型摻雜區331的摻雜濃度。

N型井區321形成於N型埋層220之上，並接觸N型埋層220。在一可能實施例中，N型井區321為深高壓N型井區。在本實施例中，N型井區321包括一N型井區322以及一P型摻雜區341。N型井區322形成於N型井區321之中。N型井區322的摻雜濃度高於N型井區321的摻雜濃度。P型摻雜區341形成於N型井區322中。P型摻雜區341的摻雜濃度相似於P型摻雜區273的摻雜濃度。

在其它實施例中，元件主動區150更包括場氧化層293~295、351、352、296~298。由於場氧化層293、294、297及298的特性已揭露如上，故不再贄述。場氧化層295位於P型摻雜區273與N型摻雜區331之間。在一些實施例中，場氧化層295重疊部分P型井區233及311。

場氧化層351位於N型摻雜區331與P型摻雜區341之間。在本實施例中，場氧化層351重疊部分P型井區233、311及部分N型井區321及322。場氧化層352位於P型摻雜區341與N型摻雜區332之間。在此例中，場氧化層352重疊部分N型井區321、322及部分P型井區234、312。場氧化層296位於N型摻雜區332與P型摻雜區274之間。在一可能實施例中，場氧化層296重疊部分P型井區234及312。

在本實施例中，元件主動區150具有一矽控整流器(Silicon Controlled Rectifier；SCR)結構。在此例中，元件主動區150電性連接電源走線VH與VL。當電源走線VH與VL之一者發生一靜電放電事件，並且電源走線VH與VL之另一者耦接至地時，矽控整流器將一靜電放電電流釋放至地。舉例而言，N型摻雜區281、P型摻雜區341以及N型摻雜區282電性連接電源走線VH。另外，P型摻雜區273、N型摻雜區331、332以及P型摻雜區274電性連接電源走線VL。當一靜電放電事件發生於電源走線VH，並且電源走線VL耦接至地時，一第一靜電放電電流進入P型摻雜區341、經過N型井區322、321、P型井區233、311、N型摻雜區331，並透過電源走線VL，釋放至地。另外，一第二靜電放電電流進入P型摻雜區341、經過N型井區322、321、P型井區234、312、N型摻雜區332，並透過電源走線VL，釋放至地。

由於P型摻雜區272及275所構成的P型保護環圍繞元件主動區150，故可額外增加本體二極體，如第2圖的二極體D1及D4。在電源走線VL接收一正靜電放電電壓，並且電源走線VH接收一接地電壓時，二極體D1~D4共同釋放靜電放電電流。因此，大幅提高靜電放電防護結構100於機器放電模式(machine model；MM)的耐受度。

第4圖為第1圖之靜電放電防護結構沿著虛線AA’部分的另一剖面圖。如圖所示，靜電放電防護結構400包括一P型基底410以及一N型埋層420。N型埋層420形成於P型基底410之中。由於P型基底410以及N型埋層420的特性與第2圖的P型基底210以及N型埋層220的特性相同，故不再贅述。

在一些實施例中，靜電放電防護結構400更包括P型井區431~434、N型井區441、445以及一主動元件區450。P型井區431及434形成於P型基底410之中，並與N型埋層420彼此分隔。N型井區441及445形成於N型埋層420之上，並重疊N型埋層420。由於P型井區431、434以及N型井區441、445的特性相同於第2圖的P型井區231、236以及N型井區241、244的特性，故不再贅述。

在一些實施例中，靜電放電防護結構400更包括P型摻雜區471、472、478以及479。P型摻雜區471形成於P型井區431之中。P型摻雜區472形成於P型井區432之中。P型摻雜區478形成於P型井區433之中。P型摻雜區479形成於P型井區434之中。由於P型摻雜區471、472、478以及479的特性相似於第2圖的P型摻雜區271、272、275以及276的特性，故不再贅述。

在本實施例中，元件主動區450形成於N型埋層420之上，並位於P型井區432及433之間。主動元件區450至少包括N型井區442~444。在一可能實施例中，N型井區442與444接觸N型埋層420並包圍N型井區443。在此例中，N型井區442與444構成一環形結構。在一些實施例中，N型井區442及444係為深高壓N型井區(DHVNW)，並且N型井區443係為一高壓N型井區(HVNW)。

在其它實施例中，元件主動區450更包括N型摻雜區473及477。N型摻雜區473形成於N型井區442之中。N型摻雜區477形成於N型井區444之中。在此例中，N型摻雜區473及477的摻雜濃度高於N型井區442及444的摻雜濃度。

在一些實施例中，元件主動區450更包括P型摻雜區474~476以及一N型井區446。P型摻雜區474及476形成於N型井區443之中。P型摻雜區474及476可能構成一環形結構，包圍P型摻雜區475。P型摻雜區475形成於N型井區446之中。N型井區446位於N型井區443之中。

在其它實施例中，靜電放電防護結構400更包括場氧化場氧化層481~490。P型摻雜區471位於場氧化層481與482之間。P型摻雜區472位於場氧化層482與483之間。P型摻雜區478位於場氧化層488與489之間。P型摻雜區479位於場氧化層489與490之間。由於場氧化層481、482、483、488、489與489的特性與第1圖的場氧化層291~293以及298~300的特性相同，故不再贅述。

N型摻雜區473位於場氧化層483與484之間。P型摻雜區474位於場氧化層484與485之間。P型摻雜區475位於場氧化層485與486之間。P型摻雜區476位於場氧化層486與487之間。N型摻雜區477位於場氧化層487與488之間。在一些實施例中，場氧化層483與488構成一環形結構，用以包圍N型摻雜區473與477。在一可能實施例中，場氧化層484與487構成一環形結構，用以包圍P型摻雜區474與476。另外，場氧化層485與486構成一環形結構，用以包圍P型摻雜區475。

在其它實施例中，靜電放電防護結構400更包括電源走線VL及VH。電源走線VL電性連接P型摻雜區472、474、476、478。電源走線VH電性連接N型摻雜區473、P型摻雜區475以及N型摻雜區477。在一些實施例中，靜電放電防護結構400更包括一基底端Psub。基底端Psub電性連接P型摻雜區471及479。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:靜電放電防護結構 110、210:P型基底 120:P型結構 130:N型結構 140:P型保護環 150:元件主動區 160、220:N型埋層 231~236、251~254、311、312:P型井區 241~244、261、262、321、322:N型井區 271~276、341:P型摻雜區 281、282、331、332:N型摻雜區 D1~D4:本體二極體 291~300:場氧化層 VL、VH:電源走線

第1圖為本發明之靜電放電防護結構的俯視示意圖。 第2圖為第1圖之靜電放電防護結構沿著虛線AA’部分的剖面圖。 第3圖為本發明之元件主動區的一示意圖。 第4圖為第1圖之靜電放電防護結構沿著虛線AA’部分的另一剖面圖。

100:靜電放電防護結構

110:P型基底

120:P型結構

130:N型結構

140:P型保護環

150:元件主動區

160:N型埋層

Claims (14)

1. 一種靜電放電防護結構，包括： 一P型基底； 一第一P型結構，形成於該P型基底之中，作為該P型基底的電性接觸； 一N型埋層，形成於該P型基底中； 一元件主動區，形成於該N型埋層之上； 一P型保護環，形成於該N型埋層之上，並圍繞該元件主動區；以及 一第一N型結構，形成於該N型埋層之上，並位於該P型保護環與該第一P型結構之間。
2. 如請求項1之靜電放電防護結構，其中該第一P型結構圍繞該第一N型結構。
3. 如請求項1之靜電放電防護結構，其中該第一N型結構圍繞該P型保護環。
4. 如請求項1之靜電放電防護結構，其中該元件主動區、P型保護環及第一N型結構接觸該N型埋層。
5. 如請求項1之靜電放電防護結構，其中該第一P型結構映射於該P型基底的區域並未重疊該N型埋層映射於該P型基底的區域。
6. 如請求項1之靜電放電防護結構，更包括： 一第一P型井區，形成於該N型埋層之上，並接觸該N型埋層； 一第一P型摻雜區，形成於該第一P型井區之中； 一第二P型井區，形成於該N型埋層之上，並接觸該N型埋層；以及 一第二P型摻雜區，形成於該第二P型井區之中； 其中該第一P型摻雜區及該第二P型摻雜區構成該P型保護環。
7. 如請求項6之靜電放電防護結構，更包括： 一第一N型井區，形成於該N型埋層之上，並接觸該N型埋層；以及 一第二N型井區，形成於該N型埋層之上，並接觸該N型埋層； 其中該第一N型井區及該第二N型井區構成該第一N型結構。
8. 如請求項7之靜電放電防護結構，更包括： 一第三P型井區，形成於該P型基底中； 一第三P型摻雜區，形成於該第三P型井區之中； 一第四P型井區，形成於該P型基底中；以及 一第四P型摻雜區，形成於該第四P型井區之中； 其中該第三P型摻雜區及該第四P型摻雜區構成該第一P型結構。
9. 如請求項8之靜電放電防護結構，更包括： 一第一場氧化層，位於該第三P型摻雜區與該第一P型摻雜區之間；以及 一第二場氧化層，位於該第二P型摻雜區與該第四P型摻雜區之間。
10. 如請求項9之靜電放電防護結構，其中該第一場氧化層完全地覆蓋該第一N型井區，並且該第二場氧化層完全地覆蓋該第二N型井區。
11. 如請求項8之靜電放電防護結構，其中該第三P型井區映射於該P型基底的區域並未重疊該N型埋層映射於該P型基底的區域。
12. 如請求項8之靜電放電防護結構，其中該元件主動區包括： 一第二N型井區，形成於該N型埋層之上； 一第一N型摻雜區，形成於該第二N型井區之中； 一第三N型井區，形成於該N型埋層之上； 一第二N型摻雜區，形成於該第三N型井區之中； 一第五P型井區，形成於該N型埋層之上； 一第五P型摻雜區，形成於該第五P型井區之中； 一第六P型井區，形成於該第五P型井區之中； 一第三N型摻雜區，形成於該第六P型井區之中； 一第七P型井區，形成於該N型埋層之上； 一第六P型摻雜區，形成於該第七P型井區之中； 一第八P型井區，形成於該第七P型井區之中； 一第四N型摻雜區，形成於該第八P型井區之中； 一第四N型井區，形成於該N型埋層之上；以及 一第七P型摻雜區，形成於該第四N型井區之中。
13. 如請求項12之靜電放電防護結構，更包括： 一第一電源走線，電性連接該第一P型摻雜區、第五P型摻雜區、該第三N型摻雜區、該第四N型摻雜區、該第六P型摻雜區以及該第二P型摻雜區；以及 一第二電源走線，電性連接該第一N型摻雜區、該第七P型摻雜區以及該第二N型摻雜區。
14. 如請求項13之靜電放電防護結構，其中第三P型摻雜區以及該第四P型摻雜區並未電性連接該第一及第二電源走線。

Images