CN109119417B - 闩锁免疫的双向esd防护器件 - Google Patents
闩锁免疫的双向esd防护器件 Download PDFInfo
- Publication number
- CN109119417B CN109119417B CN201810971958.3A CN201810971958A CN109119417B CN 109119417 B CN109119417 B CN 109119417B CN 201810971958 A CN201810971958 A CN 201810971958A CN 109119417 B CN109119417 B CN 109119417B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- contact region
- contact
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 238000013461 design Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005374 Kerr effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种闩锁免疫的双向ESD防护器件，包括：P型衬底、N型区、第一P+接触区、第一N+接触区、第一P+隔离区、第一P型埋层、TOP层；第二P+接触区、第二N+接触区、第二P+隔离区、第二P型埋层；第一N+接触区、第一P+接触区通过金属短接形成金属阳极；第二N+接触区、第二P+接触区通过金属短接形成金属阳极，本发明可以通过调整P+接触区下方的P型埋层浓度来调节维持电流，从而避免器件发生闩锁；P型埋层的存在能够改变电流分布，使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
Description
技术领域
本发明属于电子科学与技术领域，主要涉及到集成电路片上静电泄放(ElectroStatic Discharge，简称为ESD)防护技术，具体的说是涉及一类同时具有低功耗，强抗闩锁(latch-up)能力的，用于高压集成电路的ESD防护器件。
背景技术
ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。然而，对于已经完成封装的芯片来说，各个电源/输入/输出引脚就成为人体模型(HBM)，机器模型(MM)，人体金属模型(HMM)等脉冲电流的进入的通道。强的ESD脉冲不仅会造成芯片的硬失效，还会诱发由于ESD防护器件设计不当所带来的各种效应(如latch-up闩锁效应，soft leakage软失效等)。除此之外，在芯片的制造过程中，只有极少数的的ESD失效可以直接检测出来。大部分的ESD损伤并不会对芯片的性能产生明显影响从而通过标准测试，最终进入到客户手中。这类芯片在各种应用场合中“带病工作”，不断的威胁着其所在系统的可靠性。
对于高压集成电路而言，由于类闩锁效应(latch-up like)的存在，LDMOS结构(如图1所示)通常不能够直接用于ESD防护。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，以满足ESD防护器件的传统设计窗口。这样的高维持电压设计虽然能够消除latch-up现象，但同时也会提高器件开态时所承受的电压从而提高功率，再加上大电流下克尔克效应的影响，LDMOS本身的鲁棒性会大大降低。
为了使得LDMOS具有高的鲁棒性，多指状版图设计理论上能线性的提高ESD鲁棒性，但由于强snapback的原因在加上工艺误差等影响。每个指条可能不同时开启。因此更多的相关技术(如IEDM中提出的ESD栅极耦合技术)很好的解决了该问题。然而，在有强的ESD要求的高压应用芯片中，ESD器件的面积可能会很大，从而提高制造成本。因此ESD器件版图面积、避免latch-up以及强ESD鲁棒性三者构成了一个难以折中的矛盾关系。即：需要无闩锁工作则会降低鲁棒性，若需要提高无闩锁器件的ESD鲁棒性则需要增加面积。
为了解决此问题，研究结果表明，提高维持电流能够在一定程度上解决器件的类闩锁问题。若电源提供的的最大电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。这就为低维持电压无闩锁ESD防护器件的设计提供了一条新思路。本发明ESD防护器件突破了习惯用的高维持电压设计窗口，提出以高维持电流设计窗口进行器件设计。因此，该器件的维持电压比传统高维持电压的ESD防护器件低，泄放ESD脉冲时的功耗也随之降低，提高了器件的ESD鲁棒性。
发明内容
本发明要解决的问题是：实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，低的ESD功耗，高的鲁棒性等特点。
为实现上述发明目的，本发明技术方案如下：
一种闩锁免疫的双向ESD防护器件，包括：P型衬底00、位于P型衬底上方的N型区01；位于N型区01内部上方左侧的第一P+接触区211、位于N型区01内部上方左侧的第一N+接触区111、位于N型区01内部上方左侧的第一P+隔离区221、位于N型区01内部的第一P型埋层231；其中，第一P+接触区211位于第一N+接触区111左侧，第一P+隔离区221位于第一N+接触区111右侧，第一P型埋层231位于第一N+接触区111、第一P+接触区211、第一P+隔离区221下方且与第一N+接触区111、第一P+接触区211、第一P+隔离区221相切；位于N型区01内部上方的TOP层24；位于N型区01内部上方右侧的第二P+接触区212、位于N型区01内部上方右侧的第二N+接触区112、位于N型区01内部上方右侧的第二P+隔离区222、位于N型区01内部第二P型埋层232；其中，第二P+接触区212位于第一N+接触区112右侧，第二P+隔离区222位于第一N+接触区112左侧，第二P型埋层232位于第二N+接触区112、第二P+接触区212、第二P+隔离区222下方且与第二N+接触区112、第二P+接触区212、第二P+隔离区222相切；第一N+接触区111与第一P+接触区211通过金属短接形成金属阳极31；第二N+接触区112、第二P+接触区212通过金属短接形成金属阴极32；N型区01为NWELL区或N型外延层。
作为优选方式，TOP层为P型掺杂，或N型掺杂。
作为优选方式，TOP层为连续的一个区域，或不连续的多个间隔子区域。
作为优选方式，第一N+接触区111、第一P+接触区211和第一P+隔离区221通过金属短接形成金属阳极31；第二N+接触区112、第二P+接触区212和第二P+隔离区222通过金属短接形成金属阳极32。
作为优选方式，器件上表面设有栅氧化层030，且栅氧化层030左边与第一P+隔离区221相切、右边与第二P+隔离区222相切，栅氧化层030上设有多晶硅或金属栅极040。
作为优选方式，所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
本发明的有益效果为1：本发明提出的高维持电流ESD防护器件可以通过提高电极接触区下方的P型埋层浓度及厚度来调节维持电流，从而避免闩锁效应。2：P型埋层的存在使器件IV曲线呈现出多次snapback的特性，提高器件在ESD脉冲电流下的鲁棒性。
附图说明
图1(a)为传统高维持电压ESD设计窗口；
图1(b)为高维持电流ESD设计窗口；
图2为传统双向SCR器件结构图；
图3为实施例1的结构图；
图4为实施例2的结构图；
图5为实施例3的结构图；
图6为实施例4的结构图；
图7为实施例1与传统双向SCR器件I-V特性仿真对比图；
图8为HBM混合仿真电路图；
图9为实施例1的时域仿真结果；
00为P型衬底，01为N型区；111为第一N+接触区，211为第一P+接触区，221为第一P+隔离区，231为第一P型埋层，030为栅氧化层，040为多晶硅或金属栅极，24是TOP层；112为第二N+接触区，212为第二P+接触区，222为第二P+隔离区，232为第二P型埋层，31为金属阳极，32为金属阴极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图3所示，本实施例器件结构，包括：P型衬底00、位于P型衬底上方的N型区01；位于N型区01内部上方左侧的第一P+接触区211、位于N型区01内部上方左侧的第一N+接触区111、位于N型区01内部上方左侧的第一P+隔离区221、位于N型区01内部的第一P型埋层231；其中，第一P+接触区211位于第一N+接触区111左侧，第一P+隔离区221位于第一N+接触区111右侧，第一P型埋层231位于第一N+接触区111、第一P+接触区211、第一P+隔离区221下方且与第一N+接触区111、第一P+接触区211、第一P+隔离区221相切；位于N型区01内部上方的TOP层24；位于N型区01内部上方右侧的第二P+接触区212、位于N型区01内部上方右侧的第二N+接触区112、位于N型区01内部上方右侧的第二P+隔离区222、位于N型区01内部第二P型埋层232；其中，第二P+接触区212位于第一N+接触区112右侧，第二P+隔离区222位于第一N+接触区112左侧，第二P型埋层232位于第二N+接触区112、第二P+接触区212、第二P+隔离区222下方且与第二N+接触区112、第二P+接触区212、第二P+隔离区222相切；第一N+接触区111与第一P+接触区211通过金属短接形成金属阳极31；第二N+接触区112、第二P+接触区212通过金属短接形成金属阴极32。N型区01为NWELL区或N型外延层；TOP层24为P型掺杂，或N型掺杂。
本实施例的工作原理为：
当阳极ESD电压上升时，器件首先在表面第二P+隔离区222/N型区01构成的PN结处发生击穿。击穿后的空穴电流流经第二P+隔离区222、第二P型埋层232、第二P+接触区212，被金属阴极32抽走。刚击穿时的大部分电子电流将流经N型区01，在第一P型埋层231内被全部复合，与此同时金属阳极提供空穴以确保电流的连续性。由于第二P型埋层232的存在，电空穴电流走低阻区，第二P+隔离区222及第二P型埋层232左边将出现电流集中。相应的，由于kirk效应第二P型埋层232左边将出现一个电场峰值，该电场使得小电流时器件的维持电压较高。当TOP层24为N型掺杂时，TOP层24右侧也会出现电子电流集中，并产生电场峰值，如此便使得器件小电流时维持电压更高。当TOP层24为P型掺杂时，将削弱寄生NPN管的电流放大系数，使得SCR的正反馈更难开启，这样便可以提高器件的维持电流。
虽然当流经第二P型埋层232上的电流增大到一定值，使得第二N+接触区112与第二P型埋层232之间的压降达0.7V，则该PN结开启。但是由于第二P型埋层232的浓度较高，而小电流时第二N+接触区112注入到第二P型埋层232的电子较少，将全部被第二P型埋层232复合，如此使得没有电子可以渡越到N型区01，这样SCR相互提供基区电流的正反馈也无法进行。所以必须要在电流足够大时，才有电子可以渡越第二P型埋层232到达N型区01，相应的SCR正反馈开启，器件维持电压也随之降低。
为了证明该器件能工作在VDD比其维持电压高的情况下且不发生latch-up现象，现通过电路混合仿真验证之。
图7为实施例1与传统双向SCR器件I-V曲线仿真对比，其中，Conv.SCR为传统双向SCR器件结构仿真所得IV曲线，This patent为实施例1仿真所得IV曲线。从仿真结果可以看出，传统双向SCR器件无法实现高维持电流，而实施例1的维持电流明显比传统SCR高。
图8为人体模型(HBM)仿真电路图。该电路左侧虚线框内中的HBM circuit部分用于模拟人体泄放静电时的ESD脉冲波形；右侧回路为该器件的电源供给回路，其中HVsource为电源电压，RL为负载电阻，DUT为测试模块，并通过二极管隔离HBM circuit与HVsource回路，确保HBM circuit产生的ESD脉冲不会影响到HV source。
图9为实施例1的闩锁免疫混合仿真结果曲线，该曲线由图9所示HBM电路仿真得到的。由该图可知，输入HBM的模拟波形后，传统双向SCR器件将发生闩锁，导致器件在HBM波形过后无法正常关断，进而使得电源电压VDD被钳位在15V以下。而该专利所提出的闩锁免疫的双向ESD防护器件，虽然在180ns处也会被钳位到一个略低于电源电压VDD电位进行ESD泄放，但是由于该器件的维持电流Ih很高，当ESD脉冲消退之后，仅凭电源电压无法使整个回路的电流维持在Ih以上，从而达到闩锁免疫的目的。
实施例2
如图4所示，本实施例的器件结构和实施例1的区别在于：TOP层24为不连续的多个间隔子区域。
实施例3
如图5所示，本实施例的器件结构和实施例1的区别在于：第一N+接触区111、第一P+接触区211和第一P+隔离区221通过金属短接形成金属阳极31；第二N+接触区112、第二P+接触区212和第二P+隔离区222通过金属短接形成金属阳极32。
实施例4
如图6所示，本实施例和实施例3的区别在于：器件上表面设有栅氧化层030，且栅氧化层030左边与第一P+隔离区221相切、右边与第二P+隔离区222相切，栅氧化层030上设有多晶硅或金属栅极040。
Claims (6)
1.一种闩锁免疫的双向ESD防护器件，其特征在于包括：P型衬底(00)、位于P型衬底上方的N型区(01)；位于N型区(01)内部上方左侧的第一P+接触区(211)、位于N型区(01)内部上方左侧的第一N+接触区(111)、位于N型区(01)内部上方左侧的第一P+隔离区(221)、位于N型区(01)内部的第一P型埋层(231)；其中，第一P+接触区(211)位于第一N+接触区(111)左侧，第一P+隔离区(221)位于第一N+接触区(111)右侧，第一P型埋层(231)位于第一N+接触区(111)、第一P+接触区(211)、第一P+隔离区(221)下方且与第一N+接触区(111)、第一P+接触区(211)、第一P+隔离区(221)相切；位于N型区(01)内部上方的TOP层(24)；位于N型区(01)内部上方右侧的第二P+接触区(212)、位于N型区(01)内部上方右侧的第二N+接触区(112)、位于N型区(01)内部上方右侧的第二P+隔离区(222)、位于N型区(01)内部第二P型埋层(232)；其中，第二P+接触区(212)位于第二N+接触区(112)右侧，第二P+隔离区(222)位于第二N+接触区(112)左侧，第二P型埋层(232)位于第二N+接触区(112)、第二P+接触区(212)、第二P+隔离区(222)下方且与第二N+接触区(112)、第二P+接触区(212)、第二P+隔离区(222)相切；第一N+接触区(111)与第一P+接触区(211)通过金属短接形成金属阳极(31)；第二N+接触区(112)、第二P+接触区(212)通过金属短接形成金属阴极(32)；N型区(01)为NWELL区或N型外延层。
2.根据权利要求1所述的一种闩锁免疫的双向ESD防护器件，其特征在于：TOP层(24)为P型掺杂，或N型掺杂。
3.根据权利要求1所述的一种闩锁免疫的双向ESD防护器件，其特征在于：TOP层(24)为连续的一个区域，或不连续的多个间隔子区域。
4.根据权利要求1所述的一种闩锁免疫的双向ESD防护器件，其特征在于：第一N+接触区(111)、第一P+接触区(211)和第一P+隔离区(221)通过金属短接形成金属阳极(31)；第二N+接触区(112)、第二P+接触区(212)和第二P+隔离区(222)通过金属短接形成金属阴极(32)。
5.根据权利要求1所述的一种闩锁免疫的双向ESD防护器件，其特征在于：器件上表面设有栅氧化层(030)，且栅氧化层(030)左边与第一P+隔离区(221)相切、右边与第二P+隔离区(222)相切，栅氧化层(030)上设有多晶硅或金属栅极(040)。
6.根据权利要求1～5任意一项所述的一种闩锁免疫的双向ESD防护器件，其特征在于：所述器件中各掺杂类型相应变为相反的掺杂，即P型掺杂变为N型掺杂的同时N型掺杂变为P型掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810971958.3A CN109119417B (zh) | 2018-08-24 | 2018-08-24 | 闩锁免疫的双向esd防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810971958.3A CN109119417B (zh) | 2018-08-24 | 2018-08-24 | 闩锁免疫的双向esd防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109119417A CN109119417A (zh) | 2019-01-01 |
| CN109119417B true CN109119417B (zh) | 2021-10-26 |
Family
ID=64860663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810971958.3A Active CN109119417B (zh) | 2018-08-24 | 2018-08-24 | 闩锁免疫的双向esd防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109119417B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421925B (zh) * | 2021-05-24 | 2023-07-18 | 西安理工大学 | 一种基于scr的新型凹槽结构esd防护器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428354A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6236087B1 (en) * | 1998-11-02 | 2001-05-22 | Analog Devices, Inc. | SCR cell for electrical overstress protection of electronic circuits |
| US7427787B2 (en) * | 2005-07-08 | 2008-09-23 | Texas Instruments Incorporated | Guardringed SCR ESD protection |
| US7911750B2 (en) * | 2008-02-27 | 2011-03-22 | Freescale Semiconductor, Inc. | Resistor triggered electrostatic discharge protection |
| US20110068366A1 (en) * | 2009-09-22 | 2011-03-24 | Richtek Technology Corporation | Bi-directional SCR ESD device |
| TWI582986B (zh) * | 2015-05-08 | 2017-05-11 | 創意電子股份有限公司 | 矽控整流器 |
-
2018
- 2018-08-24 CN CN201810971958.3A patent/CN109119417B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428354A (zh) * | 2015-12-17 | 2016-03-23 | 江南大学 | 一种具有内嵌叉指nmos双向scr结构的esd保护器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109119417A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107017248B (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN100448000C (zh) | 对称高频scr结构和方法 | |
| CN107731811B (zh) | 一种用于esd防护的依靠纵向bjt触发的scr器件 | |
| CN108807372B (zh) | 一种低压触发高维持电压可控硅整流器静电释放器件 | |
| US10366974B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
| CN109698195B (zh) | 一种小回滞双向瞬态电压抑制器及其应用 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| US10910362B2 (en) | High voltage ESD protection device | |
| CN109119416B (zh) | 高维持电流esd防护器件 | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| CN109119417B (zh) | 闩锁免疫的双向esd防护器件 | |
| CN109768041B (zh) | 一种基于scr的高维持电压esd器件 | |
| CN109103182B (zh) | 双向esd防护器件 | |
| CN109065537B (zh) | 用于esd防护的高维持电流scr器件 | |
| CN109103183B (zh) | 双向高维持电流scr器件 | |
| CN107946372B (zh) | 用于esd防护的可控硅整流器 | |
| Fan et al. | A method to prevent strong snapback in LDNMOS for ESD protection | |
| CN212485327U (zh) | 功率器件静电放电保护电路 | |
| CN212625577U (zh) | 一种功率器件静电放电保护电路 | |
| CN109103184B (zh) | 双向高维持电流esd防护器件 | |
| CN107591401B (zh) | 一种用于高压esd保护的ldmos-scr器件 | |
| CN114664815B (zh) | 内嵌npn结构的高维持电压tvs分立器件 | |
| KR101488566B1 (ko) | Ｅｓｄ 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |