TWI582986B - 矽控整流器 - Google Patents
矽控整流器 Download PDFInfo
- Publication number
- TWI582986B TWI582986B TW104114768A TW104114768A TWI582986B TW I582986 B TWI582986 B TW I582986B TW 104114768 A TW104114768 A TW 104114768A TW 104114768 A TW104114768 A TW 104114768A TW I582986 B TWI582986 B TW I582986B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- doped region
- doped
- disposed
- deep
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 2
- 229910052710 silicon Inorganic materials 0.000 title description 2
- 239000010703 silicon Substances 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Description
本案是有關於一種靜電放電防護裝置，且特別是有關於矽控整流器。
靜電放電(electrostatic discharge,ESD)防護裝置常應用於各種電子裝置中，以增加電子裝置的可靠度。矽控整流器(Silicon-controlled rectifier,SCR)常應用於各種ESD防護裝置中。
在一些現有技術中，SCR需藉由多個井區實現，造成元件的面積過大。在另一些技術中，SCR設置需要深N井(deep N-well)等等的特殊製程來實現。如此，SCR的佈局面積與製造成本會明顯增加。
為了解決上述問題，本揭露內容之一態樣提出一種矽控整流器。矽控整流器包含基板、井區、深摻雜區、第一摻雜區、第二摻雜區、第三摻雜區以及第四摻雜區。井區設置於基板上，並設置於元件區域下方。深摻雜區設置於井區內。第一摻雜區具有一第一導電型，並耦接至矽流整流器的陽極。
第二摻雜區具有第一導電型，並位於深摻雜區上。第三摻雜區具有第一導電型，並位於深摻雜區上。第四摻雜區具有第二導電型，位於第二摻雜區與第三摻雜區之間，並耦接至矽流整流器的陰極。第四摻雜區位於深摻雜區上，並經由深摻雜區以及第二摻雜區與第三摻雜區而與井區電性絕緣。
本揭露內容之另一態樣提出一種矽控整流器。矽控整流器包含基板、多個絕緣層、井區、第一深摻雜區、第二深摻雜區、多個具有第一導電型的第一摻雜區以及多個具有第二導電型的第二摻雜區。多個絕緣層設置於基板上，以定義元件區域。井區設置於基板上，其中井區設置於該元件區域內。第一深摻雜區與第二深摻雜區，設置於井區內。多個第一摻雜區中的第一者與第二者設置於第一深摻雜區上，且多個第一摻雜區中的第三者與第四者設置於第二深摻雜區上。多個第二摻雜區中的第一者設置於第一深摻雜區上，並位於多個第一摻雜區的第一者與第二者之間，且多個第二摻雜區中的第二者設置於第二深摻雜區上，並位於多個第一摻雜區的第三者與第四者之間。
綜上所述，本揭示內容所示的矽控整流器可實現於各種類型的靜電放電防護裝置。藉由設置深摻雜區，本案的矽控整流器可以單一井區實現，故可節省佈局面積，降低製造上的成本。同時，藉由深摻雜區，多個摻雜區可與井區電性絕緣，以達到較好的操作效能。
100、200、300、400、500‧‧‧矽控整流器
T1、T2‧‧‧雙載子接面電晶體
210‧‧‧基板
212、214‧‧‧絕緣層
220‧‧‧井區
240、440‧‧‧深摻雜區
L、L1、L2‧‧‧虛線路徑
280‧‧‧閘極電極
P1‧‧‧陽極
P2‧‧‧陰極
C1‧‧‧元件區域
260、262、264、266、460、462‧‧‧摻雜區
P、N‧‧‧接面
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1A圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的電路示意圖；第1B圖為根據本揭示內容之一些實施例所繪示第1A圖中的矽控整流器的內部等效接面示意圖；第2圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖；第3圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖；第4圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖；以及第5圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理
解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。
在本文中，當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。
再者，本文中的相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
請參照第1A圖與第1B圖，第1A圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的電路示意圖，且第1B圖為根據本揭示內容之一些實施例所繪示第1A圖中的矽控整流器的內部等效接面示意圖。
如第1A圖所示，矽控整流器100包含雙載子接面電晶體(bipolar junction transistor)T1與雙載子接面電晶體T2。雙載子接面電晶體T1的射極耦接至矽控整流器100的陽極P1，雙載子接面電晶體T1的集極耦接至雙載子接面電晶體T2的基極，且雙載子接面電晶體T1的基極耦接至雙載子接面電晶體T2的集極。雙載子接面電晶體T2的射極耦接至矽控整流器100的陰極P2。藉由上述設置方式，矽控整流器100可具有較低的保持電壓與較低的導通阻值。因此，矽控整流器100可適用於各種靜電放電(Electrostatic Discharge,ESD)防護的電路應用中。
再者，如第1A圖所示，雙載子接面電晶體T1為PNP型，且雙載子接面電晶體T2為NPN型。等效而言，如第1B圖所示，矽控整流器100依序包含了四個接面P、N、P、N。
以下將以圖式說明本揭示內容之多個實施方式。為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭示內容。也就是說，在本揭示內容的部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
請參照第2圖，第2圖為根據本揭示內容之一些實
施例所繪示的一種矽控整流器的剖面示意圖。如第2圖所示，矽控整流器200包含基板210、絕緣層212、絕緣層214、井區220、深摻雜區240、摻雜區260、摻雜區262、摻雜區264以及摻雜區266。
於一些實施例中，基板210可為P型基板(P-substrate)。如第2圖所示，絕緣層212與絕緣層214設置於基板210上，以定義元件區域C1。於一些實施例中，如第2圖所示，絕緣層212與絕緣層214可利用淺溝槽(Shallow Trench Isolation,STI)隔離實現。或者，於另一些實施例中，絕緣層212與絕緣層214更可為氮化矽層(silicon nitride layer)等其他電性絕緣材料。
於此例中，井區220為N型井。如第2圖所示，井區220設置於基板210上，並位於元件區域C1下。深摻雜區240設置於井區220內。摻雜區260、摻雜區262與摻雜區264設置以具有第一導電型，並設置於井區2201內。摻雜區266具有第二導電型，並設置於井區220內。摻雜區260耦接至矽控整流器200的陽極P1，且摻雜區266耦接至矽控整流器200的陰極P2。摻雜區262、摻雜區264與摻雜區266設置於深摻雜區240上，並接觸深摻雜區240。
於一些實施例中，深摻雜區240可為P型深摻雜區。舉例而言，摻雜區260、摻雜區262與摻雜區264為P型摻雜區，且摻雜區266為N型摻雜區。等效而言，如第2圖所示，摻雜區260、井區220、深摻雜區240以及摻雜區266沿著虛線路徑L依序形成了前述的四個接面P、N、P、N。
在互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)的製程技術中，深摻雜區240可應用於各種類型的ESD防護裝置中。於一些實施例中，深摻雜區240可為P型靜電放電防護層(P-ESD layer)。藉由設置深摻雜區240，摻雜區266可與井區220電性絕緣。如此一來，矽控整流器200可藉由CMOS製程實現。由於矽控整流器200中的各摻雜區可設置於同一井區220，故能降低矽控整流器200所使用的電路面積，進而降低矽控整流器200的製造成本。此外，本領域具有通常知識者可根據實際應用的需求，而藉由調整深摻雜區240的製程參數(例如：厚度)來調整矽控整流器200的相關元件參數。
於一些類似技術中，摻雜區266與摻雜區264(或摻雜區262)會設置淺溝槽，以使得摻雜區266與井區220電性絕緣。然而，此種設置方式可能會導致深摻雜區240的邊緣與淺溝槽之間出現漏電流，而無法讓摻雜區266與井區220完全電性絕緣。在另一些類似技術中，摻雜區266與摻雜區264(或摻雜區262)會設置而直接接觸。在製程中，此種設置方式可能無法在摻雜區266與摻雜區264之間形成較好的接面，而導致矽控整流器200的效能降低。
相較於前述的類似技術，於一些實施例中，矽控整流器200中的摻雜區266與摻雜區264(或摻雜區262)之間可設置一定的距離，而在不設置淺溝槽下達到電性絕緣。如此一來，矽控整流器200的漏電流得以降低，並同時維持矽控整流器200的效能。
於另一些實施例中，摻雜區262、摻雜區264與摻雜區266之間的間隔上可設置矽化物阻擋層(salicide blocking layer)以隔開摻雜區262、摻雜區266與摻雜區266。於一些製程中，前述的矽化物阻擋層包含電阻保護氧化(resistor protection oxide,RPO)層。
於又一些實施例中，如第2圖所示，矽控整流器200更包含閘極電極280。閘極電極280設置於元件區域C1上方，並位於摻雜區260與摻雜區262之間。閘極電極280可用以隔開摻雜區260與摻雜區262，以定義兩者在佈局上的位置。於各個實施例中，閘極電極202可為多晶矽層。
請參照第3圖，第3圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖。相較於前述第2圖中的矽控整流器200，於此實施例中，矽控整流器300的摻雜區262與摻雜區264更設置以耦接至矽控整流器300的陰極P2。
請參照第4圖，第4圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖。相較於第3圖中的矽控整流器400，於此實施例中，矽控整流器400更包含深摻雜區440、摻雜區460與摻雜區462。深摻雜區440設置於井區220內，並設置於元件區域C1下方。摻雜區460設置以具有第一導電型，且摻雜區462設置以具有第二導電型。摻雜區460、摻雜區462與摻雜區260設置於井區220內，並位於深摻雜區440上，其中摻雜區462設置於摻雜區460與摻雜區260之間。摻雜區460、摻雜區462與摻雜區260耦接至矽控整流器400
的陽極P1。於又一些實施例中，摻雜區460、摻雜區462與摻雜區260接觸於深摻雜區440。
舉例來說，深摻雜區440可為P型深摻雜區，摻雜區460、摻雜區260、摻雜區262與摻雜區264可為P型摻雜區，且摻雜區462、摻雜區462與摻雜區266可為N型摻雜區。如此一來，摻雜區262、井區220、深摻雜區440以及摻雜區462沿著虛線路徑L1形成了前述的四個接面P、N、P、N。同樣地，摻雜區260、井區220、深摻雜區240以及摻雜區266沿著虛線路徑L2形成了四個接面P、N、P、N。
換句話說，於此實施例中，矽控整流器400具有對稱結構，其實質上形成了具有雙向設置方式的兩個矽控整流器元件。藉由上述設置方式，可在單一井區220內形成更多的矽控整流器元件，進而節省製造成本。
本文上述的各個實施例，僅N型井區220與P型深摻雜區240與440為例進行說明，但本揭示內容並不以此為限。應當瞭解到，上述各實施例中的井區220、深摻雜區240與440以及各個摻雜區260、262、264、266、460、462的導電型可相應置換。
請參照第5圖，第5圖為根據本揭示內容之一些實施例所繪示的一種矽控整流器的剖面示意圖。舉例而言，如第5圖所示，於此例中，井區220為P型井，且深摻雜區240為N型深摻雜區，例如為N型靜電放電防護層(N-ESD layer)。摻雜區260耦接至矽控整流器500的陰極P2，且摻雜區266耦接至矽控整流器的陽極P1。摻雜區262與摻雜區264為N型摻雜
區。摻雜區266與摻雜區260為P型摻雜區。如此，摻雜區266、深摻雜區240、井區220以及摻雜區260沿著虛線路徑L形成了四個接面P、N、P、N。矽控整流器500的設置方式類似於前述第2圖中的矽控整流器200，故在此不再重複贅述。
此外，應當了解到，矽控整流器500的設置方式亦可應用至前述矽控整流器400的對稱結構中。上述各實施例中的設置方式僅為例示，可拓展至各種ESD防護電路中的設置方式亦應涵蓋於本揭示內容的範圍中。
綜上所述，本揭示內容所示的矽控整流器可實現於各種類型的靜電放電防護裝置。藉由設置深摻雜區，本案的矽控整流器可以單一井區實現，故可節省佈局面積，降低製造上的成本。同時，藉由深摻雜區，多個摻雜區可與井區電性絕緣，以達到較好的操作效能。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧矽控整流器
210‧‧‧基板
212、214‧‧‧絕緣層
220‧‧‧井區
240‧‧‧深摻雜區
280‧‧‧閘極電極
P1‧‧‧陽極
P2‧‧‧陰極
C1‧‧‧元件區域
260、262、264、266‧‧‧摻雜區
L‧‧‧虛線路徑
Claims (10)
- 一種矽控整流器，包含：一基板；一井區，設置於該基板上，其中該井區設置於一元件區域下方；一第一深摻雜區，設置於該井區內；一第一摻雜區，具有一第一導電型，設置於該井區內，並耦接至該矽流整流器的一陽極；一第二摻雜區，具有該第一導電型，設置於該井區內，並位於該第一深摻雜區上；一第三摻雜區，具有該第一導電型，設置於該井區內，並位於該第一深摻雜區上；以及一第四摻雜區，具有一第二導電型，設置於該井區內，位於該第二摻雜區與該第三摻雜區之間，並耦接至該矽流整流器的一陰極；其中該第四摻雜區位於該第一深摻雜區上，並經由該第一深摻雜區、該第二摻雜區及該第三摻雜區而與該井區電性絕緣。
- 如請求項1所述的矽控整流器，其中該第二摻雜區與該第三摻雜區耦接至該陰極。
- 如請求項2所述的矽控整流器，更包含：一第二深摻雜區，設置於該井區內，並位於該元件區域下方； 一第五摻雜區，具有該第一導電型，其中該第五摻雜區設置於該井區內，並位於該第二深摻雜區上；以及一第六摻雜區，具有該第二導電型，其中該第六摻雜區設置於該井區內，位於該第二深摻雜區上以及該第一摻雜區與該第五摻雜區之間，且該第五摻雜區與該第六摻雜區耦接至該陽極。
- 如請求項3所述的矽控整流器，其中該第六摻雜區經由該第二深摻雜區、該第五摻雜區及該第一摻雜區而與該井區電性絕緣。
- 如請求項1-4項中任一項所述的矽控整流器，更包含：一第一絕緣層，設置於該基板上；以及一第二絕緣層，設置於該基板上，並與該第一絕緣層定義該元件區域。
- 如請求項5項所述的矽控整流器，其中該第一絕緣層為一第一淺溝槽，且該第二絕緣層為一第二淺溝槽。
- 如請求項1-4項中任一項所述的矽控整流器，更包含：一閘極電極，設置於該元件區域上，並位於該第一摻雜區與該第二摻雜區之間。
- 如請求項1-4項中任一項所述的矽控整流器，其中該井區的導電型與該第一深摻雜區的導電型互相相反。
- 一種矽控整流器，包含：一基板；複數個絕緣層，設置於該基板上，以定義一元件區域；一井區，設置於該基板上，其中該井區設置於該元件區域；一第一深摻雜區，設置於該井區內；一第二深摻雜區，設置於該井區內；複數個具有第一導電型的第一摻雜區，其中該些第一摻雜區中的一第一者與一第二者設置於該第一深摻雜區上，且該些第一摻雜區中的一第三者與一第四者設置於該第二深摻雜區上；以及複數個具有第二導電型的第二摻雜區，其中該些第二摻雜區中的一第一者設置於該第一深摻雜區上，並位於該些第一摻雜區的該第一者與該第二者之間，且該些第二摻雜區中的一第二者設置於該第二深摻雜區上，並位於該些第一摻雜區的該第三者與該第四者之間。
- 如請求項9所述的矽控整流器，其中該些第二摻雜區中的該第一者與該些第一摻雜區的該第一者與該第二者接觸於該第一深摻雜區，且該些第二摻雜區中的該第二者與該些第一摻雜區的該第三者與該第四者接觸於該第二深摻雜區。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104114768A TWI582986B (zh) | 2015-05-08 | 2015-05-08 | 矽控整流器 |
| US14/850,951 US9343558B1 (en) | 2015-05-08 | 2015-09-10 | Silicon controlled rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104114768A TWI582986B (zh) | 2015-05-08 | 2015-05-08 | 矽控整流器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201640679A TW201640679A (zh) | 2016-11-16 |
| TWI582986B true TWI582986B (zh) | 2017-05-11 |
Family
ID=55920204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104114768A TWI582986B (zh) | 2015-05-08 | 2015-05-08 | 矽控整流器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9343558B1 (zh) |
| TW (1) | TWI582986B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109119417B (zh) * | 2018-08-24 | 2021-10-26 | 电子科技大学 | 闩锁免疫的双向esd防护器件 |
| CN109103185A (zh) * | 2018-08-24 | 2018-12-28 | 电子科技大学 | 一种抗latch-up的双向ESD防护器件 |
| CN109103184B (zh) * | 2018-08-24 | 2023-05-26 | 电子科技大学 | 双向高维持电流esd防护器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW437049B (en) * | 1999-12-07 | 2001-05-28 | Taiwan Semiconductor Mfg | High voltage electrostatic protection device in integrated circuits and forming method thereof |
| US7838937B1 (en) * | 2005-09-23 | 2010-11-23 | Cypress Semiconductor Corporation | Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors |
| TWM439893U (en) * | 2012-06-21 | 2012-10-21 | Univ Ching Yun | Bipolar transistor circuit integrating silicon controlled rectifier |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939616A (en) | 1988-11-01 | 1990-07-03 | Texas Instruments Incorporated | Circuit structure with enhanced electrostatic discharge protection |
| US4896243A (en) | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
| TW511269B (en) | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
| US7057215B1 (en) * | 2002-08-02 | 2006-06-06 | National Semiconductor Corporation | PMOS based LVTSCR and IGBT-like structure |
| US7732834B2 (en) | 2007-01-26 | 2010-06-08 | Infineon Technologies Ag | Semiconductor ESD device and method of making same |
| US7910998B2 (en) | 2007-07-11 | 2011-03-22 | United Microelectronics Corp. | Silicon controlled rectifier device for electrostatic discharge protection |
| TW200905860A (en) | 2007-07-31 | 2009-02-01 | Amazing Microelectroing Corp | Symmetric type bi-directional silicon control rectifier |
| US8039868B2 (en) | 2008-12-23 | 2011-10-18 | International Business Machines Corporation | Structure and method for an electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure |
-
2015
- 2015-05-08 TW TW104114768A patent/TWI582986B/zh active
- 2015-09-10 US US14/850,951 patent/US9343558B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW437049B (en) * | 1999-12-07 | 2001-05-28 | Taiwan Semiconductor Mfg | High voltage electrostatic protection device in integrated circuits and forming method thereof |
| US7838937B1 (en) * | 2005-09-23 | 2010-11-23 | Cypress Semiconductor Corporation | Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors |
| TWM439893U (en) * | 2012-06-21 | 2012-10-21 | Univ Ching Yun | Bipolar transistor circuit integrating silicon controlled rectifier |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201640679A (zh) | 2016-11-16 |
| US9343558B1 (en) | 2016-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9691753B2 (en) | Zener triggered silicon controlled rectifier with small silicon area | |
| TWI536535B (zh) | 靜電放電防護裝置及靜電放電防護方法 | |
| JP2660056B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| US11043431B2 (en) | Integrated circuit devices with well regions | |
| US9559094B2 (en) | Semiconductor device and integrated circuit | |
| TWI430432B (zh) | 具有防靜電結構之功率半導體元件及其製作方法 | |
| US9876006B2 (en) | Semiconductor device for electrostatic discharge protection | |
| US10629715B2 (en) | Unidirectional ESD protection with buried breakdown thyristor device | |
| WO2013159746A1 (zh) | 静电释放保护结构及其制造方法 | |
| TWI582986B (zh) | 矽控整流器 | |
| KR101699612B1 (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| TWI784064B (zh) | 閘極控制雙載子接面電晶體及其操作方法 | |
| TWI621274B (zh) | 半導體元件及其製造方法 | |
| US20180308836A1 (en) | Electrostatic discharge protection device and method for electrostatic discharge | |
| TWI606568B (zh) | 靜電放電保護元件與靜電放電方法 | |
| JP5022013B2 (ja) | 静電気保護用半導体装置および自動車用複合ｉｃ | |
| US8669639B2 (en) | Semiconductor element, manufacturing method thereof and operating method thereof | |
| TWI756092B (zh) | 矽控整流器 | |
| US20140339676A1 (en) | Semiconductor device and method of forming the same | |
| TWI655746B (zh) | 二極體與二極體串電路 | |
| KR20090068083A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20190312154A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW201630195A (zh) | 半導體裝置佈局結構 | |
| TWI708364B (zh) | 半導體元件及其製造方法 | |
| TWI763029B (zh) | 垂直式雙極性電晶體裝置 |