TWI756092B - 矽控整流器 - Google Patents
矽控整流器 Download PDFInfo
- Publication number
- TWI756092B TWI756092B TW110111750A TW110111750A TWI756092B TW I756092 B TWI756092 B TW I756092B TW 110111750 A TW110111750 A TW 110111750A TW 110111750 A TW110111750 A TW 110111750A TW I756092 B TWI756092 B TW I756092B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductivity type
- heavily doped
- active region
- doped active
- region
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 22
- 239000010703 silicon Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 238000013461 design Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Rectifiers (AREA)
Abstract
一種矽控整流器包括：第一導電型的基底、第二導電型的深井區、第一導電型的井區、第二導電型的井區、第一導電型的第一、第二與第三重摻雜主動區、第二導電型的第一、第二與第三重摻雜主動區以及第一、第二與第三淺溝渠隔離結構。通過在第一導電型的井區中嵌入了一個由第二導電型的第三重摻雜主動區與第一導電型的井區構成的反向二極體，並在第一導電型的第一重摻雜主動區與第二導電型的井區形成一個正向二極體。通過共用跨接不同導電型的井區的第二導電型的第三重摻雜主動區，形成了兩個背靠背的二極體。因此ESD 電流可從表面二極體構成的電路洩放，以提高元件的維持電壓並減少放電電流路徑長度。
Description
本發明是有關於一種半導體靜電保護技術領域，且特別有關一種用於單向靜電放電(Electro-Static Discharge，簡稱ESD)防護的矽控整流器(Silicon-Controlled Rectifier，簡稱SCR)。
隨著積體電路製程的不斷進步，靜電放電(ESD)事件已經成為影響積體電路可靠性的嚴重問題。在造成積體電路的可靠性問題中，有超過三分之一是由ESD事件帶來的，嚴重制約了半導體產品的可靠性。因此，為積體電路設計有效的ESD防護是十分必要的。
在晶片ESD防護設計中，傳統的ESD保護設計佔用了相當大的晶片面積，帶了極大的成本壓力。為了在盡可能小的面積內實現可靠的ESD保護，矽控整流器(SCR)是一個行之有效的選擇，其單位穩固性(robustness)極高，佔用晶片面積極小，但是SCR的維持電壓(Vh)通常很低。如果維持電壓低於晶片的工作電壓VDD，帶來了一個嚴重的問題一一閂鎖。為了避免閂鎖問題帶來的可靠性問題，通常要求ESD防護元件的維持電壓要高於工作電壓VDD。
常用的一種ESD保護元件是如圖1A所示的MLSCR
(modified lateral silicon-controlled rectifier)，其包含基底100、深N井區、N井區、P井區、N+區102a、102b和102c、P+區104a和104b以及隔離各個主動區的淺溝渠隔離結構STI。在N井區與P井區之間跨接的N+區102c，能夠有效降低元件的觸發電壓。圖1B顯示圖1A的MLSCR的等效電路圖，其中顯示兩個放電路徑P1和P2。由於跨接N+區102c形成的表面寄生電晶體放電(放電路徑P1)，MLSCR維持電壓比傳統的SCR要高，但多數情況下仍不足以實現閂鎖免疫。
本發明提供一種矽控整流器，具有一條由表面(閘控)二極體構成的ESD電流洩放通路，可以大幅度提高元件的維持電壓。並且，通過調節(閘控)二極體主動區寬度，可以靈活的調整元件的維持電壓。
本發明的矽控整流器包括：第一導電型的基底、第二導電型的深井區、第一導電型的井區、第二導電型的井區、第二導電型的第一重摻雜主動區、第一導電型的第一重摻雜主動區、第二導電型的第二重摻雜主動區、第一導電型的第二重摻雜主動區、第二導電型的第三重摻雜主動區以及第一導電型的第三重摻雜主動區。第二導電型的深井區形成在基底內。第一導電型的井區以及第二導電型的井區並列形成在深井區內。第二導電型的第一重摻雜主動區以及第一導電型的第一重摻雜主動區設置在第二導電型的井區內，並與陽極相連，且兩者之間設置有第一淺溝渠隔離結構。第二導電型的第二重摻雜主動區以及第一導電型的第
二重摻雜主動區設置在第一導電型的井區內，並與陰極相連，且兩者之間設置有第二淺溝渠隔離結構。第二導電型的第三重摻雜主動區跨接第一導電型的井區以及第二導電型的井區，其中所述第二導電型的第三重摻雜主動區與所述第一導電型的第一重摻雜主動區間隔一第一距離，且所述第一導電型的第一重摻雜主動區與所述第二導電型的井區形成一正向二極體。第一導電型的第三重摻雜主動區設置在第二導電型的第二重摻雜主動區以及第二導電型的第三重摻雜主動區之間的所述第一導電型的井區內，其中第二導電型的第二重摻雜主動區與第一導電型的第三重摻雜主動區之間設置有第三淺溝渠隔離結構，第二導電型的第三重摻雜主動區與第一導電型的第三重摻雜主動區間隔一第二距離，且所述第二導電型的第三重摻雜主動區與所述第一導電型的井區形成一反向二極體。
在本發明的一實施例中，上述第一導電型是P型，上述第二導電型是N型。
在本發明的一實施例中，上述第一導電型是N型，上述第二導電型是P型。
在本發明的一實施例中，上述第一距離滿足閘極的設計規則的最小距離要求。
在本發明的一實施例中，上述第二距離滿足閘極的設計規則的最小距離要求。
在本發明的一實施例中，上述第一導電型的第三重摻雜主動區處於浮動狀態。
在本發明的一實施例中，上述矽控整流器中還可包括第
一閘極以及第二閘極。第一閘極形成在所述第一導電型的第一重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的基底上。第二閘極形成在所述第一導電型的第三重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的基底上。所述第一閘極、所述第二閘極與所述第二導電型的第三重摻雜主動區電性連接。
在本發明的一實施例中，上述矽控整流器中還可包括自對準矽化物阻擋層(Silicide block，簡稱SAB)以及第二閘極。SAB形成在所述第一導電型的第一重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的基底上。第二閘極形成在所述第一導電型的第三重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的基底上。所述第二閘極與所述第二導電型的第三重摻雜主動區電性連接。
基於上述，本發明的矽控整流器是通過在第一導電型的井區中嵌入了一個反向二極體，將先前的MLSCR中的第二導電型的井區的其中一個淺溝渠隔離結構去除，形成一個正向二極體，通過共用跨接的第二導電型的第三重摻雜主動區形成了兩個背靠背的二極體。因此ESD電流可從表面二極體構成的電路洩放，以提高元件的維持電壓，並且通過正向二極體的設置減少二極體的電流路徑長度。另外，將反向二極體改為閘控反向二極體，還可在不使用其他觸發裝置的情況下，在ESD壓力下實現更低的觸發和更快的響應時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200:基底
102a、102b、102c:N+區
104a、104b:P+區
202:深井區
203:第二導電型的井區
204:第一導電型的井區
206a:第二導電型的第一重摻雜主動區
206b:第二導電型的第二重摻雜主動區
206c:第二導電型的第三重摻雜主動區
208a:第一導電型的第一重摻雜主動區
208b:第一導電型的第二重摻雜主動區
208c:第一導電型的第三重摻雜主動區
210a、210b、210c、STI:淺溝渠隔離結構
300:第一閘極
302:第二閘極
400:自對準矽化物阻擋層
D1:正向二極體
D2:反向二極體
P1、P2:放電路徑
PNP、NPN、N+PN:寄生電晶體
Rnw:N井區電阻
Rpw:P井區電阻
s1:第一距離
s2:第二距離
圖1A為現有MLSCR的剖面圖。
圖1B為圖1A的MLSCR的等效電路圖。
圖2A為本發明的第一實施例中的一種SCR的剖面圖。
圖2B為圖2A的SCR的等效電路圖。
圖3A為本發明的第二實施例中的一種SCR的剖面圖。
圖3B為圖3A的SCR的等效電路圖。
圖4A為本發明的第三實施例中的一種SCR的剖面圖。
圖4B為圖4A的SCR的等效電路圖。
圖5A為第二實施例的SCR的反向閘控二極體D2開啟時刻的電流模擬密度分佈圖。
圖5B為第二實施例的SCR的寄生NPN開啟時刻的電流模擬密度分佈圖。
圖5C為第二實施例的SCR導通時刻的電流模擬密度分佈圖。
以下，將詳細描述本發明的實施例。然而，這些實施例為例示性，且本發明揭示不限於此。此外，附圖僅以說明為目的，并未依照原尺寸作圖。只要有可能，相同元件符號在附圖和描述中用來表示相同或相似部分。
圖2A為本發明的第一實施例中的一種矽控整流器(Silicon-Controlled Rectifier，簡稱SCR)的剖面圖。
請參照圖2A，第一實施例的SCR是一種二極體觸發的矽控整流器(Enhanced Diode-Triggered Silicon-Controlled Rectifier，簡稱EDTSCR)，包括第一導電型的基底200、第二導電型的深井區202、第一導電型的井區204、第二導電型的井區203、第一導電型的第一、第二與第三重摻雜主動區208a、208b與208c、第二導電型的第一、第二與第三重摻雜主動區206a、206b與206c以及第一、第二與第三淺溝渠隔離結構210a、210b與210c。在所述基底200內，第一導電型的井區204以及第二導電型的井區203並列形成在深井區202內。第二導電型的第一重摻雜主動區206a以及第一導電型的第一重摻雜主動區208a設置在第二導電型的井區203內，且第二導電型的第一重摻雜主動區206a以及第一導電型的第一重摻雜主動區208a均與陽極相連。第二導電型的第一重摻雜主動區206a以及第一導電型的第一重摻雜主動區208a之間設置有第一淺溝渠隔離結構210a。第二導電型的第二重摻雜主動區206b以及第一導電型的第二重摻雜主動區208b設置在第一導電型的井區204內，且所述第二導電型的第二重摻雜主動區206b以及所述第一導電型的第二重摻雜主動區208b均與陰極相連。第二導電型的第二重摻雜主動區206b以及第一導電型的第二重摻雜主動區208b之間設置有第二淺溝渠隔離結構210b。
在本實施例中，所述第一導電型是P型，所述第二導電型是N型。然而本發明並不限於此；在另一實施例中，所述第一導電型是N型，所述第二導電型是P型。
請繼續參照圖2A，第二導電型的第三重摻雜主動區206c跨接第一導電型的井區204以及第二導電型的井區203，且所述第
一導電型的第一重摻雜主動區208a與所述第二導電型的井區203形成一正向二極體D1。第二導電型的第三重摻雜主動區206c與第一導電型的第一重摻雜主動區208a間隔一第一距離s1，且其間並沒有設置淺溝渠隔離結構，所以所述第一距離s1只需滿足閘極的設計規則的最小距離要求，因此能大幅度地縮短電流路徑(放電路徑P1)長度。以0.25微米以下的半導體製作製程為例，淺溝渠隔離結構的最小寬度約0.4至4微米，所以不設置淺溝渠隔離結構的ESD保護元件基本上可縮短0.4至4微米的電流路徑。第一導電型的第三重摻雜主動區208c則是設置在第二導電型的第二重摻雜主動區206b以及第二導電型的第三重摻雜主動區206c之間的所述第一導電型的井區204內，且本實施例中的第一導電型的第三重摻雜主動區208c處於浮動狀態。第三淺溝渠隔離結構210c設置在第二導電型的第二重摻雜主動區206b與第一導電型的第三重摻雜主動區208c之間。所述第二導電型的第三重摻雜主動區206c與所述第一導電型的井區204形成一反向二極體D2。為了有利於反向二極體D2的開啟，第二導電型的第三重摻雜主動區206c與第一導電型的第三重摻雜主動區208c間隔的第二距離s2優選是滿足閘極的設計規則的最小距離要求。
圖2B為圖2A的SCR的等效電路圖，其以P型為第一導電型、N型為第二導電型。請同時參照圖2A與圖2B，由於正向二極體D1的開啟電壓很低(如0.7V)，所以當ESD應力到來時，雪崩擊穿首先發生在N+/PW接合(第二導電型的第三重摻雜主動區206c與第一導電型的井區204的接合)，然後D1和D2以及PW放電路徑P1導通。為了維持反向二極體D2的導通，N+/PW
接合會持續發生雪崩擊穿，從而造成EDTSCR維持電壓上升。
當寄生電晶體NPN導通之後，產生的電子在NW接合上形成壓降，當P+/NW接合(第一導電型的第一重摻雜主動區208a與第二導電型的井區203的接合)電壓超過0.7V時，寄生電晶體PNP導通。寄生電晶體NPN和PNP之間會產生正反饋，從而使SCR導通。正反饋產生的電荷注入會使得SCR的電阻呈現負微分電阻狀態，即摻雜變大電阻變小，從而SCR會發生明顯的回滯。
圖3A為本發明的第二實施例中的一種SCR的剖面圖，其中使用與第一實施例相同的附圖標記表示相同或相近的組件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。圖3B為圖3A的SCR的等效電路圖。
同時參照圖3A與圖3B，第二實施例的SCR是一種閘控二極體觸發矽控整流器(Enhanced Gated-Diode-Triggered Silicon-Controlled Rectifier，簡稱EGDTSCR)，與第一實施例相比，EGDTSCR還包含第一閘極300以及第二閘極302。第一閘極300形成在第一導電型的第一重摻雜主動區208a以及所述第二導電型的第三重摻雜主動區206c之間的基底200上；第二閘極302形成在所述第一導電型的第三重摻雜主動區208c以及所述第二導電型的第三重摻雜主動區206c之間的基底200上，其中第一閘極300、第二閘極302與第二導電型的第三重摻雜主動區206c電性連接。
以P型為第一導電型、N型為第二導電型作為例子，當FSD應力到來時，雪崩擊穿首先發生在N+/PW接合，反向(閘
控)二極體D2立即打開。然後ESD電流通過反向二極體D2和PW放電到陰極，PW中的ESD電流會在浮動的P+區(第一導電型的第三重摻雜主動區208c)收斂，因為浮動的P+區有很重的摻雜濃度。此外，ESD電流會通過跨接N+區(第二導電型的第三重摻雜主動區206c)給第二閘極302施加一個電壓，這將提高反向二極體D2的放電能力，並加速傳導的反向二極體D2的開啟。
對於反向二極體D2，閘極電容和N井電阻形成的RC閘極偶合效應有助於觸發元件。所述閘極電容由第二閘極302組成，電阻由橋接N+區電阻和N井(第二導電型的井區203)電阻組成。產生的閘極電壓進一步增強了這種效果，從而提高了正向(閘控)二極體D1和反向(閘控)二極體D2的電流放電能力。因此，第二實施例的SCR在不使用其他觸發裝置的情況下，可以在ESD壓力下實現更低的觸發和更快的響應時間。一旦反向二極體D2打開，表面閘控二極體路徑(放電路徑P1)開始放電ESD電流，寄生電晶體NPN也將開啟。寄生電晶體NPN和PNP相繼開啟後，最終觸發SCR路徑(放電路徑P2)放電主ESD電流。
EGDTSCR與現有的MLSCR相比，通過在第一導電型的井區204中嵌入了一個反向二極體D2，將第二導電型的井區203中的正向二極體D1搭配第一閘極300形成一個閘控二極體，通過共用跨接第二導電型的第三重摻雜主動區206c形成了兩個背靠背的閘控二極體。第一閘極300以及第二閘極302可通過金屬與第二導電型的第三重摻雜主動區206c相連接，形成一條由表面閘控二極體構成的ESD電流洩放通路，可以大幅度提高元件的維持電壓。並且，通過調節閘控二極體主動區寬度，可以靈活的調整元
件的維持電壓。
圖4A為本發明的第三實施例中的一種SCR的剖面圖，其中使用與第一實施例相同的附圖標記表示相同或相近的組件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。圖4B為圖4A的SCR的等效電路圖。
同時參照圖4A與圖4B，第三實施例的SCR與第一實施例的差別在於，在所述第一導電型的第一重摻雜主動區208a以及第二導電型的第三重摻雜主動區206c之間的基底200上設置自對準矽化物阻擋層(Silicidc block，簡稱SAB)400，在所述第一導電型的第三重摻雜主動區208c以及所述第二導電型的第三重摻雜主動區206c之間的基底200上設置第二閘極302，且第二閘極302與第二導電型的第三重摻雜主動區206c電性連接。因此，第三實施例同樣可以使得D1的觸發路徑變短，工作過程可參考第一實施例，本實施例不再重複贅述。
以下列舉模擬實驗來驗證本發明的實施效果，但本發明並不限於以下的內容。
在模擬實驗中，以P型為第一導電型、N型為第二導電型作為例子，使用圖3A的EGDTSCR進行ESD電流實驗，得到不同時刻EGDTSCR的電流模擬密度分佈圖，其中圖5A為反向閘控二極體D2開啟時刻的電流模擬密度分佈圖，可看出ESD電流通過反向二極體D2和PW放電到陰極，PW中的ESD電流會在浮動的P+區域收斂。圖5B為寄生NPN開啟時刻的電流模擬密度分佈圖，圖5C則可顯示SCR導通時刻的電流模擬密度分佈圖。
綜上所述，本發明的矽控整流器通過形成在共用跨接的重摻雜主動區的兩個背靠背的二極體，使ESD電流可從表面二極體構成的電路洩放，以提高元件的維持電壓，並且通過正向二極體的設置減少二極體的電流路徑長度。而且，將背靠背的二極體替換成閘控二極體，還可在不使用其他觸發裝置的情況下，在ESD壓力下實現更低的觸發和更快的響應時間。並且，通過調節閘控二極體主動區的寬度，可以靈活的調整元件的維持電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200:基底
202:深井區
203:第二導電型的井區
204:第一導電型的井區
206a、206b、206c:第二導電型的重摻雜主動區
208a、208b、208c:第一導電型的重摻雜主動區
210a、210b、210c:淺溝渠隔離結構
D1:正向二極體
D2:反向二極體
P1、P2:放電路徑
s1:第一距離
s2:第二距離
Claims (8)
- 一種矽控整流器，包括： 第一導電型的基底； 第二導電型的深井區，形成在所述基底內； 第一導電型的井區以及第二導電型的井區，並列形成在所述深井區內； 第二導電型的第一重摻雜主動區以及第一導電型的第一重摻雜主動區，設置在所述第二導電型的井區內，所述第二導電型的第一重摻雜主動區以及所述第一導電型的第一重摻雜主動區均與陽極相連，且兩者之間設置有第一淺溝渠隔離結構； 第二導電型的第二重摻雜主動區以及第一導電型的第二重摻雜主動區，設置在所述第一導電型的井區內，所述第二導電型的第二重摻雜主動區以及所述第一導電型的第二重摻雜主動區均與陰極相連，且兩者之間設置有第二淺溝渠隔離結構； 第二導電型的第三重摻雜主動區，跨接所述第一導電型的井區以及所述第二導電型的井區，其中所述第二導電型的第三重摻雜主動區與所述第一導電型的第一重摻雜主動區間隔一第一距離，且所述第一導電型的第一重摻雜主動區與所述第二導電型的井區形成一正向二極體；以及 第一導電型的第三重摻雜主動區，設置在所述第二導電型的第二重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的所述第一導電型的井區內，其中所述第二導電型的第二重摻雜主動區與所述第一導電型的第三重摻雜主動區之間設置有第三淺溝渠隔離結構，所述第二導電型的第三重摻雜主動區與所述第一導電型的第三重摻雜主動區間隔一第二距離，且所述第二導電型的第三重摻雜主動區與所述第一導電型的井區形成一反向二極體。
- 如請求項1所述的矽控整流器，其中所述第一導電型是P型，所述第二導電型是N型。
- 如請求項1所述的矽控整流器，其中所述第一導電型是N型，所述第二導電型是P型。
- 如請求項1所述的矽控整流器，其中所述第一距離滿足閘極的設計規則的最小距離要求。
- 如請求項1所述的矽控整流器，其中所述第二距離滿足閘極的設計規則的最小距離要求。
- 如請求項1所述的矽控整流器，其中所述第一導電型的第三重摻雜主動區處於浮動狀態。
- 如請求項1所述的矽控整流器，更包括： 第一閘極，形成在所述第一導電型的第一重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的所述基底上；以及 第二閘極，形成在所述第一導電型的第三重摻雜主動區以及所述第二導電型的第三重摻雜主動區之間的所述基底上，其中 所述第一閘極、所述第二閘極與所述第二導電型的第三重摻雜主動區電性連接。
- 如請求項1所述的矽控整流器，更包括： 自對準矽化物阻擋層，形成在所述第一導電型的第一重摻雜主動區以及第二導電型的第三重摻雜主動區之間的所述基底上；以及 第二閘極，形成在所述第一導電型的第三重摻雜主動區以及第二導電型的第三重摻雜主動區之間的所述基底上，其中 所述第二閘極與所述第二導電型的第三重摻雜主動區電性連接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110253917.2A CN115050734A (zh) | 2021-03-09 | 2021-03-09 | 可控硅整流器 |
| CN202110253917.2 | 2021-03-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI756092B true TWI756092B (zh) | 2022-02-21 |
| TW202236428A TW202236428A (zh) | 2022-09-16 |
Family
ID=81329401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110111750A TWI756092B (zh) | 2021-03-09 | 2021-03-31 | 矽控整流器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11699696B2 (zh) |
| CN (1) | CN115050734A (zh) |
| TW (1) | TWI756092B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI806525B (zh) * | 2022-03-28 | 2023-06-21 | 瑞昱半導體股份有限公司 | 半導體裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201401476A (zh) * | 2012-06-21 | 2014-01-01 | Univ Ching Yun | 整合矽控整流器雙極電晶體電路 |
| US20170366002A1 (en) * | 2016-06-21 | 2017-12-21 | Analog Devices, Inc. | Apparatus and methods for actively-controlled trigger and latch release thyristor |
| CN107564906A (zh) * | 2017-08-23 | 2018-01-09 | 上海华力微电子有限公司 | 一种新型硅控整流器型esd保护结构及其实现方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939616A (en) | 1988-11-01 | 1990-07-03 | Texas Instruments Incorporated | Circuit structure with enhanced electrostatic discharge protection |
| US5856214A (en) * | 1996-03-04 | 1999-01-05 | Winbond Electronics Corp. | Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits |
| JP4176481B2 (ja) | 2001-03-16 | 2008-11-05 | サーノフ コーポレーション | 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造 |
| US7285828B2 (en) * | 2005-01-12 | 2007-10-23 | Intersail Americas Inc. | Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply |
| WO2015056040A1 (en) * | 2013-10-18 | 2015-04-23 | Freescale Semiconductor, Inc. | Electrostatic discharge protection device structures and methods of manufacture |
| US10366992B2 (en) * | 2017-08-30 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including transistors sharing gates |
-
2021
- 2021-03-09 CN CN202110253917.2A patent/CN115050734A/zh active Pending
- 2021-03-31 US US17/218,168 patent/US11699696B2/en active Active
- 2021-03-31 TW TW110111750A patent/TWI756092B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201401476A (zh) * | 2012-06-21 | 2014-01-01 | Univ Ching Yun | 整合矽控整流器雙極電晶體電路 |
| US20170366002A1 (en) * | 2016-06-21 | 2017-12-21 | Analog Devices, Inc. | Apparatus and methods for actively-controlled trigger and latch release thyristor |
| CN107564906A (zh) * | 2017-08-23 | 2018-01-09 | 上海华力微电子有限公司 | 一种新型硅控整流器型esd保护结构及其实现方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI806525B (zh) * | 2022-03-28 | 2023-06-21 | 瑞昱半導體股份有限公司 | 半導體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11699696B2 (en) | 2023-07-11 |
| CN115050734A (zh) | 2022-09-13 |
| TW202236428A (zh) | 2022-09-16 |
| US20220293585A1 (en) | 2022-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100976410B1 (ko) | 정전기 방전 장치 | |
| US7868387B2 (en) | Low leakage protection device | |
| KR100638456B1 (ko) | 이에스디 보호회로 및 그 제조방법 | |
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| US11121210B2 (en) | Integrated circuit with triple guard wall pocket isolation | |
| US11145642B2 (en) | Single-stack bipolar-based ESD protection device | |
| US7253480B2 (en) | Structure and fabrication method of electrostatic discharge protection circuit | |
| JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ） | |
| CN1855494A (zh) | 用于半导体装置的具有scr结构的esd保护电路 | |
| US20070131965A1 (en) | Triple-well low-voltage-triggered ESD protection device | |
| JPH11251574A (ja) | 静電気保護回路 | |
| JPS6341065A (ja) | Ｃｍｏｓ半導体装置 | |
| CN109314131A (zh) | 具有双浮接阱的低电容静电放电(esd)保护结构 | |
| TWI756092B (zh) | 矽控整流器 | |
| US10629715B2 (en) | Unidirectional ESD protection with buried breakdown thyristor device | |
| KR20060042763A (ko) | 낮은 촉발전압에서 동작이 가능한 실리콘제어정류기구조의 정전기방전 보호 회로 | |
| KR20090098237A (ko) | 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자 | |
| TWI750066B (zh) | 雙向矽控整流器 | |
| CN111725206B (zh) | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 | |
| KR100331857B1 (ko) | 정전기 보호회로 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| TWI830738B (zh) | 靜電放電保護裝置及其形成方法 | |
| JP7461188B2 (ja) | 半導体集積回路 | |
| KR100996173B1 (ko) | 정전기 방전 회로 |