WO2013159746A1 - 静电释放保护结构及其制造方法 - Google Patents

静电释放保护结构及其制造方法 Download PDF

Info

Publication number
WO2013159746A1
WO2013159746A1 PCT/CN2013/074896 CN2013074896W WO2013159746A1 WO 2013159746 A1 WO2013159746 A1 WO 2013159746A1 CN 2013074896 W CN2013074896 W CN 2013074896W WO 2013159746 A1 WO2013159746 A1 WO 2013159746A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
substrate
disposed
well
conductivity type
Prior art date
Application number
PCT/CN2013/074896
Other languages
English (en)
French (fr)
Inventor
胡勇海
代萌
林中瑀
汪广羊
Original Assignee
无锡华润上华半导体有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 无锡华润上华半导体有限公司 filed Critical 无锡华润上华半导体有限公司
Priority to EP13781103.0A priority Critical patent/EP2717317B1/en
Priority to US14/130,481 priority patent/US9343454B2/en
Priority to JP2014521946A priority patent/JP5918365B2/ja
Publication of WO2013159746A1 publication Critical patent/WO2013159746A1/zh
Priority to US15/055,613 priority patent/US9780084B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

一种静电释放保护结构，包括：衬底，具有第一导电类型；阱区，具有第二导电类型；衬底接触区，设于衬底内，具有第一导电类型；阱区接触区，设于阱区内，具有第二导电类型；衬底反掺杂区，位于衬底接触区和阱区接触区之间，具有第二导电类型；阱区反掺杂区，位于衬底接触区和阱区接触区之间，具有第一导电类型；连通区，设于衬底和阱区的横向交界处；第一隔离区，处于衬底反掺杂区和连通区之间；第二隔离区，处于阱区反掺杂区和连通区之间；氧化层，一端设于第一隔离区上，另一端设于衬底上；场板结构，设于氧化层上。本发明还公开了一种静电释放保护结构制造方法。本发明可通过调节场板结构的宽度和位置来调整开启电压。

Description

静电释放保护结构及其制造方法 技术领域
本发明半导体制造领域， 特别是涉及一种静电释放保护结构， 还涉及一种静电释放保护 结构的制造方法。
背景技术
静电释放 （Electro-Static Discharge, ESD) 会造成半导体元器件的损坏。
一种传统的静电释放保护结构是采用可控硅（Silicon controlled rectifier, SCR)， 如图 1所 示。 该可控硅结构形成于一 p型衬底上， 通过 n-掺杂在该 p型衬底上形成 n阱， 从而在 p型 衬底和 n阱间形成 PN结结构。 同时分别在 p型衬底和 n阱内掺杂形成 n+和 p+区域， 作为接 触区。 在衬底和阱区的横向交界处与接触区之间， 分别通过重掺杂形成 p+和 n+反掺杂区。 n 阱内的 n+接触区和 p+反掺杂区通过金属引线电连接形成阳极。 同样地， p型衬底内的 p+接 触区和 n+反掺杂区通过金属引线电连接形成阴极。 n+反掺杂区相当于 NPN三极管的发射极， p+反掺杂区相当于 PNP三极管的发射极。 该 NPN三极管和 PNP三极管互联形成可控硅。
在器件正常工作时 （前述阳极的电势高于阴极）， n阱和 p型衬底间形成的二极管反偏， 工作电压低于二极管的击穿电压， 该可控硅不会被触发且电流极小。 但当静电释放浪涌产生 时， 前述阳极的电压达到雪崩电压， 因碰撞电离产生大量的电子-空穴对， 电子和空穴分别在 电场作用下向 n阱 /p型衬底移动。 空穴漂移穿入 p型衬底导致电位下降， 进而使得基极和发 射极之间的 PN结导通， 电子从发射极注入基极。 同样的机制使得 n阱内也产生载流子漂移， 空穴从发射极注入基极。 电子和空穴的漂移会使得电位进一步上升或下降， 进一步增强碰撞 电离的程度。 这一自举过程将使得可控硅形成一个适于静电释放的、 低阻且能够通过大电流 的电流通道。
然而， 这种传统的静电释放保护结构存在触发电压 （或称为开启电压） 较高的问题， 对 于氧化层较薄、 敏感易损的元器件， 可能因该较高的触发电压造成 ESD损坏。
发明内容
基于此， 有必要针对传统的静电释放保护结构触发电压较高的问题， 提供一种易于通过 设计制造时的简单调整而调节触发电压的静电释放保护结构。
一种静电释放保护结构， 包括： 衬底， 具有第一导电类型； 阱区， 设于所述衬底内， 具 有第二导电类型； 衬底接触区， 设于所述衬底内， 具有所述第一导电类型； 阱区接触区， 设 于所述阱区内， 具有所述第二导电类型； 衬底反掺杂区， 设于所述衬底内， 且位于所述衬底 接触区和阱区接触区之间， 具有所述第二导电类型； 阱区反掺杂区， 设于所述阱区内， 且位 于所述衬底接触区和阱区接触区之间， 具有所述第一导电类型； 连通区， 设于所述衬底和阱 区的横向交界处， 且设于所述衬底反掺杂区和阱区反掺杂区之间， 直接接触所述衬底和阱区； 第一隔离区， 设于所述衬底内， 且处于所述衬底反掺杂区和连通区之间； 第二隔离区， 设于 所述阱区内， 且处于所述阱区反掺杂区和连通区之间； 氧化层， 靠近所述连通区设置， 所述 氧化层一端设于所述第一隔离区上， 另一端设于所述衬底上； 或所述氧化层一端设于所述第 二隔离区上， 另一端设于所述阱区上； 所述氧化层不与所述连通区直接接触； 场板结构， 设 于所述氧化层上。
在其中一个实施例中， 所述第一导电类型是 p型， 所述第二导电类型是 n型， 所述连通 区具有 n型导电类型， 所述氧化层一端设于所述第一隔离区上， 另一端设于所述衬底上， 所 述静电释放保护结构还包括阳极引线和阴极引线， 所述阳极引线电性连接所述阱区反掺杂区 和阱区接触区， 所述阴极引线电性连接所述衬底接触区、 衬底反掺杂区和场板结构。
在其中一个实施例中， 所述第一导电类型是 p型， 所述第二导电类型是 n型， 所述连通 区具有 p型导电类型， 所述氧化层一端设于所述第二隔离区上， 另一端设于所述阱区上， 所 述静电释放保护结构还包括阳极引线和阴极引线，所述阳极引线电性连接所述阱区反掺杂区、 阱区接触区及场板结构， 所述阴极引线电性连接所述衬底接触区和衬底反掺杂区。
在其中一个实施例中， 所述第一导电类型是 n型， 所述第二导电类型是 p型， 所述连通 区具有 p型导电类型， 所述氧化层一端设于所述第一隔离区上， 另一端设于所述衬底上， 所 述静电释放保护结构还包括阳极引线和阴极引线， 所述阳极引线电性连接所述衬底接触区、 衬底反掺杂区及场板结构， 所述阴极引线电性连接所述阱区反掺杂区和阱区接触区。
在其中一个实施例中， 所述第一导电类型是 n型， 所述第二导电类型是 p型， 所述连通 区具有 n型导电类型， 所述氧化层一端设于所述第二隔离区上， 另一端设于所述阱区上， 所 述静电释放保护结构还包括阳极引线和阴极引线， 所述阳极引线电性连接所述衬底接触区和 衬底反掺杂区， 所述阴极引线电性连接所述阱区反掺杂区、 阱区接触区及场板结构。
在其中一个实施例中， 所述场板结构的材质为多晶硅。
在其中一个实施例中， 所述第一隔离区和第二隔离区为浅沟槽隔离结构。
还有必要提供一种上述静电释放保护结构的制造方法。
一种静电释放保护结构的制造方法， 包括下列步骤： 提供衬底， 所述衬底具有第一导电 类型； 在所述衬底内形成第一隔离区和第二隔离区； 通过离子注入在所述衬底内形成具有第 二导电类型的阱区， 所述第一隔离区处于所述衬底内， 所述第二隔离区处于所述阱区内； 通 过热氧化形成氧化层， 所述氧化层一端设于所述第一隔离区上， 另一端设于所述衬底上； 或 所述氧化层一端设于所述第二隔离区上， 另一端设于所述阱区上； 通过淀积在所述氧化层上 形成场板结构； 通过离子注入在所述衬底和阱区内形成接触区、 反掺杂区及连通区， 所述接 触区包括设于所述衬底内、 具有所述第一导电类型的衬底接触区， 设于所述阱区内、 具有所 述第二导电类型阱区接触区； 所述反掺杂区包括设于所述衬底内且位于所述衬底接触区和阱 区接触区之间、 具有所述第二导电类型的衬底反掺杂区， 设于所述阱区内且位于所述衬底接 触区和阱区接触区之间、 具有所述第一导电类型阱区反掺杂区； 所述连通区设于所述衬底和 阱区的横向交界处， 且设于所述衬底反掺杂区和阱区反掺杂区之间， 直接接触所述衬底和阱 区。
在其中一个实施例中， 所述通过离子注入在所述衬底和阱区内形成接触区和连通区的步 骤之后， 还包括形成阳极引线和阴极引线的步骤。
在其中一个实施例中， 所述场板结构的材质为多晶硅。
在其中一个实施例中， 所述第一隔离区和第二隔离区为浅沟槽隔离结构。
上述静电释放保护结构， 当静电释放发生时， 阳极电势升高， 耗尽区在衬底和阱区内形 成， 在衬底表面的耗尽区宽度受到场板结构的宽度 （即场板结构边缘的位置） 所限。 随着阳 极电压进一步升高， 电场强度逐渐增强， 直到达到连通衬底和阱区的连通区形成的单向二极 管 （one-side diode) 的雪崩击穿电压。 此时大量的电子-空穴对产生， 使得可控硅被触发， 形 成静电释放通道， 起到静电释放保护的作用。 其中可控硅的开启电压、 即单向二极管的雪崩 击穿电压可以通过在设计制造时， 调节场板结构的宽度和位置来进行调整。 且由于设置了连 通区， 使得开启电压比传统技术更低。
附图说明
图 1是一传统的采用了可控硅的静电释放保护结构的剖面结构示意图；
图 2是静电释放保护结构第一实施例的剖面结构示意图；
图 3是静电释放保护结构第二实施例的剖面结构示意图；
图 4是静电释放保护结构第三实施例的剖面结构示意图；
图 5是静电释放保护结构第四实施例的剖面结构示意图；
图 6是静电释放保护结构的制造过程中步骤 S11完成后的剖面结构示意图；
图 7是静电释放保护结构的制造过程中步骤 S21完成后的剖面结构示意图；
图 8是静电释放保护结构的制造过程中步骤 S31完成后的剖面结构示意图；
图 9是静电释放保护结构的制造过程中步骤 S41完成后的剖面结构示意图；
图 10是静电释放保护结构的制造过程中步骤 S51完成后的剖面结构示意图； 图 11是静电释放保护结构的制造过程中步骤 S61完成后的剖面结构示意图； 图 12是一实施例中静电释放保护结构的制造方法的流程图。 具体实施方式
为使本发明的目的、 特征和优点能够更为明显易懂， 下面结合附图对本发明的具体实施 方式做详细的说明。
实施例一：
图 2是静电释放保护结构第一实施例的剖面结构示意图， 包括 p型衬底 110， 通过轻掺 杂在 p型衬底 110内形成的 n阱 121。 n阱 121内通过重掺杂形成 n+的阱区接触区 131和 p+ 的阱区反掺杂区 133， 相应地在 p型衬底 110内通过重掺杂形成 p+的衬底接触区 132和 n+的 衬底反掺杂区 134。 其中衬底反掺杂区 134和阱区反掺杂区 133均位于衬底接触区 132与阱 区接触区 131之间。
在衬底反掺杂区 134和阱区反掺杂区 133之间、 同时又是 p型衬底 110和 n阱 121表面 的横向交界处， 通过重掺杂形成 n+的连通区 135。 连通区 135连通 p型衬底 110和 n阱 121， 在 p型衬底 110和 n阱 121表面将 n阱 121延伸入 p型衬底 110内， 形成单向二极管。 设置 连通区 135可以降低阱区反掺杂区 133-n阱 121-p型衬底 110-衬底反掺杂区 134形成的横向 可控硅的触发电压。
连通区 135和衬底反掺杂区 134之间形成有第一隔离区 141， 连通区 135和阱区反掺杂 区 133之间形成有第二隔离区 142。 在本实施例中， 第一隔离区 141和第二隔离区 142采用 浅沟槽隔离 （STI) 结构。 在其它实施例中也可以采用其它隔离结构， 例如硅的局部场氧化 (LOCOS ) 结构。 第一隔离区 141和第二隔离区 142用于定义上述单向二极管。
在 p型衬底 110上、连通区 135和衬底反掺杂区 134之间设有二氧化硅材质的氧化层 151。 氧化层 151—端设于第一隔离区 141上， 另一端设于 p型衬底 110上。 注意氧化层 151应不 与连通区 135直接接触。 氧化层 151上设有场板结构 161。 在本实施例中场板结构 161为多 晶硅材质， 该多晶硅可以根据需求进行掺杂， 在其他实施例中也可以使用金属场板， 例如铝 场板。
p型衬底 110上设有阴极引线， 电性连接衬底接触区 132、衬底反掺杂区 134及场板结构 161。 n阱 121上设有阳极引线， 电性连接阱区反掺杂区 133和阱区接触区 131。 注意图 2中 的阳极引线和阴极引线在图上表示的是连线， 而不是由连线围成的矩形。
上述静电释放保护结构， 当静电释放发生时， 阳极电势升高， 耗尽区在 p型衬底 110和 n阱 121内形成， 场板结构 161电性连接阴极作为电场板， p型衬底 110表面的耗尽区宽度受 到场板结构 161的宽度 （即场板结构 161边缘的位置） 所限。 随着阳极电压进一步升高， 电 场强度逐渐增强， 直到达到单向二极管的雪崩击穿电压。 此时大量的电子-空穴对产生， 分别 进入 n阱 121和 p型衬底 110， 使得可控硅被触发。 衬底反掺杂区 134-p型衬底 110-n阱 121 形成的 NPN三极管，以及阱区反掺杂区 133-n阱 121-p型衬底 110形成的 PNP三极管均导通， 形成静电释放通路， 起到静电释放保护的作用。 其中可控硅的开启电压、 即单向二极管的雪 崩击穿电压可以通过在设计制造时， 调节场板结构 161的宽度和位置来进行调整。 而可控硅 固有的电传导能力受单向二极管的影响较小。
实施例二：
图 3是静电释放保护结构第二实施例的剖面结构示意图， 其结构和工作原理与第一实施 例相似。 具体地， 静电释放保护结构包括 p型衬底 210， 通过轻掺杂在 p型衬底 210内形成 的 n阱 221。 n阱 221内通过重掺杂形成 n+的阱区接触区 231和 p+的阱区反掺杂区 233， 相 应地在 p型衬底 210内通过重掺杂形成 p+的衬底接触区 232和 n+的衬底反掺杂区 234。其中 衬底反掺杂区 234和阱区反掺杂区 233均位于衬底接触区 232与阱区接触区 231之间。
在衬底反掺杂区 234和阱区反掺杂区 233之间、 同时又是 p型衬底 210和 n阱 221表面 的横向交界处， 通过重掺杂形成 p+的连通区 236。 连通区 236连通 p型衬底 210和 n阱 221， 将 p型衬底 210延伸入 n阱 221内， 形成单向二极管。
连通区 236和衬底反掺杂区 234之间形成有第一隔离区 241， 连通区 236和阱区反掺杂 区 233之间形成有第二隔离区 242。 在本实施例中， 第一隔离区 241和第二隔离区 242采用 浅沟槽隔离 （STI) 结构。 在其它实施例中也可以采用其它隔离结构， 例如硅的局部场氧化 (LOCOS ) 结构。
在 n阱 221上、 连通区 236和阱区反掺杂区 233之间设有二氧化硅材质的氧化层 251。 氧化层 251—端设于第二隔离区 242上， 另一端设于 n阱 221上。 注意氧化层 251应不与连 通区 236直接接触。 氧化层 251上设有场板结构 261。 在本实施例中场板结构 261为多晶硅 材质， 在其他实施例中也可以使用金属场板， 例如铝场板。
p型衬底 210上设有阴极引线， 电性连接衬底接触区 232和衬底反掺杂区 234。 n阱 221 上设有阳极引线， 电性连接阱区反掺杂区 233、 阱区接触区 231以及场板结构 261。 注意图 3 中的阳极引线和阴极引线在图上表示的是连线， 而不是由连线围成的矩形。
实施例三：
图 4是静电释放保护结构第三实施例的剖面结构示意图， 该实施例是将实施例一的 p型 衬底 n阱结构变换成 n型衬底 p阱结构后的实施例。 包括 n型衬底 310， 通过轻掺杂在 n型 衬底 310内形成的 p阱 321。 p阱 321内通过重掺杂形成 p+的阱区接触区 331和 n+的阱区反 掺杂区 333，相应地在 n型衬底 310内通过重掺杂形成 n+的衬底接触区 132和 p+的衬底反掺 杂区 334。 其中衬底反掺杂区 334和阱区反掺杂区 333均位于衬底接触区 332与阱区接触区 331之间。 在衬底反掺杂区 334和阱区反掺杂区 333之间、 同时又是 n型衬底 310和 p阱 321表面 的横向交界处， 通过重掺杂形成 p+的连通区 335。 连通区 335连通 n型衬底 310和 p阱 321， 将 p阱 321延伸入 n型衬底 310内， 形成单向二极管。
连通区 335和衬底反掺杂区 334之间形成有第一隔离区 341， 连通区 335和阱区反掺杂 区 333之间形成有第二隔离区 342。 在本实施例中， 第一隔离区 341和第二隔离区 342采用 浅沟槽隔离 （STI) 结构。 在其它实施例中也可以采用其它隔离结构， 例如硅的局部场氧化 (LOCOS ) 结构。
在 n型衬底 310上、连通区 335和衬底反掺杂区 334之间设有二氧化硅材质的氧化层 351。 氧化层 351—端设于第一隔离区 341上， 另一端设于 n型衬底 310上。 注意氧化层 351应不 与连通区 335直接接触。 氧化层 351上设有场板结构 361。 在本实施例中场板结构 361为多 晶硅材质， 在其他实施例中也可以使用金属场板， 例如铝场板。
n型衬底 310上设有阳极引线， 电性连接衬底接触区 332、衬底反掺杂区 334及场板结构 361。 p阱 321上设有阴极引线， 电性连接阱区反掺杂区 333和阱区接触区 331。 注意图 4中 的阳极引线和阴极引线在图上表示的是连线， 而不是由连线围成的矩形。
实施例四：
图 5是静电释放保护结构第四实施例的剖面结构示意图， 该实施例是将实施例二的 p型 衬底 n阱结构变换成 n型衬底 p阱结构后的实施例。 包括 n型衬底 410， 通过轻掺杂在 n型 衬底 410内形成的 p阱 421。 p阱 421内通过重掺杂形成 p+的阱区接触区 431和 n+的阱区反 掺杂区 433，相应地在 n型衬底 410内通过重掺杂形成 n+的衬底接触区 432和 p+的衬底反掺 杂区 434。 其中衬底反掺杂区 434和阱区反掺杂区 433均位于衬底接触区 432与阱区接触区 431之间。
在衬底反掺杂区 434和阱区反掺杂区 433之间、 同时又是 n型衬底 410和 p阱 421表面 的横向交界处， 通过重掺杂形成 n+的连通区 436。 连通区 436连通 n型衬底 410和 p阱 421， 将 n型衬底 410延伸入 p阱 421内， 形成单向二极管。
连通区 436和衬底反掺杂区 434之间形成有第一隔离区 441， 连通区 436和阱区反掺杂 区 433之间形成有第二隔离区 442。 在本实施例中， 第一隔离区 441和第二隔离区 442采用 浅沟槽隔离 （STI) 结构。 在其它实施例中也可以采用其它隔离结构， 例如硅的局部场氧化 (LOCOS ) 结构。
在 p阱 421上、 连通区 436和衬底接触区 433之间设有二氧化硅材质的氧化层 451。 氧 化层 451—端设于第二隔离区 442上， 另一端设于 p阱 421上。 注意氧化层 451应不与连通 区 436直接接触。 氧化层 451上设有场板结构 461。 在本实施例中场板结构 461为多晶硅材 质， 在其他实施例中也可以使用金属场板， 例如铝场板。
n型衬底 410上设有阳极引线， 电性连接衬底接触区 432和衬底反掺杂区 434。 p阱 421 上设有阴极引线， 电性连接阱区反掺杂区 433、 阱区接触区 431及场板结构 461。注意图 5中 的阳极引线和阴极引线在图上表示的是连线， 而不是由连线围成的矩形。
图 6~图 11示出了静电释放保护结构的制造过程中静电释放保护结构的剖面结构示意图。 图 12是一实施例中静电释放保护结构的制造方法的流程图， 包括下列步骤：
S11 , 提供衬底， 该衬底具有第一导电类型。
参见图 6， 以制造实施例一所述静电释放保护结构为例， 是采用轻掺杂的 p型硅片作为 p 型衬底 110。
S21 , 在衬底内形成第一隔离区和第二隔离区。
参见图 7， 第一隔离区 141和第二隔离区 142采用浅沟槽隔离 （STI) 结构。 在其它实施 例中也可以采用其它隔离结构， 例如硅的局部场氧化 （LOCOS) 结构。
S31 , 通过离子注入在衬底内形成具有第二导电类型的阱区。
第二隔离区应处于阱区内， 第一隔离区应处于阱区外的衬底内。 参见图 8， 以制造实施 例一所述静电释放保护结构为例， 是通过轻掺杂的离子注入形成 n阱 121。
S41 , 通过热氧化形成氧化层。
氧化层形成于硅片表面， 在一个实施例中， 氧化层一端设于第一隔离区上， 另一端设于 衬底上； 在另一个实施例中， 氧化层一端设于第二隔离区上， 另一端设于阱区上。 参见图 9， 以制造实施例一所述静电释放保护结构为例， 氧化层 151 (即二氧化硅层） 形成于 p型衬底 110表面， 不与 n阱 121接触。 氧化层 151—端设于第一隔离区 141上， 另一端设于 p型衬 底 110上。
S51 , 通过淀积在氧化层上形成场板结构。
参见图 10， 场板结构 161为多晶硅材质，， 该多晶硅可以根据需求进行掺杂， 在其他实 施例中也可以使用金属场板， 例如铝场板。
S61 , 通过离子注入在衬底和阱区内形成接触区、 反掺杂区及连通区。
接触区包括衬底接触区、 衬底反掺杂区、 阱区反掺杂区以及阱区接触区。 衬底接触区设 于衬底内， 具有第一导电类型。 衬底反掺杂区设于衬底内， 具有第二导电类型。 阱区反掺杂 区设于阱区内， 具有第一导电类型。 阱区接触区设于阱区内， 具有第二导电类型。
连通区设于衬底和阱区的横向交界处， 且设于衬底反掺杂区和阱区反掺杂区之间， 延伸 入衬底和阱区内， 直接接触衬底和阱区。
参见图 11， 以制造实施例一所述静电释放保护结构为例， 接触区包括衬底接触区 132和 阱区接触区 131。反掺杂区包括衬底反掺杂区 134和阱区反掺杂区 133。第二隔离区 142位于 阱区反掺杂区 133和连通区 135之间， 将阱区反掺杂区 133和连通区 135隔离开。 第一隔离 区 141位于衬底反掺杂区 134和连通区 135之间，将衬底反掺杂区 134和连通区 135隔离开。 由于第一隔离区 141会作为离子注入时的阻挡层，因此第一隔离区 141紧贴衬底反掺杂区 134 和连通区 135。
步骤 S61之后， 还包括形成阳极引线和阴极引线的步骤。 以制造实施例一所述静电释放 保护结构为例， 可以通过淀积在 p型衬底 110上形成阴极引线， 电性连接衬底接触区 132、 衬底反掺杂区 134及场板结构 161 ; 在 n阱 121上形成阳极引线， 电性连接阱区反掺杂区 133 和阱区接触区 131。
上述静电释放保护结构的制造方法， 与传统的 CMOS制造工艺相兼容， 具有较低的生产 成本。
以上所述实施例仅表达了本发明的几种实施方式， 其描述较为具体和详细， 但并不能因 此而理解为对本发明专利范围的限制。 应当指出的是， 对于本领域的普通技术人员来说， 在 不脱离本发明构思的前提下， 还可以做出若干变形和改进， 例如将本发明的静电释放保护结 构中的单阱结构替换为双阱结构， 这些都属于本发明的保护范围。 因此， 本发明专利的保护 范围应以所附权利要求为准。

Claims

权利要求书
1、 一种静电释放保护结构， 其特征在于， 包括：
衬底， 具有第一导电类型；
阱区， 设于所述衬底内， 具有第二导电类型；
衬底接触区， 设于所述衬底内， 具有所述第一导电类型；
阱区接触区， 设于所述阱区内， 具有所述第二导电类型；
衬底反掺杂区， 设于所述衬底内， 且位于所述衬底接触区和阱区接触区之间， 具有所述 第二导电类型；
阱区反掺杂区， 设于所述阱区内， 且位于所述衬底接触区和阱区接触区之间， 具有所述 第一导电类型；
连通区， 设于所述衬底和阱区的横向交界处， 且设于所述衬底反掺杂区和阱区反掺杂区 之间， 直接接触所述衬底和阱区；
第一隔离区， 设于所述衬底内， 且处于所述衬底反掺杂区和连通区之间；
第二隔离区， 设于所述阱区内， 且处于所述阱区反掺杂区和连通区之间；
氧化层， 靠近所述连通区设置， 所述氧化层一端设于所述第一隔离区上， 另一端设于所 述衬底上； 或所述氧化层一端设于所述第二隔离区上， 另一端设于所述阱区上； 所述氧化层 不与所述连通区直接接触；
场板结构， 设于所述氧化层上。
2、 根据权利要求 1所述的静电释放保护结构， 其特征在于， 所述第一导电类型是 p型， 所述第二导电类型是 n型， 所述连通区具有 n型导电类型， 所述氧化层一端设于所述第一隔 离区上， 另一端设于所述衬底上， 所述静电释放保护结构还包括阳极引线和阴极引线， 所述 阳极引线电性连接所述阱区反掺杂区和阱区接触区，所述阴极引线电性连接所述衬底接触区、 衬底反掺杂区和场板结构。
3、 根据权利要求 1所述的静电释放保护结构， 其特征在于， 所述第一导电类型是 p型， 所述第二导电类型是 n型， 所述连通区具有 p型导电类型， 所述氧化层一端设于所述第二隔 离区上， 另一端设于所述阱区上， 所述静电释放保护结构还包括阳极引线和阴极引线， 所述 阳极引线电性连接所述阱区反掺杂区、 阱区接触区及场板结构， 所述阴极引线电性连接所述 衬底接触区和衬底反掺杂区。
4、 根据权利要求 1所述的静电释放保护结构， 其特征在于， 所述第一导电类型是 n型， 所述第二导电类型是 p型， 所述连通区具有 p型导电类型， 所述氧化层一端设于所述第一隔 离区上， 另一端设于所述衬底上， 所述静电释放保护结构还包括阳极引线和阴极引线， 所述 阳极引线电性连接所述衬底接触区、 衬底反掺杂区及场板结构， 所述阴极引线电性连接所述 阱区反掺杂区和阱区接触区。
5、 根据权利要求 1所述的静电释放保护结构， 其特征在于， 所述第一导电类型是 n型， 所述第二导电类型是 p型， 所述连通区具有 n型导电类型， 所述氧化层一端设于所述第二隔 离区上， 另一端设于所述阱区上， 所述静电释放保护结构还包括阳极引线和阴极引线， 所述 阳极引线电性连接所述衬底接触区和衬底反掺杂区， 所述阴极引线电性连接所述阱区反掺杂 区、 阱区接触区及场板结构。
6、根据权利要求 1所述的静电释放保护结构， 其特征在于， 所述场板结构的材质为多晶
7、根据权利要求 1所述的静电释放保护结构， 其特征在于， 所述第一隔离区和第二隔离 区为浅沟槽隔离结构。
8、 一种静电释放保护结构的制造方法， 包括下列步骤：
提供衬底， 所述衬底具有第一导电类型；
在所述衬底内形成第一隔离区和第二隔离区；
通过离子注入在所述衬底内形成具有第二导电类型的阱区， 所述第一隔离区处于所述衬 底内， 所述第二隔离区处于所述阱区内；
通过热氧化形成氧化层， 所述氧化层一端设于所述第一隔离区上， 另一端设于所述衬底 上； 或所述氧化层一端设于所述第二隔离区上， 另一端设于所述阱区上；
通过淀积在所述氧化层上形成场板结构；
通过离子注入在所述衬底和阱区内形成接触区、 反掺杂区及连通区， 所述接触区包括设 于所述衬底内、 具有所述第一导电类型的衬底接触区， 设于所述阱区内、 具有所述第二导电 类型阱区接触区； 所述反掺杂区包括设于所述衬底内且位于所述衬底接触区和阱区接触区之 间、 具有所述第二导电类型的衬底反掺杂区， 设于所述阱区内且位于所述衬底接触区和阱区 接触区之间、 具有所述第一导电类型阱区反掺杂区； 所述连通区设于所述衬底和阱区的横向 交界处， 且设于所述衬底反掺杂区和阱区反掺杂区之间， 直接接触所述衬底和阱区。
9、根据权利要求 8所述的静电释放保护结构的制造方法， 其特征在于， 所述通过离子注 入在所述衬底和阱区内形成接触区和连通区的步骤之后， 还包括形成阳极引线和阴极引线的 步骤。
10、 根据权利要求 8所述的静电释放保护结构的制造方法， 其特征在于， 所述场板结构 的材质为多晶硅。
11、 根据权利要求 8所述的静电释放保护结构的制造方法， 其特征在于， 所述第一隔离 区和第二隔离区为浅沟槽隔离结构。
PCT/CN2013/074896 2012-04-28 2013-04-27 静电释放保护结构及其制造方法 WO2013159746A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP13781103.0A EP2717317B1 (en) 2012-04-28 2013-04-27 Electrostatic discharge protection structure and fabrication method therefor
US14/130,481 US9343454B2 (en) 2012-04-28 2013-04-27 Electrostatic discharge protection structure and fabrication method thereof
JP2014521946A JP5918365B2 (ja) 2012-04-28 2013-04-27 静電気放電保護構造及びその製造方法
US15/055,613 US9780084B2 (en) 2012-04-28 2016-02-28 Electrostatic discharge protection structure and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210130387.3A CN103378087B (zh) 2012-04-28 2012-04-28 静电释放保护结构及其制造方法
CN201210130387.3 2012-04-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/130,481 A-371-Of-International US9343454B2 (en) 2012-04-28 2013-04-27 Electrostatic discharge protection structure and fabrication method thereof
US15/055,613 Division US9780084B2 (en) 2012-04-28 2016-02-28 Electrostatic discharge protection structure and fabrication method thereof

Publications (1)

Publication Number Publication Date
WO2013159746A1 true WO2013159746A1 (zh) 2013-10-31

Family

ID=49462977

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/074896 WO2013159746A1 (zh) 2012-04-28 2013-04-27 静电释放保护结构及其制造方法

Country Status (5)

Country Link
US (2) US9343454B2 (zh)
EP (1) EP2717317B1 (zh)
JP (1) JP5918365B2 (zh)
CN (1) CN103378087B (zh)
WO (1) WO2013159746A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896064B2 (en) * 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
CN105448979B (zh) * 2014-06-12 2018-07-10 中芯国际集成电路制造(上海)有限公司 横向双扩散场效应管及其形成方法
US9621058B2 (en) * 2015-01-20 2017-04-11 Infineon Technologies Austria Ag Reducing switching losses associated with a synchronous rectification MOSFET
CN105185777B (zh) * 2015-07-30 2018-02-06 上海华虹宏力半导体制造有限公司 用于soi工艺静电保护的lvtscr及其制造方法
WO2019092870A1 (ja) * 2017-11-13 2019-05-16 新電元工業株式会社 ワイドギャップ半導体装置
US11342323B2 (en) 2019-05-30 2022-05-24 Analog Devices, Inc. High voltage tolerant circuit architecture for applications subject to electrical overstress fault conditions
US11362203B2 (en) * 2019-09-26 2022-06-14 Analog Devices, Inc. Electrical overstress protection for electronic systems subject to electromagnetic compatibility fault conditions
CN112002692B (zh) * 2020-08-06 2022-10-25 杰华特微电子股份有限公司 用于静电防护的晶体管及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681122A (zh) * 2004-04-06 2005-10-12 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
US20090278168A1 (en) * 2008-05-07 2009-11-12 United Microelectronics Corp. Structure of silicon controlled rectifier
CN101789428A (zh) * 2010-03-10 2010-07-28 浙江大学 一种内嵌pmos辅助触发可控硅结构
CN102420245A (zh) * 2010-09-28 2012-04-18 比亚迪股份有限公司 用于esd防护的低电压触发硅控整流器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036326A1 (en) * 1994-08-11 2002-03-28 Harris Corporation Analog-to-digital converter and method of fabrication
US5856214A (en) * 1996-03-04 1999-01-05 Winbond Electronics Corp. Method of fabricating a low voltage zener-triggered SCR for ESD protection in integrated circuits
US6144070A (en) * 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection
TW457689B (en) * 2000-01-11 2001-10-01 Winbond Electronics Corp High current ESD protection circuit
TW511269B (en) * 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
JP4146672B2 (ja) * 2002-06-14 2008-09-10 シャープ株式会社 静電気保護素子
JP3810375B2 (ja) * 2003-03-14 2006-08-16 ローム株式会社 半導体装置
KR100835282B1 (ko) * 2007-01-23 2008-06-05 삼성전자주식회사 정전기 방전 보호 장치
US8193585B2 (en) * 2009-10-29 2012-06-05 Freescale Semiconductor, Inc. Semiconductor device with increased snapback voltage
US8120108B2 (en) * 2010-01-27 2012-02-21 Texas Instruments Incorporated High voltage SCRMOS in BiCMOS process technologies
CN102412294B (zh) * 2010-09-25 2013-09-11 上海华虹Nec电子有限公司 用作静电防护结构的器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681122A (zh) * 2004-04-06 2005-10-12 世界先进积体电路股份有限公司 具有间隙结构的高压静电放电保护装置
US20090278168A1 (en) * 2008-05-07 2009-11-12 United Microelectronics Corp. Structure of silicon controlled rectifier
CN101789428A (zh) * 2010-03-10 2010-07-28 浙江大学 一种内嵌pmos辅助触发可控硅结构
CN102420245A (zh) * 2010-09-28 2012-04-18 比亚迪股份有限公司 用于esd防护的低电压触发硅控整流器及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2717317A4 *

Also Published As

Publication number Publication date
EP2717317B1 (en) 2017-03-15
JP5918365B2 (ja) 2016-05-18
US20160181237A1 (en) 2016-06-23
EP2717317A4 (en) 2014-12-03
US9343454B2 (en) 2016-05-17
EP2717317A1 (en) 2014-04-09
CN103378087A (zh) 2013-10-30
JP2014525147A (ja) 2014-09-25
US20140138740A1 (en) 2014-05-22
CN103378087B (zh) 2016-02-24
US9780084B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
WO2013159746A1 (zh) 静电释放保护结构及其制造方法
US20220165725A1 (en) High Voltage ESD Protection Apparatus
US9786652B2 (en) ESD protection with asymmetrical bipolar-based device
US6555878B2 (en) Umos-like gate-controlled thyristor structure for ESD protection
JP5043990B2 (ja) 半導体装置およびその製造方法
CN110649016B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
US8963202B2 (en) Electrostatic discharge protection apparatus
WO2011137701A1 (zh) 一种静电保护器件及其制备方法
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
US8841696B2 (en) High-trigger current SCR
US20180308836A1 (en) Electrostatic discharge protection device and method for electrostatic discharge
TW201640679A (zh) 矽控整流器
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
US11222886B2 (en) ESD protection device with low trigger voltage
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN112447845B (zh) 一种半导体器件的制作方法和半导体器件
TWI447906B (zh) 半導體結構及其製作方法
WO2023284176A1 (zh) 静电保护电路及半导体器件
JP3964239B2 (ja) 半導体装置
CN108807362B (zh) 静电放电保护元件与静电放电方法
US20140197448A1 (en) Bidirectional Semiconductor Device for Protection against Electrostatic Discharges
TWI655746B (zh) 二極體與二極體串電路
CN115602679A (zh) 低压带栅单向可控硅静电防护器件及其制作方法
CN117878115A (zh) Dcscr器件的结构、制造方法及电子设备
JP2013183035A (ja) サイリスタ及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13781103

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014521946

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2013781103

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013781103

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14130481

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE